图像传感器及其制造方法专利检索-缓冲层光电子器件激光与光电专利检索查询-专利查询网

图像 传感器及其制造方法

阅读：14发布：2024-02-11

专利汇可以提供图像传感器及其制造方法专利检索，专利查询，专利分析的服务。并且本发明提供一种图像传感器及其制造方法和CMOS图像传感器，所述图像传感器包括：衬底，其具有彼此相对的第一表面和第二表面；第一浮置扩散区，其设置在衬底中并且与第一表面相邻；穿通电极，其设置在衬底中并且电连接到第一浮置扩散区；顺序层叠在第二表面上的绝缘结构、底部电极、光电转换层和顶部电极；滤色器，其埋置在绝缘结构中；以及顶部接触插塞，其穿透绝缘结构以将底部电极连接到穿通电极。，下面是图像传感器及其制造方法专利的具体信息内容。

权利要求

1.一种图像传感器，包括：
衬底，其具有第一表面和与所述第一表面相对的第二表面；
第一浮置扩散区，其位于所述衬底中，所述第一浮置扩散区与所述第一表面相邻；
穿通电极，其位于所述衬底中，所述穿通电极电连接至所述第一浮置扩散区；
顺序层叠在所述第二表面上的绝缘结构、底部电极、光电转换层和顶部电极；
滤色器，其掩埋在所述绝缘结构中；以及
顶部接触插塞，其穿透所述绝缘结构，所述顶部接触插塞将所述底部电极连接到所述穿通电极，
其中，所述穿通电极包括掺杂多晶硅。
2.根据权利要求1所述的图像传感器，其中，所述顶部接触插塞的宽度小于所述穿通电极的宽度。
3.根据权利要求1所述的图像传感器，其中，所述顶部接触插塞的宽度从所述顶部接触插塞的顶表面到所述第二表面逐渐减小。
4.根据权利要求1所述的图像传感器，其中，所述绝缘结构包括：
第一绝缘图案，其具有凹区域，所述凹区域包括所述滤色器；以及
第二绝缘图案，其位于所述滤色器上。
5.根据权利要求1所述的图像传感器，其中，所述穿通电极的一端与所述第二表面实质上共面。
6.根据权利要求5所述的图像传感器，其中，所述穿通电极的所述一端与另一端之间的距离小于所述第二表面与所述第一表面之间的距离。
7.根据权利要求1所述的图像传感器，还包括：
层间绝缘层，其位于所述第一表面上；以及
第一底部接触插塞，其穿透所述层间绝缘层，所述第一底部接触插塞连接到所述穿通电极。
8.根据权利要求7所述的图像传感器，还包括：
填充绝缘图案，其位于所述穿通电极与所述层间绝缘层之间，其中，所述第一底部接触插塞穿透所述填充绝缘图案。
9.根据权利要求7所述的图像传感器，还包括：
第二底部接触插塞，其穿透所述层间绝缘层以连接到所述第一浮置扩散区；以及互连线，其位于所述层间绝缘层上，所述互连线将所述第一底部接触插塞与所述第二底部接触插塞电连接。
10.根据权利要求9所述的图像传感器，其中，所述第一底部接触插塞的垂直长度大于所述第二底部接触插塞的垂直长度。
11.根据权利要求1所述的图像传感器，还包括：
阱掺杂区，其位于所述衬底中，所述阱掺杂区与所述第一表面相邻，所述阱掺杂区具有第一导电类型；
光电转换区，其位于所述衬底中且位于所述第二表面与所述阱掺杂区之间，所述光电转换区具有不同于所述第一导电类型的第二导电类型；以及
第二浮置扩散区，其位于所述阱掺杂区中，所述第二浮置扩散区具有所述第二导电类型。
12.一种图像传感器，包括：
衬底，其具有彼此相对的第一表面和第二表面，所述衬底包括沿第一方向设置的像素区域；
位于所述衬底中的第一深器件隔离图案和第二深器件隔离图案，所述第一深器件隔离图案包括在第一方向上延伸的第一延伸部分，且所述第二深器件隔离图案包括在第一方向上延伸的第二延伸部分，所述第一延伸部分和所述第二延伸部分彼此间隔开，所述像素区域介于所述第一延伸部分与所述第二延伸部分之间；
穿通电极，其位于所述衬底中，当在平面图中观察时，所述穿通电极在各像素区域之间；
顺序设置在所述第二表面上的绝缘结构、光电转换层和顶部电极；
底部电极，其位于所述绝缘结构与所述光电转换层之间；
顶部接触插塞，其位于所述绝缘结构中以分别将所述底部电极连接到所述穿通电极；
以及
滤色器，其掩埋在所述绝缘结构中，
其中，所述穿通电极包括掺杂剂。
13.根据权利要求12所述的图像传感器，其中，所述第一深器件隔离图案还包括在所述像素区域之间从所述第一延伸部分延伸的第一突起部分，
其中，所述第二深器件隔离图案还包括在所述像素区域之间从所述第二延伸部分延伸的第二突起部分，并且
其中，所述穿通电极中的至少一个位于彼此面对的所述第一突起部分与所述第二突起部分之间。
14.根据权利要求13所述的图像传感器，其中，所述穿通电极在所述第一方向上的宽度大于所述第一突起部分在所述第一方向上的宽度和所述第二突起部分在所述第一方向上的宽度。
15.根据权利要求13所述的图像传感器，其中，所述穿通电极与所述第一深器件隔离图案和所述第二深器件隔离图案间隔开。
16.根据权利要求12所述的图像传感器，其中，所述像素区域包括所述滤色器和所述底部电极。
17.根据权利要求12所述的图像传感器，还包括：
第一浮置扩散区，其分别设置在所述像素区域中，所述第一浮置扩散区与所述第一表面相邻，
其中，所述穿通电极分别电连接到所述第一浮置扩散区。
18.一种制造图像传感器的方法，所述方法包括步骤：
设置具有彼此相对的第一表面和第二表面的衬底；
在所述衬底中形成穿通电极；
在所述第二表面上形成绝缘层；
形成穿透所述绝缘层的顶部接触插塞，所述顶部接触插塞连接到所述穿通电极；
将滤色器掩埋在所述绝缘层中；以及
在所述绝缘层上顺序形成底部电极、光电转换层和顶部电极，
其中，所述底部电极连接到所述顶部接触插塞，并且所述穿通电极由掺杂多晶硅形成。
19.根据权利要求18所述的方法，其中，所述掩埋滤色器的步骤包括：
将所述绝缘层图案化以形成具有凹区域的第一绝缘图案；
在所述凹区域中形成所述滤色器；以及
在所述滤色器上形成第二绝缘图案。
20.根据权利要求18所述的方法，还包括步骤：
在形成所述绝缘层之前，形成覆盖所述第二表面的缓冲层，
其中，所述顶部接触插塞穿透所述缓冲层。
21.根据权利要求18所述的方法，其中，形成所述穿通电极的步骤包括：
形成从所述衬底的第一表面朝向所述衬底的第二表面延伸的通孔；
在所述通孔中形成所述穿通电极；以及
对所述衬底的第二表面执行平坦化工艺，直到暴露出所述穿通电极的一端。
22.根据权利要求18所述的方法，还包括步骤：
在所述衬底中形成与所述第一表面相邻的第一浮置扩散区，
其中，所述穿通电极电连接到所述第一浮置扩散区。
23.一种CMOS图像传感器，包括：
衬底，其包括第一表面和与所述第一表面相对的第二表面；
传输栅极，其位于所述衬底的第一表面上；
微透镜，其位于所述衬底的第二表面上；
穿通电极，其位于所述衬底中，所述穿通电极从所述衬底的第一表面延伸至所述衬底的第二表面，所述穿通电极包括掺杂多晶硅；
第一底部接触插塞，其位于所述衬底的第一表面上，所述第一底部接触插塞与所述穿通电极的第一表面接触；以及
顶部接触插塞，其位于所述衬底的第二表面上，所述顶部接触插塞与所述穿通电极的第二表面接触。
24.根据权利要求23所述的CMOS图像传感器，还包括：
顺序层叠在所述衬底的第二表面上的底部电极、光电转换层和顶部电极，其中，所述顶部接触插塞将所述底部电极连接到所述穿通电极。
25.根据权利要求23所述的CMOS图像传感器，还包括：
第一浮置扩散区，其位于所述衬底中，所述第一浮置扩散区与所述衬底的第一表面相邻；
第二底部接触插塞，其与所述第一浮置扩散区接触；以及
互连线，其将所述第一底部接触插塞与所述第二底部接触插塞电连接。

说明书全文

图像传感器及其制造方法

[0001] 相关申请的交叉引用

[0002] 本申请要求2017年1月5日提交至韩国知识产权局的韩国专利申请No.10-2017-0001940的优先权，其公开内容以引用的方式全文合并于此。

技术领域

[0003] 发明构思的实施例涉及一种图像传感器及其制造方法，更具体地，涉及一种包括有机光电转换层的图像传感器及其制造方法。

背景技术

[0004] 图像传感器可以将光学图像转换成电信号。图像传感器可以分类为电荷耦合器件(CCD)图像传感器或互补金属氧化物半导体(CMOS)图像传感器(CIS)。CIS可以包括二维布置的多个像素。每个像素或至少一个像素可以包括光电二极管。光电二极管可以配置成将入射光转换成电信号。

发明内容

[0005] 发明构思的实施例可以提供一种能够提高集成密度的图像传感器。

[0006] 发明构思的实施例还可以提供一种制造具有改善的集成密度的图像传感器的方法。

[0007] 根据示例性实施例，一种图像传感器可以包括：衬底，其具有第一表面和与第一表面相对的第二表面；第一浮置扩散区，其位于衬底中，第一浮置扩散区与所述第一表面相邻；穿通电极，其位于衬底中，穿通电极与第一浮置扩散区电连接；顺序层叠在所述第二表面上的绝缘结构、底部电极、光电转换层和顶部电极；滤色器，其掩埋在绝缘结构中；以及顶部接触插塞，其穿透绝缘结构，顶部接触插塞将底部电极连接至穿通电极。

[0008] 根据示例性实施例，一种图像传感器可以包括：衬底，具有彼此相对的第一表面和第二表面，衬底包括沿第一方向延伸的像素区域；第一深器件隔离图案和第二深器件隔离图案，第一深器件隔离图案包括在第一方向上延伸的第一延伸部分，且第二深器件隔离图案包括在第一方向上延伸的第二延伸部分，第一延伸部分和第二延伸部分彼此间隔开，像素区域介于第一延伸部分与第二延伸部分之间；穿通电极，其位于衬底中，当在平面图中观察时，穿通电极在各像素区域之间；顺序设置在第二表面上的绝缘结构、光电转换层和顶部电极；底部电极，其位于绝缘结构与光电转换层之间；顶部接触插塞，其位于绝缘结构中以分别将底部电极连接到穿通电极；以及滤色器，其掩埋在绝缘结构中。

[0009] 根据示例性实施例，一种制造图像传感器的方法可以包括步骤：设置具有彼此相对的第一表面和第二表面的衬底；在衬底中形成穿通电极；在第二表面上形成绝缘层；形成穿透绝缘层的顶部接触插塞，顶部接触插塞连接到穿通电极；将滤色器掩埋入绝缘层中；以及在绝缘层上顺序形成底部电极、光电转换层和顶部电极。底部电极连接到顶部接触插塞。

[0010] 根据示例性实施例，一种CMOS图像传感器可以包括：衬底，其包括第一表面和与第一表面相对的第二表面；传输栅极，其位于衬底的第一表面上；微透镜，其位于衬底的第二表面上；以及穿通电极，其位于衬底中，穿通电极从衬底的第一表面延伸至衬底的第二表面，穿通电极包括掺杂多晶硅。附图说明

[0011] 根据附图和所附的详细描述，发明构思将变得更加明显。

[0012] 图1是示出根据发明构思的一些实施例的图像传感器的示意性框图。

[0013] 图2A和图2B是用于解释根据发明构思的一些实施例的图像传感器的光电转换层的操作的电路图。

[0014] 图2C是用于解释根据发明构思的一些实施例的图像传感器的光电转换区的操作的电路图。

[0015] 图3是示出根据发明构思的一些实施例的图像传感器的平面图。

[0016] 图4A至图4C是示出根据发明构思的一些实施例的图像传感器的截面图。

[0017] 图5是示出根据发明构思的一些实施例的图像传感器的平面图。

[0018] 图6A至图6K是示出根据发明构思的一些实施例的制造图像传感器的方法的截面图。

具体实施方式

[0019] 在下文中，将参考附图详细描述发明构思的实施例。在整个说明书中，相同的附图标号或相同的附图标记可以表示相同的元件。

[0020] 图1是示出根据发明构思的一些实施例的图像传感器的示意性框图。

[0021] 参照图1，图像传感器可以包括光电转换区PD1和PD2、滤色器212和214以及光电转换层PD3。光电转换区PD1和PD2可以设置在衬底110中。光电转换层PD3可以设置在衬底110的表面上，并且滤色器212和214可以设置在光电转换层PD3和衬底110之间。

[0022] 第一波长的光L1、第二波长的光L2和第三波长的光L3可以入射在光电转换层PD3上。第一波长和第二波长可以不同于第三波长。第一波长可以不同于第二波长。例如，第一波长的光L1可以具有红色，第二波长的光L2可以具有蓝色，并且第三波长的光L3可以具有绿色。

[0023] 光电转换层PD3可以从第三波长的光L3产生第三光电信号S3。光电转换层PD3可以透射第一波长的光L1和第二波长的光L2。光电转换层PD3可以由多个像素Px共享。

[0024] 透射穿过光电转换层PD3的光L1和L2可以入射在滤色器212和214上。滤色器212和214可以包括第一滤色器212和第二滤色器214。像素Px中的每个或至少一个可以包括第一滤色器212和第二滤色器214中的一个。第一波长的光L1可以透射穿过第一滤色器212但不可以透射穿过第二滤色器214。第二波长的光L2可以透射穿过第二滤色器214但不可以透射通过第一滤色器212。

[0025] 光电转换区PD1和PD2可以包括第一光电转换区PD1和第二光电转换区PD2。像素Px中的每个或至少一个可以包括第一光电转换区PD1和第二光电转换区PD2中的一个。包括第一滤色器212的像素Px可以包括第一光电转换区PD1，包括第二滤色器214的像素Px可以包括第二光电转换区PD2。例如，第一光电转换区PD1可以设置在第一滤色器212之下，第二光电转换区PD2可以设置在第二滤色器214之下。

[0026] 第一波长的光L1可以通过第一滤色器212入射在第一光电转换区PD1上。第一光电转换区PD1可以从第一波长的光L1产生第一光电信号S1。第二波长的光L2可以通过第二滤色器214入射在第二光电转换区PD2上。第二光电转换区PD2可以从第二波长的光L2产生第二光电信号S2。

[0027] 根据发明构思的一些实施例，光电转换层PD3可以位于光电转换区PD1和PD2上，因此可以提高图像传感器的集成密度。

[0028] 在下文中，将参考图2A和图2B描述光电转换层PD3的操作，并且将参照图2C描述光电转换区PD1和PD2的操作。

[0029] 图2A和图2B是用于解释根据发明构思的一些实施例的图像传感器的光电转换层的操作的电路图。

[0030] 参考图2A和图2B，各像素中的每个或至少一个可以包括第一源极跟随器晶体管SX、第一复位晶体管RX和第一选择晶体管AX。第一源极跟随器晶体管SX、第一复位晶体管RX和第一选择晶体管AX可以分别包括第一源极跟随器栅极SG、第一复位栅极RG和第一选择栅极AG。

[0031] 第一浮置扩散区FD1可以用作第一复位晶体管RX的源极。第一浮置扩散区FD1可以电连接到第一源极跟随器晶体管SX的第一源极跟随器栅极SG。第一源极跟随器晶体管SX可以连接到第一选择晶体管AX。

[0032] 每个像素的光电转换层PD3可以如下操作。

[0033] 在光被挡住的状态下，可以将电源电压VDD施加到第一复位晶体管RX的漏极和第一源极跟随器晶体管SX的漏极，并且第一复位晶体管RX可以导通。由此，可以泄放在第一浮置扩散区FD1中剩余的电荷。在第一浮置扩散区FD1中的电荷泄放之后第一复位晶体管RX可以断开。

[0034] 当光从外部入射到光电转换层PD3上时，在光电转换层PD3中可以产生光电荷(例如，电子-空穴对)。当将电压VTOP施加到光电转换层PD3时，产生的光电荷可以转移并累积在第一浮置扩散区FD1中。图2A示出了从光电转换层PD3转移至第一浮置扩散区FD1的光电荷是电子的情况的电路图，图2B示出从光电转换层PD3转移至第一浮置扩散区FD1的光电荷是空穴的情况的电路图。第一源极跟随器晶体管SX的栅极偏置可以与第一浮置扩散区FD1中累积的电荷量成比例地变化。这会导致第一源极跟随器晶体管SX的源极电势发生变化。此时，当第一选择晶体管AX导通时，由入射在光电转换层PD3上的光产生的信号可以输出到输出线Vout。

[0035] 在图2A和图2B中示出了包括三个晶体管RX、SX和AX的一个像素作为示例。然而，发明构思的实施例不限于此。在一些实施例中，第一复位晶体管RX、第一源极跟随器晶体管SX和/或第一选择晶体管AX可以由彼此相邻的像素共享。因此，可以改善图像传感器的集成密度。

[0036] 图2C是用于解释根据发明构思的一些实施例的图像传感器的光电转换区的操作的电路图。

[0037] 参照图2C，各像素中的每个或至少一个还可以包括传输晶体管TX'、第二源极跟随器晶体管SX'、第二复位晶体管RX'和第二选择晶体管AX'。传输晶体管TX'、第二源极跟随器晶体管SX'、第二复位晶体管RX'和第二选择晶体管AX'可以分别包括传输栅极TG'、第二源极跟随器栅极SG'、第二复位栅极RG'和第二选择栅极AG'。

[0038] 第二浮置扩散区FD2可以用作传输晶体管TX'的漏极。第二浮置扩散区FD2还可以用作第二复位晶体管RX'的源极。第二浮置扩散区FD2可以电连接到第二源极跟随器晶体管SX'的第二源极跟随器栅极SG'。第二源极跟随器晶体管SX'可以连接到第二选择晶体管AX'。

[0039] 当光从外部入射到光电转换区PD1/PD2上时，在光电转换区PD1/PD2中可以产生电子-空穴对。产生的空穴可以移动并且累积在光电转换区PD1/PD2的P型掺杂区中，并且产生的电子可以移动并累积在光电转换区PD1/PD2的N型掺杂区中。当传输晶体管TX'导通时，产生的电荷(例如，空穴或电子)可以转移并且积累在第二浮置扩散区FD2中。

[0040] 第二源极跟随器晶体管SX'、第二复位晶体管RX'和第二选择晶体管AX'的操作和功能可以与参照图2A和图2B所述的第一源极跟随器晶体管SX、第一复位晶体管RX和第一选择晶体管AX实质上相同。

[0041] 在一些实施例中，第二源极跟随器晶体管SX'、第二复位晶体管RX'和第二选择晶体管AX'可以与第一源极跟随器晶体管SX、第一复位晶体管RX和第一选择晶体管AX分开设置并且独立于上述器件来操作。

[0042] 在一些实施例中，光电转换区PD1/PD2和光电转换层PD3可以共享参照图2A和图2B所述的第一源极跟随器晶体管SX、第一复位晶体管RX和/或第一选择晶体管AX。因此，可以不提供第二源极跟随器晶体管SX'、第二复位晶体管RX'和/或第二选择晶体管AX'。

[0043] 图3是示出根据发明构思的一些实施例的图像传感器的平面图。图4A至图4C是示出根据发明构思的一些实施例的图像传感器的截面图。图4A至图4C是与图3的线III-III'相对应的截面图。

[0044] 参照图3和图4A至图4C，可以提供衬底110。衬底110可以具有第一表面110a和与第一表面相对的第二表面110b。衬底110的第一表面110a可以是正表面或者可以包括正表面，衬底110的第二表面110b可以是背表面或者可以包括背表面。例如，衬底110可以包括体硅衬底、绝缘体上硅(SOI)衬底和/或半导体外延层。衬底110可以具有第一导电类型(例如，P型)。

[0045] 衬底110可以包括二维布置的多个像素区域PXR。所述多个像素区域PXR可以包括与第一方向D1平行的多个行。例如，像素区域PXR可以沿第一方向D1布置在每行中。可以在与第一方向D1相交的第二方向D2上布置由像素区域PXR构成的多个行。

[0046] 第一器件隔离图案DI可以设置在衬底110中。第一器件隔离图案DI中的每个或至少一个可以是深器件隔离图案或者可以包括深器件隔离图案，所述深器件隔离图案从衬底110的第一表面110a延伸到第二表面110b。

[0047] 第一器件隔离图案DI中的每个或至少一个可以包括在第一方向D1上延伸的延伸部分DI_E。延伸部分DI_E可以位于像素区域PXR的各行之间。由像素区域PXR构成的一行可以位于彼此相邻的一对第一器件隔离图案DI的延伸部分DI_E之间。例如，延伸部分DI_E和像素区域PXR的行可以在第二方向D2上交替布置。

[0048] 第一器件隔离图案DI中的每个或至少一个还可以包括平行于第二方向D2从延伸部分DI_E延伸的突出部分DI_P。突出部分DI_P可以在包括在每个相邻行的像素区域PXR之间延伸。

[0049] 在一些实施例中，第一器件隔离图案DI可以包括折射率比衬底110(例如，硅)的折射率低的绝缘材料。例如，第一器件隔离图案DI可以包括氧化硅、氮化硅、未掺杂的多晶硅或空气中的至少一种。

[0050] 在一些实施例中，第一器件隔离图案DI可以包括导电层(未示出)以及位于所述导电层与衬底110之间的绝缘层(未示出)。例如，导电层可以包括掺杂有掺杂剂和/或金属的多晶硅。例如，绝缘层可以包括氧化硅、氮化硅和/或氮氧化硅。

[0051] 第二器件隔离图案SI可以设置在衬底110中。第二器件隔离图案SI可以是浅器件隔离图案或者可以包括浅器件隔离图案，所述浅器件隔离图案从第一表面110a开始形成在衬底110中。第二器件隔离图案SI的深度可以小于第一器件隔离图案DI的深度。

[0052] 第二器件隔离图案SI可以在每个像素区域PXR中限定有源区。有源区可以是衬底110的第一表面110a上的晶体管区，或者可以包括衬底110的第一表面110a上的晶体管区。
例如，第一表面110a上的晶体管可以包括参照图2A至图2C所述的晶体管RX、SX、AX、TX'、RX'、SX'和/或AX'。例如，第二器件隔离图案SI可以包括氧化硅、氮化硅和/或氮氧化硅。

[0053] 穿通电极120可以设置在衬底110中。穿通电极120可以包括导电材料。在一些实施例中，穿通电极120可以包括掺杂有N型掺杂剂或P型掺杂剂的多晶硅。在一些实施例中，包19 3
括在穿通电极120中的N型掺杂剂或P型掺杂剂的浓度可以大于10 /cm。在一些实施例中，N型掺杂剂可以是砷或磷，或者可以包括砷或磷。在一些实施例中，P型掺杂剂可以是硼，或者可以包括硼。然而，发明构思不限于此。

[0054] 当在平面图中观察时，穿通电极120可以位于像素区域PXR之间。例如，穿通电极120可以位于由像素区域PXR构成的每个行中的各像素区域PXR之间。例如，穿通电极120中的每个或至少一个可以位于各个突出部分DI_P之间，所述各个突出部分DI_P彼此面对并且分别包括在彼此相邻的一对第一器件隔离图案DI中。穿通电极120和像素区域PXR可以在第一方向D1上交替布置在多个行中的每一行中。

[0055] 如图3所示，当在平面图中观察时，穿通电极120中的每个或至少一个在第一方向D1上的宽度120_W1可以大于每个第一器件隔离图案DI的突出部分DI_P在第一方向D1上的宽度DI_W1。另外，当在平面图中观察时，穿通电极120中的每个或至少一个在第二方向D2上的宽度120_W2可以大于每个第一器件隔离图案DI的延伸部分DI_E在第二方向D2上的宽度DI_W2。

[0056] 如图4A所示，当在截面图中观察时，穿通电极120中的每个或至少一个的宽度120_W可以随着距衬底110的第二表面110b的垂直距离的减小而减小。

[0057] 穿通电极120中的每个或至少一个可以在实质上垂直于衬底110的第一表面110a的第三方向D3上延伸。穿通电极120中的每个或至少一个的一端120b可以与衬底110的第二表面110b实质上共面。

[0058] 根据一些实施例，如图4A和图4B所示，穿通电极120中的每个或至少一个的另一端120a可以从衬底110的第一表面110a向第二表面110b凹入。例如，穿通电极120中的每个或至少一个的另一端120a可以位于衬底110的第一表面110a与第二表面110b之间的水平(或高度)。例如，穿通电极120中的每个或至少一个的一端120b与另一端120b之间的垂直距离可以小于衬底110的第二表面110b与第一表面110a之间的垂直距离。在一些实施例中，如图
4A所示，穿通电极120中的每个或至少一个的另一端120a可以与第二器件隔离图案SI的底表面SI_a处于实质上相同的水平。在一些实施例中，如图4B所示，穿通电极120中的每个或至少一个的另一端120a可以位于第二器件隔离图案SI的底表面SI_a与衬底110的第二表面
110b之间的水平处。在一些实施例中，与图4A和图4B不同，穿通电极120中的每个或至少一个的另一端120a可以位于第二器件隔离图案SI的底表面SI_a与衬底110的第一表面110a之间的水平处。

[0059] 在这些实施例中，填充绝缘图案130可以设置在穿通电极120中的每个或至少一个的另一端120a上。填充绝缘图案130的一个表面可以与衬底110的第一表面110a实质上共面。例如，填充绝缘图案130可以包括氧化硅、氮化硅或氮氧化硅中的至少一种。

[0060] 在一些实施例中，如图4C所示，穿通电极120中的每个或至少一个的另一端120a可以与衬底110的第一表面110a实质上共面。在这些实施例中，可以不设置图4A和图4B的填充绝缘图案130。

[0061] 穿通绝缘图案122可以设置在衬底110与穿通电极120中的每个或至少一个的侧壁之间。例如，穿通绝缘图案122可以包括氧化硅、氮化硅或氮氧化硅中的至少一种。

[0062] 穿通电极120及其侧壁上的穿通绝缘图案122中的每一个或至少一个可以限定为穿通结构125。在一些实施例中，如图3所示，穿通结构125可以与第一器件隔离图案DI间隔开。

[0063] 图5是示出根据发明构思的一些实施例的图像传感器的平面图。在一些实施例中，如图5所示，穿通结构125中的每个或至少一个可以与彼此面对且分别包括在一对相邻的第一器件隔离图案DI中的突出部分DI_P接触。

[0064] 再次参照图3和图4A至图4C，光电转换区PD1和PD2可以设置在衬底110中。更具体而言，光电转换区PD1或PD2可以位于衬底110的像素区域PXR中的每个或至少一个中。光电转换区PD1和PD2可以包括第一光电转换区PD1和第二光电转换区PD2。第一光电转换区PD1可以与参照图1描述的第一光电转换区PD1相对应，第二光电转换区PD2可以与参考图1描述的第二光电转换区PD2相对应。当在平面图中观察时，第一光电转换区PD1和第二光电转换区PD2可以二维布置，并且可以在第一方向D1和第二方向D2上交替布置。

[0065] 光电转换区PD1和PD2可以掺杂有与第一导电类型(例如，P型)不同的第二导电类型(例如，N型)的掺杂剂。因此，光电转换区PD1和PD2可以具有第二导电类型。例如，光电转换区PD1和PD2中的每个或至少一个可以在衬底110的第一表面110a和第二表面110b之间具有电势梯度。光电转换区PD1和PD2中的每个或至少一个的与第一表面110a相邻的部分的掺杂浓度可以不同于光电转换区PD1和PD2中的每个或至少一个的与第二表面110b相邻的另一部分的掺杂浓度。例如，光电转换区PD1和PD2中的每个或至少一个可以包括多个层叠的掺杂区。

[0066] 阱掺杂区WR可以设置在衬底110中。具体而言，阱掺杂区WR可以分别位于衬底110的各像素区域PXR中。阱掺杂区WR中的每个或至少一个可以与衬底110的第一表面110a相邻。因此，在像素区域PXR中的每个或至少一个中，阱掺杂区WR可以位于光电转换区PD1或PD2与衬底110的第一表面110a之间。例如，光电转换区PD1或PD2可以位于阱掺杂区WR与衬底110的第二表面110b之间。

[0067] 阱掺杂区WR可以掺杂有第一导电类型(例如，P型)的掺杂剂。因此，阱掺杂区WR可以具有第一导电类型。

[0068] 第一浮置扩散区FD1和第二浮置扩散区FD2可以设置在衬底110中。具体地，第一浮置扩散区FD1中的每个或至少一个以及第二浮置扩散区FD2中的每个或至少一个可以设置在衬底110的像素区域PXR中的每个或至少一个中。第一浮置扩散区FD1中的每个或至少一个可以与参考图2A和图2B所述的第一浮置扩散区FD1相对应，第二浮置扩散区FD2中的每个或至少一个可以与参考图2C所述的第二浮置扩散区FD2相对应。

[0069] 在像素区域PXR中的每个或至少一个中，第一浮置扩散区FD1和第二浮置扩散区FD2可以位于阱掺杂区WR中并且可以与衬底110的第一表面110a相邻。如图3和图5所示，第一浮置扩散区FD1和第二浮置扩散区FD2可以在第一方向D1上布置成一排。然而，发明构思的实施例不限于此。在一些实施例中，第一浮置扩散区FD1和第二浮置扩散区FD2的平面布置可以不同地改变。在像素区域PXR中的每个或至少一个中，第一浮置扩散区FD1可以与第二浮置扩散区FD2间隔开，并且第二器件隔离图案SI可以在第一浮置扩散区FD1与第二浮置扩散区FD2之间延伸。在像素区域PXR中的每个或至少一个中，第一浮置扩散区FD1和第二浮置扩散区FD2可以通过势垒而彼此电隔离。

[0070] 第一浮置扩散区FD1和第二浮置扩散区FD2可以掺杂有第二导电类型(例如，N型)的掺杂剂。因此，第一浮置扩散区FD1和第二浮置扩散区FD2可以具有第二导电类型。

[0071] 传输栅极TG'可以位于衬底110的第一表面110a上。传输栅极TG'可以分别与像素区域PXR相对应。各个第二浮置扩散区FD2中的对应的一个第二浮置扩散区可以位于传输栅极TG'中的每个或至少一个的一侧。

[0072] 传输栅极TG'中的每个或至少一个可以包括插入衬底110中的下部和从衬底110的第一表面110a突出的上部。上部连接到下部。传输栅极TG'中的每个或至少一个可以与参照图2C所述的传输栅极TG'相对应。

[0073] 栅极绝缘图案GI可以设置在传输栅极TG'中的每个或至少一个与衬底110之间。栅极间隔件GS可以设置在传输栅极TG'中的每个或至少一个的上部的侧壁上。例如，栅极绝缘图案GI和栅极间隔件GS中的每个或至少一个可以包括氧化硅、氮化硅或氮氧化硅中的至少一种。

[0074] 第一源极跟随器栅极(未示出)、第一复位栅极(未示出)、第一选择栅极(未示出)、第二源极跟随器栅极(未示出)、第二复位栅极(未示出)和/或第二选择栅极(未示出)可以设置在衬底110的第一表面110a上。各栅极可以配置为执行与参照图2A至图2C所述的实质上相同的功能和/或操作。

[0075] 第一层间绝缘层140可以设置在衬底110的第一表面110a上。第一层间绝缘层140可以覆盖设置在衬底110的第一表面110a上的栅极(例如，传输栅极TG')。例如，第一层间绝缘层140可以包括氧化硅、氮化硅或氮氧化硅中的至少一种。

[0076] 各第一底部接触插塞BCP1可以穿透第一层间绝缘层140以分别连接到各穿通电极120。当在截面图中观察时，第一底部接触插塞BCP1中的每个或至少一个的宽度BCP1_W可以小于穿通电极120中的每个或至少一个的宽度120_W。第一底部接触插塞BCP1中的每个或至少一个的宽度BCP1_W可以逐渐变细。例如，当在截面图中观察时，第一底部接触插塞BCP1中的每个或至少一个的宽度BCP1_W随着邻近与其连接的穿通电极120而逐渐减小。

[0077] 各第二底部接触插塞BCP2可以穿透第一层间绝缘层140以分别连接到各第一浮置扩散区FD1，并且各第三底部接触插塞BCP3可以穿透第一层间绝缘层140以分别连接到各第二浮置扩散区FD2。第二底部接触插塞BCP2中的每个或至少一个的宽度以及第三底部接触插塞BCP3中的每个或至少一个的宽度可以逐渐变细。例如，第二底部接触插塞BCP2中的每个或至少一个的宽度以及第三底部接触插塞BCP3中的每个或至少一个的宽度可以随着邻近衬底110的第一表面110a而逐渐减小。第二底部接触插塞BCP2在第三方向D3上的长度可以实质上等于第三底部接触插塞BCP3在第三方向D3上的长度。

[0078] 第一底部接触插塞至第三底部接触插塞(BCP1、BCP2和BCP3)可以包括导电材料。例如，第一底部接触插塞至第三底部接触插塞(BCP1、BCP2和BCP3)可以包括金属(例如，钨)。

[0079] 在如图4A和图4B所述的设置有填充绝缘图案130的情况下，第一底部接触插塞BCP1可以进一步分别穿透填充绝缘图案130。因此，第一底部接触插塞BCP1在第三方向D3上的长度可以大于第二底部接触插塞BCP2在第三方向D3上的长度以及第三底部接触插塞BCP3在第三方向D3上的长度。

[0080] 在如图4C所示的未设置填充绝缘图案130的情况下，第一底部接触插塞BCP1在第三方向D3上的长度可以实质上等于第二底部接触插塞BCP2在第三方向D3上的长度以及第三底部接触插塞BCP3在第三方向D3上的长度。

[0081] 互连线CL1和CL2可以设置在第一层间绝缘层140上。互连线CL1和CL2可以包括第一互连线CL1和第二互连线CL2。第一互连线CL1中的每个或至少一个可以将相应的一个第一底部接触插塞BCP1连接到相应的一个第二底部接触插塞BCP2，并且第二互连线CL2中的每个或至少一个可以连接到相应的一个第三底部接触插塞BCP3。穿通电极120中的每个或至少一个可以通过第一底部接触插塞BCP1、第一互连线CL1和第二底部接触插塞BCP2电连接到第一浮置扩散区FD1。互连线CL1和CL2可以包括导电材料。例如，互连线CL1和CL2可以包括金属(例如，钨)。

[0082] 第二层间绝缘层142可以设置在第一层间绝缘层140上。第二层间绝缘层142可以覆盖互连线CL1和CL2。例如，第二层间绝缘层142可以包括氧化硅、氮化硅或氮氧化硅中的至少一种。

[0083] 缓冲层BL可以设置在衬底110的第二表面110b上。缓冲层BL可以抑制由衬底110的第二表面110b的缺陷产生的电荷(例如，电子或空穴)移动到光电转换区PD1和PD2。缓冲层BL可以包括金属氧化物。例如，缓冲层BL可以包括氧化铝和/或氧化铪。

[0084] 绝缘结构220可以设置在缓冲层BL上。滤色器212和214可以掩埋在绝缘结构220中。例如，绝缘结构220可以包括氧化硅、氮化硅或氮氧化硅中的至少一种。

[0085] 更详细地，绝缘结构220可以包括具有凹区域222r的第一绝缘图案222。当在平面图中观察时，凹区域222r可以分别与衬底110的像素区域PXR相对应。缓冲层BL可以由凹区域222r暴露出来。

[0086] 滤色器212和214可以包括第一滤色器212和第二滤色器214。第一滤色器212可以与参照图1描述的第一滤色器212相对应，第二滤色器214可以与参考图1描述的第二滤色器214相对应。第一滤色器212和第二滤色器214中的一个可以位于凹区域222r中的每个或至少一个中。在平面图中，第一滤色器212可以与第一光电转换区PD1相对应，并且在平面图中，第二滤色器214可以与第二光电转换区PD2相对应。

[0087] 如参照图1和图2C所述，第一滤色器212可以透射第一波长的光L1。第一光电转换区PD1可以从第一波长的光L1产生电荷(例如，电子-空穴对)。当传输晶体管TX'导通时，产生的电荷(例如，空穴或电子)可以转移并且积累在第二浮置扩散区FD2中。第二滤色器214可以透射第二波长的光L2。第二光电转换区PD2可以从第二波长的光L2产生电荷(例如，电子-空穴对)。当传输晶体管TX'导通时，产生的电荷(例如，空穴或电子)可以转移并且积累在第二浮置扩散区FD2中。

[0088] 绝缘结构220还可以包括设置在滤色器212和214上的第二绝缘图案224。在一些实施例中，如图4A至图4C所示，各第二绝缘图案224可以分别设置在凹区域222r中并且可以彼此间隔开。在一些实施例中，第二绝缘图案224可以延伸到第一绝缘图案222上以便彼此连接。

[0089] 顶部接触插塞TCP可以穿透缓冲层BL和绝缘结构220的第一绝缘图案222，以分别连接到各穿通电极120。当在截面图中观察时，顶部接触插塞TCP中的每个或至少一个的宽度TCP_W可以小于穿通电极120中的每个或至少一个的宽度120_W。顶部接触插塞TCP中的每个或至少一个的宽度TCP_W可以逐渐减小(例如，锥形)。例如，顶部接触插塞TCP中的每个或至少一个的宽度TCP_W可以随着邻近与其连接的穿通电极120(或者邻近衬底110的第二表面110b)而逐渐减小。顶部接触插塞TCP可以包括导电材料。例如，顶部接触插塞TCP可以包括金属(例如，钨)。

[0090] 底部电极230可以设置在绝缘结构220上。当在平面图中观察时，各底部电极230可以分别与衬底110的各像素区域PXR相对应。各底部电极230可以彼此间隔开。底部电极230中的每个或至少一个可以连接到相应的一个顶部接触插塞TCP。因此，底部电极230中的每个或至少一个可以通过顶部接触插塞TCP、穿通电极120、第一底部接触插塞BCP1、第一互连线CL1和第二底部接触插塞BCP2电连接至第一浮置扩散区FD1。底部电极230可以包括透明导电材料。例如，底部电极230可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或有机透明导电材料中的至少一种。

[0091] 第三绝缘图案226可以设置为填充各底部电极230之间的间隙。第三绝缘图案226的顶部表面可以与底部电极230的顶部表面实质上共面。例如，第三绝缘图案226可以包括氧化硅、氮化硅或氮氧化硅中的至少一种。

[0092] 光电转换层PD3可以设置在底部电极230上。在一些实施例中，光电转换层PD3可以包括有机光电转换层。在这些实施例中，光电转换层PD3可以包括可形成PN结的P型有机半导体材料和N型有机半导体材料。在一些实施例中，光电转换层PD3可以包括量子点或硫族化合物。

[0093] 光电转换层PD3可以与参照图1、图2A和图2B所述的光电转换层PD3相对应。如参考图1所述，光电转换层PD3可以吸收第三波长的光L3，以从第三波长的光L3产生电荷(例如，电子-空穴对)。在光电转换层PD3上可以不存在额外的滤色器。在光电转换层PD3中产生的电荷可以通过底部电极230、顶部接触插塞TCP、穿通电极120、第一底部接触插塞BCP1、第一互连线CL1和第二底部接触插塞BCP2而转移并累积在第一浮置扩散区FD1中。

[0094] 顶部电极240可以设置在光电转换层PD3上。顶部电极240可以包括透明导电材料。例如，顶部电极240可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或有机透明导电材料中的至少一种。

[0095] 封盖层250可以设置在顶部电极240上。封盖层250可以包括绝缘材料。例如，封盖层250可以包括氧化铝、氧化硅、氮化硅或氮氧化硅中的至少一种。

[0096] 微透镜260可以设置在封盖层250上。当在平面图中观察时，微透镜260可以分别与各像素区域PXR相对应。微透镜260中的每个或至少一个可以具有凸形状并且可以具有特定的曲率半径。

[0097] 根据发明构思的一些实施例，衬底110可以包括二维布置的各个像素区域PXR。光电转换区PD1和PD2可以分别设置在各个像素区域PXR中。光电转换层PD3可以设置在衬底110上，并且可以选择性地吸收第三波长的光以产生第三光电信号。图像传感器的各个像素可以共享光电转换层PD3。滤色器212和214可以位于衬底110与光电转换层PD3之间。当在平面图中观察时，选择性地透射第一波长的光的各个第一滤色器212可以分别与各第一光电转换区PD1重叠。当在平面图中观察时，选择性地透射第二波长的光的各个第二滤色器214可以分别与各第二光电转换区PD2重叠。因此，第一光电转换区PD1可以吸收第一波长的光以产生第一光电信号，并且第二光电转换区PD2可以吸收第二波长的光以产生第二光电信号。结果，图像传感器的像素中的每个或至少一个可以吸收两种光以产生两种光电信号。

[0098] 另外，根据发明构思的一些实施例，滤色器212和214可以掩埋在绝缘结构220中，并且顶部接触插塞TCP可以设置在绝缘结构220中以将底部电极230连接到穿通电极120。顶部接触插塞TCP中的每个或至少一个可以具有相对小的宽度。例如，顶部接触插塞TCP中的每个或至少一个的宽度TCP_W可以小于每个穿通电极120或至少一个穿通电极120的宽度120_W。因此，可以确保在绝缘结构220中掩埋滤色器212、214的足够的空间。

[0099] 结果，根据发明构思的一些实施例，可以改善图像传感器的集成密度。

[0100] 图6A至图6K是示出根据发明构思的一些实施例的制造图像传感器的方法的截面图。图6A至图6K是与图3的线III-III'相对应的截面图。在下文中，与参考图3和图4A至图4C所述的相同的元件将用相同的附图标号或相同的附图标记来表示，并且为了便于说明和简便起见，将省略其描述或者对其简要描述。

[0101] 参照图3和图6A，可以设置具有第一导电类型的衬底110。在一些实施例中，如图6A所示，设置具有第一导电类型的衬底110可以包括：在牺牲衬底100上执行外延生长处理，同时在原位供应第一导电类型的掺杂剂。在一些实施例中，与图6A不同，设置具有第一导电类型(例如，P型)的衬底110可以包括：用第一导电类型的掺杂剂掺杂体硅衬底。

[0102] 衬底110可以包括像素区域PXR。像素区域PXR可以二维布置。例如，像素区域PXR可以布置在第一方向D1上和与第一方向D1相交的第二方向D2上。

[0103] 衬底110可以具有第一表面110a和与第一表面相对的第二表面110b。第二表面110b可以与牺牲衬底100接触。

[0104] 可以在衬底110中形成光电转换区PD1和PD2以及阱掺杂区WR。光电转换区PD1和PD2的形成可以包括：在衬底110的第一表面110a上形成具有与像素区域PXR相对应的开口的掩模(未示出)；以及通过使用掩模将与第一导电类型不同的第二导电类型(例如，N型)的掺杂剂注入到衬底110中。掺杂剂的注入可以包括利用束线处理的离子注入。阱掺杂区WR的形成可以包括：通过使用掩模将第一导电类型的掺杂剂注入到衬底110中。在形成光电转换区PD1和PD2以及阱掺杂区WR之后，可以去除掩模。光电转换区PD1和PD2可以与衬底110的第一表面110a间隔开，阱掺杂区WR介于光电转换区PD1和PD2与衬底110的第一表面110a之间，并且阱掺杂区WR可以与衬底100的第一表面110a相邻。

[0105] 参照图3和图6B所示，可以在衬底110中从第一表面110a形成浅沟槽T1。浅沟槽T1可以在像素区域PXR中的每个或至少一个中限定有源区域。浅沟槽T1的深度可以小于阱掺杂区WR的深度。

[0106] 可以形成填充浅沟槽T1的第二器件隔离图案SI。第二器件隔离图案SI的形成可以包括：在衬底110的第一表面110a上形成填充浅沟槽T1的绝缘层(未示出)；以及对绝缘层执行平坦化处理，直到暴露出第一表面110a。可以用高密度等离子体(HDP)沉积处理和/或旋涂玻璃(SOG)沉积处理形成绝缘层，然而，发明构思不限于此。平坦化处理可以包括CMP处理；然而，发明构思不限于此。

[0107] 参照图3和图6C，可以在各像素区域PXR之间形成通孔H。例如，当在平面图中观察时，通孔H可以形成在布置在第一方向上的各像素区域PXR之间。当在平面图中观察时，通孔H可以与第二器件隔离图案SI重叠。通孔H中的每个或至少一个可以穿透第二器件隔离图案SI和衬底110，并且位于通孔H之下的牺牲衬底100的上部可以凹入。通孔H的形成可以包括：在衬底110的第一表面110a上形成掩模(未示出)；以及使用该掩模作为刻蚀掩模来执行各向异性刻蚀处理。在一些示例性实施例中，穿通的形成可以包括博世(Bosch)处理。

[0108] 参照图3和图6D，可以形成填充通孔H中的每个或至少一个的至少一部分的穿通绝缘图案122和穿通电极120。在通孔H中的每个或至少一个中，穿通绝缘图案122和穿通电极120可以限定为穿通结构125。例如，穿通绝缘图案122可以包括氧化硅、氮化硅或氮氧化硅中的至少一种。穿通电极120可以包括掺杂有N型掺杂剂或P型掺杂剂的多晶硅。可以通过化学气相沉积(CVD)处理来形成穿通绝缘图案122和/或穿通电极120，然而，发明构思不限于此。

[0109] 穿通绝缘图案122和穿通电极120的形成可以包括：形成共形地覆盖通孔H的内表面的穿通绝缘层(未示出)；形成部分或者完全填充通孔H的预备穿通电极(未示出)；以及执行回蚀处理(或平坦化处理)。

[0110] 在一些实施例中，如图6D所示，穿通结构125可以形成为部分地填充通孔H。在这些实施例中，填充绝缘图案130可以形成为填充位于穿通结构125中的每个或至少一个上的通孔H的剩余部分。填充绝缘图案130的形成可以包括：形成填充通孔H的填充绝缘层(未示出)；以及对填充绝缘层执行平坦化处理，直到暴露出衬底110的第一表面110a。

[0111] 在一些实施例中，如图4C所示，穿通结构125可以形成为完全填充通孔H。在这些实施例中，可以省略填充绝缘图案130的形成。

[0112] 可以在衬底110中形成第一器件隔离图案DI。第一器件隔离图案DI中的每个或至少一个可以是深器件隔离图案或者可以包括深器件隔离图案，所述深器件隔离图案从衬底110的第一表面110a延伸到第二表面110b。

[0113] 第一器件隔离图案DI中的每个或至少一个可以包括在第一方向D1上延伸的延伸部分DI_E。延伸部分DI_E可以位于像素区域PXR的各行之间。由像素区域PXR构成的一行可以位于彼此相邻的一对第一器件隔离图案DI的延伸部分DI_E之间。例如，延伸部分DI_E和像素区域PXR的行可以在第二方向D2上交替布置。

[0114] 第一器件隔离图案DI中的每个或至少一个还可以包括平行于第二方向D2从延伸部分DI_E延伸的突出部分DI_P。突出部分DI_P可以在相邻行中的每行或至少一行所包括的各像素区域PXR之间延伸。

[0115] 参照图3和图6E，可以在衬底110的第一表面110a上形成传输栅极TG'、源极跟随器栅极(未示出)、复位栅极(未示出)以及选择栅极(未示出)。

[0116] 传输栅极TG'的形成可以包括：将各像素区域PXR图案化以分别在各像素区域PXR中形成栅极凹区域GR；形成共形地覆盖栅极凹区域GR的内表面和衬底110的第一表面110a的栅极绝缘层(未示出)；形成填充栅极凹区域GR的栅极导电层(未示出)；以及将栅极导电层和栅极绝缘层图案化(例如，顺序地图案化)。还可以通过对栅极导电层进行图案化的处理来形成源极跟随器栅极、复位栅极和选择栅极。可以通过对栅绝缘层进行图案化的处理来形成栅绝缘图案GI。接下来，可以在传输栅极TG'的侧壁和其他栅极的侧壁上形成栅极间隔件GS。

[0117] 可以在像素区域PXR中的每个或至少一个的阱掺杂区WR中形成第一浮置扩散区FD1和第二浮置扩散区FD2。第一浮置扩散区FD1和第二浮置扩散区FD2可以形成为与衬底110的第一表面110a相邻。第二浮置扩散区FD2可以形成在对应的传输栅极TG'的一侧，并且第一浮置扩散区FD1可以与第二浮置扩散区FD2间隔开。可以通过将第二导电类型的掺杂剂注入到阱掺杂区WR中来形成第一浮置扩散区FD1和第二浮置扩散区FD2。还可以通过注入第二导电类型的掺杂剂的处理来形成与源极跟随器栅极相邻的源极区/漏极区、与复位栅极相邻的源极区/漏极区以及与选择栅极相邻的源极区/漏极区。

[0118] 参照图3和图6F，可以形成第一层间绝缘层140以覆盖衬底110的第一表面110a。第一层间绝缘层140可以覆盖形成在衬底110的第一表面110a上的栅极(例如，传输栅极TG')。

[0119] 第一底部接触插塞BCP1可以形成为穿透第一层间绝缘层140和填充绝缘图案130。各第一底部接触插塞BCP1可以分别连接到各穿通电极120。当在截面图中观察时，第一底部接触插塞BCP1中的每个或至少一个的宽度BCP1_W可以小于穿通电极120中的每个或至少一个的宽度120_W。第一底部接触插塞BCP1的形成可以包括：形成穿透第一层间绝缘层140和填充绝缘图案130以暴露穿通电极120的第一底部接触孔；形成填充第一底部接触孔的导电层(未示出)；以及对导电层执行平坦化工艺，直到暴露出第一层间绝缘层140。形成导电层可以包括：在第一底部接触孔中沉积导电材料(诸如包括钨的金属)。金属的沉积可以包括利用化学气相沉积(CVD)处理的沉积，然而，发明构思不限于此。

[0120] 第二底部接触插塞BCP2和第三底部接触插塞BCP3可以形成为穿透第一层间绝缘层140。各第二底部接触插塞BCP2可以分别连接到各第一浮置扩散区FD1，各第三底部接触插塞BCP3可以分别连接到各第二浮置扩散区FD2。第二底部接触插塞BCP2和第三底部接触插塞BCP3的形成可以包括：形成穿透第一层间绝缘层140以暴露第一浮置扩散区FD1和第二浮置扩散区FD2的第二底部接触孔和第三底部接触孔；形成填充第二底部接触孔和第三底部接触孔的导电层(未示出)；以及对导电层执行平坦化处理，直到暴露出第一层间绝缘层140。

[0121] 第一底部接触插塞至第三底部接触插塞(BCP1、BCP2和BCP3)可以包括导电材料。例如，第一底部接触插塞至第三底部接触插塞(BCP1、BCP2和BCP3)可以包括金属(例如，钨)。

[0122] 第一底部接触插塞BCP1在第三方向D3上的长度可以大于第二底部接触插塞BCP2在第三方向D3上的长度以及第三底部接触插塞BCP3在第三方向D3上的长度。

[0123] 在一些实施例中，可以通过与形成第二底部接触插塞BCP2和第三底部接触插塞BCP3的处理不同的额外处理来形成第一底部接触插塞BCP1。这可以是因为第一底部接触插塞BCP1在第三方向D3上的长度大于第二底部接触插塞BCP2在第三方向D3上的长度以及第三底部接触插塞BCP3在第三方向D3上的长度。然而，发明构思的实施例不限于此。在一些实施例中，第一底部接触插塞BCP1可以与第二底部接触插塞BCP2和第三底部接触插塞BCP3同时形成。

[0124] 参照图3和图6G，可以在第一层间绝缘层140上形成互连线CL1和CL2。互连线CL1和CL2可以包括第一互连线CL1和第二互连线CL2。第一互连线CL1中的每个或至少一个可以将相应的一个第一底部接触插塞BCP1连接到相应的一个第二底部接触插塞BCP2，并且第二互连线CL2中的每个或至少一个可以连接到相应的一个第三底部接触插塞BCP3。

[0125] 可以在第一层间绝缘层140上形成覆盖互连线CL1和CL2的第二层间绝缘层142。

[0126] 参照图3和图6H，可以对衬底110的第二表面110b执行平坦化处理。可以执行平坦化处理，直到暴露出穿通电极120中的每个或至少一个的一端120b。通过平坦化处理，可以去除牺牲衬底100并且可以暴露衬底110的第二表面110b。因此，穿通电极120的端部120b可以与衬底110的第二表面110b实质上共面。可以使用化学机械抛光(CMP)处理来执行平坦化处理。

[0127] 可以在衬底110的第二表面110b上形成(例如，顺序地形成)缓冲层BL和绝缘层225。例如，缓冲层BL可以包括氧化铝和/或氧化铪。例如，绝缘层225可以包括氧化硅、氮化硅或氮氧化硅中的至少一种。

[0128] 参照图3和图6I，可以形成穿透绝缘层225和缓冲层BL的顶部接触插塞TCP。各顶部接触插塞TCP可以分别连接到各穿通电极120。当在截面图中观察时，顶部接触插塞TCP中的每个或至少一个的宽度TCP_W可以小于穿通电极120中的每个或至少一个的宽度120_W。顶部接触插塞TCP的形成可以包括：形成穿透绝缘层225和缓冲层BL以暴露穿通电极120的顶部接触孔；形成填充顶部接触孔的导电层(未示出)；以及对导电层执行平坦化处理，直到暴露出绝缘层225。例如，顶部接触插塞TCP可以包括金属(例如，钨)。导电层的沉积可以包括利用化学气相沉积(CVD)处理的沉积，然而，发明构思不限于此。

[0129] 参照图3和图6J，可以形成掩埋在绝缘结构220中的滤色器212和214。

[0130] 更详细地，可以将绝缘层225图案化以形成具有凹区域222r的第一绝缘图案222。当在平面图中观察时，第一绝缘图案222的各凹区域222r可以分别与衬底110的各像素区域PXR相对应。缓冲层BL可以由凹区域222r暴露。

[0131] 可以分别在凹区域222r中形成滤色器212和214。可以在凹区域222r中的每个或至少一个中形成第一滤色器212和第二滤色器214中的一个。在平面图中，各第一滤色器212可以形成为分别与各第一光电转换区PD1相对应，并且在平面图中，各第二滤色器214可以形成为分别与各第二光电转换区PD2相对应。

[0132] 可以在滤色器212和214上形成第二绝缘图案224。第一绝缘图案222和第二绝缘图案224可以限定为绝缘结构220。因此，滤色器212和214可以掩埋在绝缘结构220中。

[0133] 参照图3和图6K，可以在绝缘结构220上形成底部电极230。当在平面图中观察时，各底部电极230可以形成为分别与衬底110的各像素区域PXR相对应。底部电极230中的每个或至少一个可以连接到对应的一个顶部接触插塞TCP。底部电极230的形成可以包括：在绝缘结构220上形成预备底部电极层(未示出)；以及将预备底部电极层图案化。

[0134] 可以形成填充各底部电极230之间的间隙的第三绝缘图案226。第三绝缘图案226的形成可以包括：形成填充各底部电极230之间的间隙的绝缘层(未示出)；以及对绝缘层执行平坦化处理，直到暴露出底部电极230。

[0135] 再次参照图3和图4A，可以在底部电极230上形成(例如，顺序地形成)光电转换层PD3、顶部电极240、封盖层250和微透镜260。

[0136] 根据发明构思的一些实施例，图像传感器的像素中的每个或至少一个可以吸收两种光以生成两种光电信号。

[0137] 根据发明构思的一些实施例，顶部接触插塞可以具有相对小的宽度。因此，可以确保在绝缘结构中掩埋滤色器的足够的空间。

[0138] 结果，根据发明构思的一些实施例，可以改善图像传感器的集成密度。

标题	发布/更新时间	阅读量
半导体器件及其制造方法	2020-05-08	367
一种防尘的配电柜	2020-05-11	617
一种省隔离器边发射光器件及制作方法	2020-05-11	490
基于表面等离激元的硅基纳米激光器及其制备方法	2020-05-08	514
一种高速光电探测器	2020-05-08	284
一种抗压屏蔽效果好的电缆	2020-05-08	384
一种用于空气质量检测仪器的壳体	2020-05-08	263
一种用于铝型材生产的铝液流槽	2020-05-08	718
防穿刺材料、鞋垫和防穿刺鞋	2020-05-08	662
一种能够提供助力的儿童跑步鞋	2020-05-11	181

图像传感器及其制造方法

图像传感器及其制造方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：