[0002] 本申请案主张2018年9月26日提出申请的第62/736,590号美国临时申请案的优先权,所述美国临时申请案据此以引用方式并入。
技术领域
[0003] 本申请案的
实施例涉及电
力供应器及电力转换器,特定来说,涉及一种具有自操作负升压开关的切换转换器。
背景技术
[0004] 电力供应器及功率转换器用于各种
电子系统中。电力一般在长距离内作为交流电(AC)
信号来传输。所述AC信号视需要针对每一企业或家庭
位置经划分及计量,且通常转换为直流电(DC)以供与个别电子装置或组件一起使用。现代电子系统通常采用经设计以使用不同DC
电压来操作的装置或组件。因此,需要不同DC-DC转换器或者支持宽范围的
输出电压的DC-DC转换器用于此些系统。
[0005] 存在许多不同DC-DC转换器拓扑。可用拓扑关于所使用的组件、所处置电力量、输入电压、输出电压、效率、可靠性、大小及/或其它特性而不同。一个实例性DC-DC转换器拓扑是单输入多输出(SIMO)转换器,所述单输入多输出(SIMO)转换器通过将单个电感器充电及选择性地放电到不同
节点而提供多个输出。在一些SIMO转换器情景中,可由于所使用组件以及控制问题而发生低效率及输出振荡。
发明内容
[0006] 根据本发明的至少一个实例,一种系统包括电感器及耦合于所述电感器的第一端与电压供应节点之间的第一开关。所述系统还包括耦合于所述电感器的所述第一端与负输出供应节点之间的第二开关,其中所述第二开关具有自操作布置。所述系统还包括耦合于所述电感器的第二端与正输出供应节点之间的第三开关。所述系统还包括耦合于所述电感器的所述第二端与接地节点之间的第四开关。所述系统还包括耦合到所述第一开关、所述第二开关、所述第三开关及所述第四开关的
控制器。
[0007] 根据本发明的至少一个实例,切换转换器
电路包括耦合于第一电感器节点与电压供应节点之间的第一开关。所述切换转换器电路还包括耦合于所述第一电感器节点与负输出供应节点之间的第二开关。所述第二开关包括具有耦合到调节电路的控制
端子的横向扩散金属
氧化物
半导体(LDMOS)晶体管。所述调节电路经配置以将所述LDMOS晶体管的所述控制端子处的电压维持在与所述负输出供应节点处的电压电平加偏移相等的参考电压。所述切换转换器电路还包括耦合于第二电感器节点与正输出供应节点之间的第三开关。所述切换转换器电路还包括耦合于所述第二电感器节点与接地节点之间的第四开关。所述切换转换器电路还包括耦合到所述第一开关、所述第二开关、所述第三开关及所述第四开关的控制器。
[0008] 根据本发明的至少一个实例,一种装置包括耦合于第一电感器节点与电压供应节点之间的第一开关。所述装置还包括耦合于所述第一电感器节点与负输出供应节点之间的第二开关,其中所述第二开关包括横向扩散金属氧化物半导体(LDMOS)晶体管及
二极管连接式P型金属氧化物半导体(PMOS)晶体管。所述装置还包括耦合于第二电感器节点与正输出供应节点之间的第三开关。所述装置还包括耦合于所述第二电感器节点与接地节点之间的第四开关。所述装置还包括耦合到所述第一开关、所述第二开关、所述第三开关及所述第四开关的控制器。
附图说明
[0009] 为详细描述各种实例,现在将参考附图,其中:
[0010] 图1是展示根据各种实例的切换转换器系统的
框图;
[0011] 图2是展示根据各种实例的升压
迭代情景的一组示意图;
[0012] 图3是根据各种实例的具有自操作布置的开关的组件的示意图及若干横截面视图;
[0013] 图4是展示根据各种实例的具有自操作布置的负升压开关的另一示意图;
[0014] 图5是展示根据各种实例的具有自操作布置的负升压开关的另一示意图;
[0015] 图6是展示根据各种实例的第一电感器节点处的电压随时间而变的时序图;且[0016] 图7是展示具有自操作布置的负升压开关的晶体管的漏极
电流及源极电流的时序图。
具体实施方式
[0017] 在本文中揭示涉及自操作负升压开关的切换转换器拓扑。在所揭示拓扑中,所述自操作负升压开关包含位于第一电感器节点与负输出供应节点之间的第一晶体管及第二晶体管。所述自操作负升压开关还包含经配置以维持所述第一晶体管的控制端子处的参考电压的调节电路。在一些实例中,所述参考电压维持在所述负输出供应节点的电压电平加偏移(例如,4到5伏特)。在一些实例中,所述第一晶体管为横向扩散金属氧化物半导体(LDMOS)晶体管且所述第二晶体管为二极管连接式P型金属氧化物半导体(PMOS)晶体管。而且,所述LDMOS晶体管具有第一
击穿电压(例如,30伏特)且所述二极管连接式PMOS晶体管具有比所述第一击穿电压小的第二击穿电压(例如,5伏特)。
[0018] 在一些实例中,所述调节电路包含具有第一电流端子、第二电流端子及控制端子的晶体管。所述晶体管的所述第一电流端子耦合到电力供应节点及电流源或
电阻器的第一端。所述晶体管的所述控制端子耦合到所述电流源或
电阻器的第二端、
齐纳二极管的
阴极、第一电阻器的第一端及第一电容器的第一板。所述晶体管的所述第二电流端子耦合到所述第一晶体管的所述控制端子、所述第一电容器的第二板、第二电阻器的第一端及第二电容器的第一板。而且,所述齐纳二极管的
阳极、所述第一电阻器的第二端、所述第二电阻器的第二端及所述第二电容器的第二板共同耦合到转换器的负
导轨。关于所述调节电路,所述负升压开关是自操作的且支持负升压模式。
[0019] 在一些实例中,切换转换器具有单输入多输出(SIMO)转换器拓扑。实例性SIMO转换器包含:电感器;第一开关,其位于所述电感器的第一端与电力供应节点之间;第二开关(自操作负升压开关),其位于所述电感器的所述第一端与负输出供应节点之间;第三开关,其耦合于所述电感器的第二端与正输出供应节点之间;及第四开关,其耦合于所述电感器的所述第二端与接地节点之间。所述SIMO转换器还包含耦合到所述第一开关、所述第二开关、所述第三开关及所述第四开关的控制器,其中控制器指导所述第一开关、所述第三开关及所述第四开关的操作以从静止状态转变到至少一个升压迭代且回到静止状态。在所揭示拓扑中,所述第二开关是自操作的且不需要控制器输入,惟可能静态启用除外。在一些实例中,每一升压迭代涉及执行电感器充电模式后续接着正或负升压模式。视需要,在转变回到所述静止状态之前执行多个升压迭代。在一些实例中,负升压模式涉及如本文中所描述的自操作负升压开关的操作。为提供更佳理解,使用如下各图来描述各种切换转换器选项及自操作负升压开关选项。
[0020] 图1是展示根据各种实例的切换转换器系统100的框图。在图1中,系统100表示消费型产品、集成电路或芯片、具有集成电路及/或离散组件的印刷
电路板(PCB)及/或另一电装置。如所展示,系统100包括耦合到控制器104的SIMO转换器电路102。系统100还包括耦合到SIMO转换器电路102且耦合到控制器104的感测电路108。系统100还包括耦合到SIMO转换器电路102的正输出供应节点116的第一负载126。系统100还包括耦合到SIMO转换器电路102的负输出供应节点114的第二负载128。在其它实例中,第一负载126、第二负载128及/或另一负载耦合到正输出供应节点116及负输出供应节点114两者。
[0021] 在图1的实例中,SIMO转换器电路102包括耦合于电力供应(VIN)节点112与第一电感器节点(标记为“LY”)122之间的第一开关(S1)。SIMO转换器电路102还包括耦合于第一电感器节点122与负输出供应节点114之间的负升压开关130(S2),其中S2具有自操作布置132。SIMO转换器电路102还包括耦合于第二电感器节点(标记为“LX”)124与正输出供应节点116之间的第三开关(S3)。SIMO转换器电路102还包括耦合于第二电感器节点124与接地节点118之间的第四开关(S4)。在一些实例中,SIMO转换器电路(例如SIMO转换器电路102)可具有多个正导轨及负导轨(由开关控制的输出供应节点)。在此些实例中,可共同地或个别地控制用于所述正导轨中的每一者的开关。类似地,可共同地或个别地控制用于所述负导轨中的每一者的开关。
[0022] 在图1中,电感器120耦合于第一电感器节点122与第二电感器节点124之间。在一些实例中,电感器120为通过将电感器120的相应端子耦合到第一电感器节点122及第二电感器节点124而添加到SIMO转换器电路102的离散组件。相比之下,SIMO转换器电路102的其它组件可为集成电路的一部分。在一些实例中,电感器120为集成电路的一部分。举例而言,芯片上电感器可并排放置或放置于其它集成电路组件的顶部上以形成多芯片模
块(MCM)配置。此MCM配置可被封装且商品化为单个集成电路或产品。在另一实例中,离散电感器与包含系统100的组件中的一些组件的集成电路封装在一起以形成单个经封装产品。在不同实例中,单个集成电路或多个集成电路包含针对图1中的SIMO转换器电路102、控制器104及/或感测电路108而表示的组件。而且,在一些实例中,第一负载126及第二负载128为与SIMO转换器电路102、控制器104及感测电路108有关的单独组件或电路。
[0023] 在图1的实例中,控制器104支持SIMO转换器电路102的各种模式以及至少一个静止状态。更具体来说,控制器104经配置以提供电感器充电模式、正升压模式、负升压模式及至少一个静止状态。对于所述电感器充电模式,控制器104经配置以闭合S1及S4且断开S3。在所述电感器充电模式中,S2是自操作的且处于其关断状态中(电流未流动穿过S2)。对于所述正升压模式,控制器104经配置以闭合S1及S3且断开S4。在所述正升压模式中,S2是自操作的且处于其关断状态中。对于所述负升压模式,控制器104经配置以闭合S4且断开S1及S3。在所述负升压模式中,电流从S1操纵到S2,从而致使S2开关基于自操作布置132而接通。
在一个实例性静止状态中,控制器104经配置以闭合S1且断开S3及S4。在此实例性静止状态中,S2是自操作的且处于其关断状态中。在另一实例性静止状态中,控制器104经配置以闭合S4且断开S1及S3。在此实例性静止状态中,S2是自操作的且处于其关断状态中。在不同模式中,S2为在LY节点122处的电压突然减少且电流流动穿过S2
体二极管时接通的自操作开关。而且,S2为在电感器电流反转且LY节点122处的电压从接近VNEG的电压(负输出供应节点114处的电压)增加到VNEG加偏移(例如,约4到5V)时关断的自操作开关。
[0024] 在一些实例中,控制器104包括状态机106,状态机106经配置以调整用于SIMO转换器电路102的S1、S3及S4的
控制信号(CS1、CS3及CS4)以在不具有
时钟信号的情况下实现本文中所描述的各种模式或静止状态。更具体来说,在图1的实例中,控制器104从感测电路108接收各种
输入信号且调整S1、S3及S4的操作以实现本文中所描述的各种模式或静止状态。同时,S2是自操作的(如本文中所描述)以实现本文中所描述的各种模式或静止状态。
[0025] 在一些实例中,控制器104执行包含在静止状态下开始的状态机循环。所述状态机循环还包含执行至少一个升压迭代,所述至少一个升压迭代包含电感器充电模式及正或负升压模式。所述状态机循环还包含返回到第一或第二静止状态中的一者。在一些实例中,控制器104包含经配置以确定在给定升压迭代中使用正升压模式还是负升压模式的仲裁逻辑(例如,参见图2中的仲裁逻辑240)。在一些实例中,所述仲裁逻辑使用来自感测电路108的感测信号来确定在给定升压迭代中使用正升压模式还是负升压模式。
[0026] 一旦触发升压迭代,控制器104便通过在S2及S3为断开时闭合S1及S4而执行电感器充电模式。在一些实例中,电感器充电模式继续直到电感器电荷高于
阈值为止。在完成电感器充电模式之后,控制器104取决于仲裁结果(例如,哪一输出供应电压距相应目标及/或其它准则最远)而转变到正升压模式或负升压模式。在完成正或负升压模式之后,控制器104取决于到控制器104的输入信号而转变到另一升压迭代或转变到静止状态中的一者。
[0027] 在图1的实例中,负升压开关130(S2)包含自操作布置132。在一些实例中,自操作布置132对应于位于LY节点122与负输出供应节点114之间的第一晶体管及第二晶体管。自操作布置132还包含经配置以维持第一晶体管的控制端子处的参考电压的调节电路。在一些实例中,所述参考电压维持在负输出供应节点114的电压电平加偏移(例如,4到5伏特)。在一些实例中,第一晶体管为LDMOS晶体管且第二晶体管为二极管连接式PMOS晶体管。而且,LDMOS晶体管具有第一击穿电压(例如,30伏特)且二极管连接式PMOS晶体管具有比所述第一击穿电压小的第二击穿电压(例如,5伏特)。
[0028] 在一些实例中,用于自操作布置132的调节电路包含具有第一电流端子、第二电流端子及控制端子的晶体管。所述晶体管的所述第一电流端子耦合到电力供应节点及电流源的第一端。所述晶体管的所述控制端子耦合到所述电流源的第二端、齐纳二极管的阴极、第一电阻器的第一端及第一电容器的第一板。所述晶体管的所述第二电流端子耦合到所述第一晶体管的所述控制端子、所述第一电容器的第二板、第二电阻器的第一端及第二电容器的第一板。而且,所述齐纳二极管的阳极、所述第一电阻器的第二端、所述第二电阻器的第二端及所述第二电容器的第二板耦合在一起。关于自操作布置132,S2允许LY节点122与负输出供应节点114之间的电流视需要提高负输出供应节点114处的电压电平(即,自操作布置132支持SIMO转换器电路102的负升压模式)。
[0029] 图2是展示根据各种实例的升压迭代情景200的一组示意图。在情景200中,通过从静止状态(未展示)转变到SIMO转换器电路102的电感器充电模式布置210而起始升压迭代。如图2中所展示,电感器充电模式布置210对应于在S2及S3为断开时S1及负升压开关130(S2)为闭合。在完成电感器充电模式之后,仲裁逻辑240确定将执行正升压还是负升压。
[0030] 在情景200中,通过从SIMO转换器电路102的电感器充电模式布置210转变到SIMO转换器电路102的正升压布置220而执行正升压。如所展示,正升压模式布置220对应于在负升压开关130(S2)及S4为断开时S1及S3为闭合。在完成正升压模式之后,仲裁逻辑240确定是否需要另一升压迭代。如果需要,那么情景200返回到SIMO转换器电路102的电感器充电模式布置210,且随后为另一正或负升压。否则,如果不需要另一升压迭代,那么完成升压迭代情景200且将SIMO转换器电路102放置于静止状态中。
[0031] 在情景200中,通过从SIMO转换器电路102的电感器充电模式布置210转变到SIMO转换器电路102的负升压布置230而执行负升压。如所展示,负升压模式布置230对应于在S1及S3为断开时负升压开关130(S2)及S4为闭合。在图2的实例中,负升压开关130(S2)包含自操作布置(例如,图1中的自操作布置132)。关于所述自操作布置,LY节点122的电压一经减小且电流流动穿过S2体二极管,S2开关便接通。而且,关于所述自操作布置,LY一经从接近VNEG的电压增加到VNEG加偏移(例如,约4到5V),S2便接通。在完成负升压模式之后,仲裁逻辑240确定是否需要另一升压迭代。如果需要,那么情景200返回到SIMO转换器电路102的电感器充电模式布置210,且随后执行另一正或负升压。否则,如果不需要另一升压迭代,那么完成升压迭代情景200且将SIMO转换器电路102放置于静止状态中。
[0032] 图3是根据各种实例的具有自操作布置132A(图1中的自操作布置132的实例)的负升压开关130A(图1及2中的负升压开关130的实例)的组件的示意图300及若干横截面视图。如示意图300中所展示,具有自操作布置132A的负升压开关130A包含LDMOS晶体管302、二极管连接式PMOS晶体管320及调节电路301。更具体来说,LDMOS晶体管302的第一电流端子耦合到切换转换器的LY节点122(例如,LY节点122为如图1中所描述的第一电感器节点)。
LDMOS晶体管302的第二电流端子耦合到二极管连接式PMOS晶体管320的第一电流端子及控制端子。LDMOS晶体管302的控制端子耦合到调节电路301且耦合到电容器(CREF)的顶部板。
而且,二极管连接式PMOS晶体管320的第二电流端子耦合到CREF的底部板。
[0033] 在一些实例中,调节电路301经配置以维持LDMOS晶体管302的控制端子处的参考电压。在一些实例中,所述参考电压维持在负输出供应节点114的电压电平(例如,-23到0伏特)加偏移(例如,4到5伏特)。在一些实例中,LDMOS晶体管302具有第一击穿电压(例如,30伏特)且二极管连接式PMOS晶体管320具有比所述第一击穿电压小的第二击穿电压(例如,5伏特)。
[0034] 如横截面视图340及350中所展示,LDMOS晶体管302及二极管连接式PMOS晶体管320的结构包含各种层,包含
接触层352。更具体来说,在LDMOS晶体管302的横截面视图340中,接触层352包含电力供应(VIN)触点314A及314B、漏极触点315A及315B、栅极触点316A及
316B、源极触点318A及318B以及BG节点319。晶体管结构周围还存在用以隔离晶体管与邻近电路的隔离(ISO)区域313A。在图3的实例中,ISO区域313A对应于深N型阱304A及304B以及N型埋入层312。如所展示,电力供应触点314A及314B经配置以接收电力供应(VIN)电压(例如,0到5伏特)。而且,漏极触点315A及315B经配置以从LY节点122接收电压(例如,-24.5到5伏特)。而且,栅极触点316A及316B经配置以从调节电路301接收参考电压(VREF),其中VREF设定到负输出供应节点114处的电压加偏移(例如,4到5伏特)。而且,源极触点318A及318B以及BG节点319处于由LY节点122设定的低于零的电压电平(例如,-24.5到0伏特)。在图3的实例中,BG节点319以及源极触点318A及318B对应于耦合到二极管连接式PMOS晶体管320的隐藏节点360。
[0035] 在一些实例中,对于LDMOS晶体管302,接触层352下面存在各种区带或层。举例而言,如横截面视图340中所表示,相应电力供应触点314A及314B下面存在深N型阱304A及304B。而且,相应漏极触点315A及315B下面存在N型阱306A及306B。而且,在一些实例中,源极触点318A及318B以及BG触点319下面存在P型阱308。如横截面视图340中所表示,栅极触点316A在N型阱306A及P型阱308的一部分上方延伸。类似地,栅极触点316B在N型阱306B及P型阱308的一部分上方延伸。P型
外延材料310位于各种阱(例如,深N型阱304A及304B、N型阱
306A及306B以及P型阱308)之间。N型埋入层312位于P型外延材料310下面。如横截面视图
340中所表示,深N型阱304A及304B延伸到与N型埋入层312相同的平面。在操作中,N型阱
306A、P型阱308、P型外延材料310及N型埋入层312表现得类似于双极晶体管。而且,与N型阱
306A、P型外延材料310及深N型阱304A对应的区域表现得类似于NPN晶体管。而且,与N型阱
306B、P型外延材料310及深N型阱304B对应的区域表现得类似于NPN晶体管。
[0036] 在二极管连接式PMOS晶体管320的横截面视图350中,表示二极管连接式PMOS晶体管320的结构。如所展示,二极管连接式PMOS晶体管320包含接触层352处的各种触点。更具体来说,接触层352包含电力供应(VIN)触点330A及330B、P型外延节点332A及332B、BG节点334A及334B、漏极触点336、源极触点337及栅极触点338。晶体管结构周围还存在用以隔离晶体管与邻近电路的ISO区域313B。在图3的实例中,ISO区域313B对应于深N型阱322A及
322B以及N型埋入层328。如所展示,电力供应触点330A及330B经配置以接收电力供应(VIN)电压(例如,0到5伏特)。而且,P型外延节点332A及332B以及BG节点334A及334B耦合到隐藏节点360(具有-24.5到0伏特的电压电平),隐藏节点360耦合到LDMOS晶体管302的源极节点
318A及318B。而且,漏极触点336及栅极触点338经配置以从与LDMOS晶体管302的源极节点
318A及318B对应的隐藏节点360接收电压(例如,-24.5到0伏特)。同时,源极触点337耦合到负输出供应节点114。
[0037] 对于二极管连接式PMOS晶体管320,接触层352下面存在各种区带或层。举例而言,如横截面视图350中所表示,相应电力供应触点330A及330B下面存在深N型阱322A及322B。而且,BG节点334A及334B、漏极触点336、栅极触点338及源极触点337下面存在N型阱324。P型外延材料326位于各种阱(例如,深N型阱322A及322B、N型阱324)之间。N型埋入层328位于P型外延材料326下面。如横截面视图350中所表示,深N型阱322A及322B延伸到与N型埋入层
328相同的平面。在操作中,N型阱324、P型外延材料310、N型埋入层312及N型深阱322A表现得类似于如图3中所表示的一对双极晶体管。
[0038] 关于图3的负升压开关130A,使用自操作布置(例如,图1中的自操作布置132)来支持本文中所描述的各种开关转换器模式。举例而言,在电感器充电-放电转变期间,在利用峰值电流将电感器120磁化时关断S1。当S1关断时,穿过电感器120的电流从S1转向到负升压开关130A且转向到LY节点122的寄生电容,从而致使LY节点122处的电压朝向VNEG减小。当LY节点122处的电压达到控制端子电压(例如,Vgate=-18V)时,LDMOS晶体管302的漏极-BG二极管在短时间量内导电且LDMOS晶体管302的Nwell-Pepi-NBL寄生BJT在短暂时间周期内导电,直到LDMOS晶体管302的控制端子与漏极端子之间的电压变得高于LDMOS阈值电压(约1V)为止。当发生此情况时,形成LDMOS
沟道且通过LDMOS沟道高效地传导电流。在此点处,LY节点122与隐藏节点360通过LDMOS沟道连接在一起。因此,隐藏节点360及LY节点122处的电压减小直到PMOS晶体管320的SRC-BG二极管开始导电,从而将LY节点122处的电压箝位到低于VNEG的二极管压降。注意,SRC-BG二极管导电将接通与PMOS晶体管320的SRC-BG-Pepi区域对应的寄生PNP。然而,PMOS晶体管320的PNP区域的集极端子连接到隐藏节点360,此有助于预期导电路径。而且,由PMOS晶体管320的NWELL-Pepi-NBL区域形成的NPN区域未接通,因为其基极及射极端子连接在一起。注意,如果图3的结构将由具有控制器及栅极
驱动器的单个高电压LDMOS替换,那么LDMOS寄生NPN将在驱动器延迟的持续时间内导电,从而在一些实例中导致过多电力损失。
[0039] 图4是展示根据各种实例的具有自操作布置的负升压开关130B的另一示意图400。在图1的实例中,使用第一晶体管302A(例如,LDMOS晶体管)、第二晶体管320A(例如,二极管连接式PMOS晶体管)及调节电路301A实现负升压开关130B的自操作布置。在一些实例中,调节电路301A经配置以维持第一晶体管302A的控制端子处的参考电压。在一些实例中,所述参考电压维持在负输出供应节点114的电压电平(例如,-23到0伏特)加偏移(例如,4到5伏特)。在一些实例中,第一晶体管302A具有第一击穿电压(例如,30伏特)且第二晶体管320A具有比所述第一击穿电压小的第二击穿电压(例如,5伏特)。
[0040] 在图4的实例中,调节电路301A包含具有第一电流端子、第二电流端子及控制端子的晶体管(Q1)。Q1的第一电流端子耦合到电力供应节点402且耦合到电流源404的第一端。在另一实例中,电流源404由电阻器替换。Q1的控制端子耦合到电流源404的第二端、齐纳二极管406的阴极、第一电阻器(R1)的第一端及第一电容器(C1)的第一板。Q1的第二电流端子耦合到第一晶体管302A的控制端子、C1的第二板、第二电阻器(R2)的第一端及第二电容器(CREF)的第一板。而且,齐纳二极管406的阳极、R1的第二端、R2的第二端及CREF的第二板耦合在一起。在图4的实例中,齐纳二极管406与CREF并联。而且,第三电阻器(R3)位于负输出供应节点114与耦合到第二晶体管320A的第一电流端子的隐藏节点408(图3中的隐藏节点
360的实例)之间。在不限于其它实例的情况下,齐纳二极管406具有5.5伏特的击穿电压,Q1具有30伏特的击穿电压,R2可具有2MΩ的值,且CREF可具有100pF的值。在具有调节电路
301A的情况下,负升压开关是自操作的且支持负升压模式。
[0041] 在图4的实例中,C1在维持切换转换器(例如,图1的SIMO转换器电路102)的高效率中扮演重要
角色。在不具有C1的情况下,每当晶体管302A开始传导电流时Q1将供应大量暂态电流以使晶体管302A的控制端子处的电压维持恒定,且每当晶体管302A关断时将通过齐纳二极管406汲取过多电荷。在C1处于适当位置中的情况下,Q1在高
频率下表现得像小电流源,此限制从输入供应电压(VIN)节点402获得的平均电流量。在此情形中,接通晶体管302A所需要的大多数电荷来自CREF。当晶体管302A关断时,存储于晶体管302A中的穿穴电荷返回到CREF,其中非常少的电荷通过齐纳二极管406转存。
[0042] 图5是展示根据各种实例的具有自操作布置的负升压开关130C的另一示意图500。如所展示,图5的负升压开关130C类似于图4的负升压开关130B,其中针对图4的负升压开关
130B所描述的各种组件(例如,电流源404、齐纳二极管406、Q1、R2、CREF、第一晶体管302A及第二晶体管320A)包含于图5的负升压开关130C中。对于负升压开关130C,晶体管504(例如,自然NMOS箝)使其电流端子耦合到VREF(第一晶体管302A的控制信号)及隐藏节点508(图3中的隐藏节点360的实例)。自然NMOS箝或其它自然装置箝在控制端子电压高于零时“接通”且在控制端子电压为负时“关断”。如图5中所展示,晶体管504的控制端子耦合到隐藏节点
508。而且,负升压开关130C中存在与CREF并联的第二齐纳二极管502。而且,隐藏节点508与第一晶体管302A的第一电流端子之间存在另一电容器(C2)。
[0043] 在不具有C2及晶体管504的情况下,第一晶体管302A的寄生BJT将在短暂时间量内接通。在一些实例中,此转
化成1%到2%的小效率损失,因为电感器电流通过第一晶体管302A的寄生BJT从电压供应节点402传导到LY节点122。C2阻止此电流出现如下情况。当关断S1装置时,LY节点122处的电压迅速地朝向VNEG减小。当发生此情况时,C2将第一晶体管
302A的源极推动为低于第一晶体管的控制端子,从而甚至在LY节点122处的电压达到控制端子电压(-18V)之前形成沟道。一旦LY节点122处的电压达到-18V,电感器电流便流动穿过沟道而非寄生BJT。当电感器电流成为零时,由于C2的
电容耦合动作,因此LY节点122处的电压朝向VIN(例如,3V)增加且隐藏节点508处的电压朝向比控制端子处的电压大的电压增加。一旦第一晶体管302A的源极处的电压变得大于第一晶体管302A的栅极处的电压,晶体管504便接通。最终,将隐藏节点508处的电压再充电直到第一晶体管302A的源极处的电压变得等于第一晶体管302A的栅极处的电压为止。
[0044] 图6是展示根据各种实例的第一电感器节点(例如,LY节点122)处的电压随时间而变的时序图600。在时序图600中,负输出供应节点(例如,节点114)处的电压电平(VNEG)为大约-23伏特。如所展示,LY节点122的电压
波形604在零处开始,增加到大约3伏特,暂时下降到大约-24伏特,接着在返回到零时振荡。隐藏节点的电压波形606在大约-18伏特处开始且暂时跟随LY节点122处的电压到大约-24伏特,接着继续跟随LY节点122处的电压高达-18伏特。随后,隐藏节点的电压波形606振荡。第一晶体管(例如,LDMOS装置)的控制端子的电压波形608在-18伏特处开始且在LY节点的电压波形604下降到-24伏特时暂时下降到大约-20伏特。当发生此情况时,接通图4中所表示的自操作开关,因为控制端子处的电压相对于隐藏节点处的电压而增加(例如,-20V--24V=+4V)。控制端子处的电压接着返回到-18伏特(相对于隐藏节点处的电压的0V)且因此第一晶体管(例如,LDMOS装置)在不涉及单独控制器的情况下关断。
[0045] 图7是展示根据各种实例的具有自操作布置的负升压开关的晶体管的漏极电流及源极电流波形的时序图700。在时序图700中,负输出供应节点(例如,节点114)处的电压电平(VNEG)为大约-23伏特。当S1装置关断时,电感器电流从S1转向到电感器120、S4、S2、电感器120及S4,从而致使LY节点122处的电压朝向负输出供应节点(例如,节点114)处的电压电平下降,如图6中所展示。在此事件期间,第一晶体管302A(例如,具有30伏特的击穿电压的LDMOS晶体管)的漏极电流遵循电感器电流量值而迅速地增加,接着再次缓慢地下降,如由电流波形704所表示。在峰值706处指示电流波形704的峰值电流。而且,当LY节点122处的电压朝向负输出供应节点(例如,节点114)处的电压电平下降(如图6中所表示)时,第二晶体管320A(例如,具有5伏特的击穿电压的二极管连接式PMOS晶体管)的源极电流或体二极管电流迅速地减少,接着再次缓慢地增加,如由波形708表示。在此等事件期间,当LDMOS及PMOS背栅电流跨过0安培时,电感器120仍以-23V偏置,从而致使隐藏节点(例如,图3中的隐藏节点360、图4中的隐藏节点408或图5中的隐藏节点508)处的电压及LDMOS装置的控制端子处的电压跳跃到大约18伏特(例如,LDMOS因电感器在被以大的负电压偏置时电流上升的自然动作而关断)。LY节点122处的电压接着继续增加到大约3伏特且振荡。在负峰值710处指示电流波形708的最小电流。
[0046] 在此说明中,术语“耦合”(couple或couples)意味间接或直接有线或无线连接。因此,如果第一装置耦合到第二装置,那么所述连接可通过直接连接或通过经由其它装置及连接的间接连接。而且,在此说明中,陈述“基于”意味“至少部分地基于”。因此,如果X基于Y,那么X可为Y及任何数目个其它因子的函数。
[0047]
修改在所描述实施例中为可能的,且其它实施例在
权利要求书的范围内为可能的。而且,第一晶体管302A仅必须支持高电压(为了阻止
低电压二极管或第二晶体管320A在高电压下经加
应力)且不需要为LDMOS装置。因此,第一晶体管302A为LDMOS装置或具有高于目标阈值的击穿电压的另一装置。而且,可使用低电压二极管而非第二晶体管320A(例如,PMOS晶体管)。因此,第二晶体管320A为PMOS装置或具有低于目标阈值的击穿电压的另一装置。设计目标在于:应不存在将电流从穿过负输出供应节点114、到达LY节点122、到达LX节点124且到达GND节点118的预期电流路径带走的寄生电流路径。而且,在自操作开关(S2)中所使用的偏移取决于第一晶体管302A(例如,LDMOS装置)的Vt。虽然期望较大偏移,但应注意避免损坏第一晶体管302A的控制端子。在一些过程技术中,5V为安全电压。在其它过程技术中,偏移将变化。