本発明は、スイッチング電源に関する。

力率改善回路およびDC/DCコンバータを有するスイッチング電源では、力率改善回路やDC/DCコンバータに設けられたスイッチ素子を制御する制御部に対して、制御電圧を供給する必要がある。そこで、力率改善回路に設けられたインダクタと磁気結合する制御巻線から、制御部に制御電圧を供給する手法が提案されている(例えば、特許文献1、2参照)。

特開2009−289492号公報

特開2003−203790号公報

スイッチング電源の中には、スタンバイ信号の入力を外部から受付けたり、軽負荷を検知したりすると、スタンバイモードに移行するものがある。このスタンバイモードでは、DC/DCコンバータに設けられたスイッチ素子のスイッチングを停止させることがある。しかし、DC/DCコンバータに設けられたスイッチ素子のスイッチングを停止させると、力率改善回路としては無負荷に近い状態になるので、間欠発振などにより、力率改善回路に設けられたインダクタと磁気結合する制御巻線に生じる電圧が低下してしまい、制御電圧を確保することができなくなってしまう。

特許文献1に示されている手法は、高圧放電灯を点灯する高圧放電灯点灯装置において、高圧放電灯の始動時に制御電圧を確保する手法であり、スタンバイモードにおいて制御電圧を確保する手法は示されていない。このため、特許文献1に示されている手法では、スタンバイモードにおいて制御電圧を確保することはできなかった。

また、特許文献2に示されている手法は、放電灯が点灯していない状態において、DC/DCコンバータの出力に抵抗負荷を接続する手法である。これによれば、放電灯が点灯していない状態において、DC/DCコンバータの出力から抵抗負荷に電流を流すことができるので、力率改善回路に設けられたインダクタに電流を流し続けることができ、制御電圧を確保することができる。しかし、特許文献2に示されている手法では、抵抗負荷での電力消費により、消費電力を削減することができなかった。

また、力率改善回路の負荷を軽くしていくと、力率改善回路に設けられたスイッチ素子のオン幅をそれ以上絞ることができない絞り込み限界点に達することがある。力率改善回路に設けられたスイッチ素子のオン幅が上述の絞り込み限界点に達している状態において、さらに力率改善回路の負荷を軽くしていくと、力率改善回路の出力電圧が上昇していく。一般的な力率改善回路には、通常のレギュレーション電圧の10%程度上まで力率改善回路の出力電圧が上昇すると過電圧と判定する過電圧保護機能が設けられており、過電圧と判定すると、力率改善回路に設けられたスイッチ素子がスイッチングを停止し、力率改善回路に設けられたスイッチ素子が間欠動作することになる。また、DC/DCコンバータに設けられたスイッチ素子のスイッチングを停止させた状態でも、力率改善回路の負荷は無負荷に近くなるので、力率改善回路に設けられたスイッチ素子が間欠動作することになる。力率改善回路に設けられたスイッチ素子が間欠動作することになると、間欠停止期間の長さや、制御巻線に並列接続されたコンデンサの容量によっては、制御電圧を確保することができなくなってしまうおそれがある。

上述の課題に鑑み、本発明は、力率改善回路を有するスイッチング電源について、スタンバイモードにおいて、消費電力を削減しつつ、安定的に制御電圧を確保することを目的とする。

本発明は、上述の課題を解決するために、以下の事項を提案している。 (1) 本発明は、力率改善回路(例えば、図1の力率改善回路20に相当)を有し、必要な出力電圧を入力電圧から変換制御するスイッチング電源(例えば、図1のスイッチング電源1に相当)であって、前記力率改善回路に設けられたインダクタ(例えば、図1のインダクタL1に相当)と磁気結合する制御巻線(例えば、図1の制御巻線L2に相当)と、前記制御巻線に生じた制御電圧により動作し、前記力率改善回路に設けられたスイッチ素子(例えば、図1のスイッチ素子Q1に相当)をスイッチング制御する制御手段(例えば、図1の制御部40に相当)と、を備え、前記制御手段は、前記スイッチ素子のスイッチング周期を、スタンバイモードにおいて、前記スタンバイモード以外の定常動作状態と比べて長くすることを特徴とするスイッチング電源を提案している。

この発明によれば、制御手段により、スタンバイモードにおいて、スタンバイモード以外の定常動作状態と比べて、力率改善回路に設けられたスイッチ素子のスイッチング周期を長くすることとした。このため、力率改善回路に設けられたスイッチ素子のオン幅が定常動作状態において絞り込み限界点に達した際の負荷と比べて、スタンバイモードでは、負荷がさらに軽くならないと、スイッチ素子のオン幅が絞り込み限界点に達しない。したがって、スタンバイモードにおいて、力率改善回路の出力電圧が上昇するのを抑制することができ、力率改善回路に設けられたスイッチ素子が間欠動作してしまうのを抑制することができるので、スタンバイモードにおける制御電圧を安定的に確保することができる。

また、この発明によれば、上述のように、制御手段により、スタンバイモードにおいて、スタンバイモード以外の定常動作状態と比べて、力率改善回路に設けられたスイッチ素子のスイッチング周期を長くすることとした。このため、スタンバイモードにおいて、上述の特許文献2に示されている抵抗負荷が不要なので、消費電力を削減することができる。

(2) 本発明は、(1)のスイッチング電源について、前記力率改善回路の出力電圧の電圧値が予め定められた閾値以上であれば、過電圧状態であると判定する過電圧判定手段(例えば、図5の比較器CMP1に相当)と、前記閾値を、前記スタンバイモードにおいて、前記スタンバイモード以外の定常動作状態と比べて低下させる閾値設定手段(例えば、図5のスイッチSW1および直流電源Vref3、Vref4に相当)と、を備えることを特徴とするスイッチング電源を提案している。

この発明によれば、(1)のスイッチング電源に、過電圧判定手段および閾値設定手段を設け、過電圧判定手段により、力率改善回路の出力電圧の電圧値が予め定められた閾値以上であれば過電圧状態であると判定し、閾値設定手段により、上述の閾値を、スタンバイモードではスタンバイモード以外の定常動作状態と比べて低下させることとした。このため、スタンバイモードにおいて、負荷が軽くなることによって力率改善回路の出力電圧が上昇してしまっても、スタンバイモード以外の定常動作状態と比べて早い段階で過電圧状態であると判定することができる。したがって、スタンバイモードにおいて、スイッチング電源の出力電圧が高くなりすぎるのを防止することができる。

(3)本発明は、(1)のスイッチング電源について、前記力率改善回路の出力電圧を前記制御手段にフィードバックする信号のレベルが予め定められた閾値以下になると、前記スイッチ素子のスイッチングを停止させるスイッチング停止手段(例えば、図7の比較器CMP3およびフリップフロップFF1に相当)を備え、前記スイッチ素子のスイッチング制御を、前記力率改善回路の出力電圧に応じて行うとともに、前記力率改善回路の出力電圧を前記制御手段にフィードバックする応答速度を、前記スタンバイモードにおいて、前記スタンバイモード以外の定常動作状態と比べて上げることを特徴とするスイッチング電源を提案している。

この発明によれば、(1)のスイッチング電源において、スイッチング停止手段により、力率改善回路の出力電圧を制御手段にフィードバックする信号のレベルが閾値以下になると、スイッチ素子のスイッチングを停止させることとした。このため、力率改善回路の出力電圧が過度に高くなってしまう前に、スイッチ素子の発振を停止させることが可能となり、力率改善回路の出力電圧が過度に高くなってしまうのを防止することができる。したがって、スタンバイモードにおいて、スイッチング電源の出力電圧が高くなりすぎるのを防止することができる。

また、この発明によれば、(1)のスイッチング電源において、力率改善回路の出力電圧を制御手段にフィードバックする応答速度を、スタンバイモードではスタンバイモード以外の定常動作状態と比べて上げることとした。このため、スイッチング停止手段によりスイッチ素子が間欠動作を行うことになっても、力率改善回路の出力電圧を制御手段にフィードバックする応答速度が定常動作状態と比べて上がるので、間欠動作における間欠周期を短くすることができ、安定的に制御電圧を確保することができる。

(4) 本発明は、(1)から(3)のいずれかのスイッチング電源について、前記力率改善回路の出力側に設けられたDC/DCコンバータ(例えば、図1のDC/DCコンバータ30に相当)を備え、前記DC/DCコンバータは、前記スイッチング電源の起動を開始してから予め定められた時間が経過した後に、動作を開始し、前記制御手段は、前記スイッチ素子のスイッチング周期を、前記スイッチング電源の起動を開始してから前記予め定められた時間が経過するまでの期間では、前記スタンバイモード以外の定常動作状態と比べて長くすることを特徴とするスイッチング電源を提案している。

この発明によれば、(1)から(3)のいずれかのスイッチング電源において、力率改善回路の出力側に設けられたDC/DCコンバータの動作を、スイッチング電源の起動を開始してから予め定められた時間が経過した後に開始させることとした。このため、力率改善回路の動作から遅れてDC/DCコンバータを動作させたり、力率改善回路の出力電圧が所定の閾値に達した後にDC/DCコンバータを動作させたりすることができる。したがって、スイッチング電源の起動時にDC/DCコンバータを安定動作させることができる。

なお、上述のように、DC/DCコンバータの動作を、スイッチング電源の起動を開始してから予め定められた時間が経過した後に開始させる場合、DC/DCコンバータが動作するまでは、力率改善回路から見ると略無負荷な状態となってしまう。そこで、この発明によれば、(1)から(3)のいずれかのスイッチング電源において、制御手段により、力率改善回路に設けられたスイッチ素子のスイッチング周期を、スイッチング電源の起動を開始してから上述の予め定められた時間が経過するまでの期間では、スタンバイモード以外の定常動作状態と比べて長くすることとした。このため、スイッチング電源の起動時においても、制御電圧を確保することができる。

本発明によれば、力率改善回路を有するスイッチング電源について、スタンバイモードにおいて、消費電力を削減しつつ、安定的に制御電圧を確保することができる。

本発明の第1実施形態に係るスイッチング電源の回路図である。

本発明の第1実施形態に係るスイッチング電源に設けられた制御部の回路図である。

本発明の第1実施形態に係るスイッチング電源の電源起動時におけるタイミングチャートである。

本発明の第2実施形態に係るスイッチング電源の回路図である。

本発明の第2実施形態に係るスイッチング電源に設けられた制御部の回路図である。

本発明の第3実施形態に係るスイッチング電源の回路図である。

本発明の第3実施形態に係るスイッチング電源に設けられた制御部の回路図である。

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。

<第1実施形態> [スイッチング電源1の構成] 図1は、本発明の第1実施形態に係るスイッチング電源1の回路図である。スイッチング電源1は、交流電源Vinから入力された入力電圧を変換制御して、出力端子OUT1、GND1の間から出力するものであり、整流回路10、力率改善回路20、DC/DCコンバータ30、および制御部40を備える。

整流回路10は、交流電源Vinから入力された入力電圧を整流して、第1の出力端子OUT2および第2の出力端子OUT3の間から出力する。

力率改善回路20は、抵抗R1、R2、R3、R4、R5、R6と、キャパシタC1、C2、C3、C4、C5、C6、C7と、NチャネルMOSFETで構成されるスイッチ素子Q1と、ダイオードD1、D2、D3と、インダクタL1と、インダクタL1と磁気結合する制御巻線L2と、を備える。

整流回路10の第1の出力端子OUT2と第2の出力端子OUT3とは、抵抗R1、R2を直列接続したものを介して接続されるとともに、キャパシタC1を介して接続される。抵抗R1と抵抗R2との接続点には、制御部40の端子P3が接続される。また、第1の出力端子OUT2には、制御部40の端子P2が接続される。

整流回路10の第2の出力端子OUT3には、基準電位GNDとして、制御部40の端子P4と、DC/DCコンバータ30と、が接続される。整流回路10の第1の出力端子OUT2には、インダクタL1の一端が接続され、インダクタL1の他端には、スイッチ素子Q1のドレインと、ダイオードD1のアノードと、が接続される。スイッチ素子Q1のソースには、抵抗R3を介して整流回路10の第2の出力端子OUT3が接続されるとともに、抵抗R6を介して制御部40の端子P6が接続される。スイッチ素子Q1のドレインとソースとは、キャパシタC2を介して接続され、スイッチ素子Q1のゲートには、制御部40の端子P5が接続される。また、制御部40の端子P6には、キャパシタC7を介して基準電位GNDが接続される。

ダイオードD1のカソードには、DC/DCコンバータ30が接続される。また、ダイオードD1のカソードには、キャパシタC3を介して整流回路10の第2の出力端子OUT3が接続されるとともに、抵抗R4、R5を直列接続したものを介して整流回路10の第2の出力端子OUT3が接続される。抵抗R4と抵抗R5との接続点には、制御部40の端子P9が接続される。また、制御部40の端子P7には、キャパシタC6を介して基準電位GNDが接続される。

制御巻線L2の一端には、整流回路10の第2の出力端子OUT3と、ダイオードD2のアノードと、が接続されるとともに、キャパシタC5を介して、ダイオードD3のカソードと、制御部40の端子P1と、DC/DCコンバータ30と、が接続される。制御巻線L2の他端には、制御部40の端子P8が接続されるとともに、キャパシタC4を介して、ダイオードD2のカソードと、ダイオードD3のアノードと、が接続される。

DC/DCコンバータ30は、抵抗R4、R5を直列接続したものの間に生じている直流電圧、すなわち力率改善回路20の出力電圧を、出力端子OUT1、GND1の後段に接続されている負荷で必要とされている直流電圧に変換して、出力端子OUT1、GND1の間から出力する。

以上の構成を備えるスイッチング電源1は、制御部40の端子P5からスイッチング制御信号を出力させ、このスイッチング制御信号によりスイッチ素子Q1をスイッチング制御して、スイッチング電源1の力率の改善を行う。また、スイッチング電源1は、スイッチ素子Q1をスイッチング制御してインダクタL1に電流を流すことによって、このインダクタL1と磁気結合する制御巻線L2に電圧を発生させ、この電圧をダイオードD2、D3およびキャパシタC4、C5により整流および平滑化して、制御電圧を生成する。この制御電圧は、制御部40の端子P1に供給されるとともに、DC/DCコンバータ30に供給され、この制御電圧により、制御部40およびDC/DCコンバータ30が動作する。

図2は、制御部40の回路図である。制御部40は、レギュレータ41、マルチプライヤ42、オントリガ生成部43、リスタート部44、スタンバイ部45、発振器46、および起動回路47を備えるとともに、抵抗R7、R8と、比較器CMP1、CMP2と、誤差増幅器EA1と、論理積AND1、AND2と、論理和OR1、OR2と、インバータINV1と、バッファBUF1と、フリップフロップFF1と、直流電源Vref1、Vref2と、を備える。

端子P1には、基準電位GNDに接続されたレギュレータ41が接続され、上述の制御電圧が供給される。この制御電圧は、レギュレータ41で安定化された後、制御部40の各素子に供給される。

端子P2には、レギュレータ41に接続された起動回路47が接続され、交流電源Vinからの入力電圧を整流回路10で整流したものが供給される。スイッチング電源1の電源起動前には、スイッチ素子Q1がスイッチングしていないので、制御巻線L2に電圧が発生しておらず、制御電圧が生成されない。一方、スイッチング電源1の電源起動時には、起動回路47からレギュレータ41に電圧が供給され、この電圧がレギュレータ41で安定化された後、制御部40の各素子に制御電圧として供給される。制御電圧が供給されてスイッチ素子Q1のスイッチングが開始された後には、起動回路47は、レギュレータ41への電圧供給を停止し、制御巻線L2からの制御電力の供給に切り替える。

端子P9には、比較器CMP1の非反転入力端子と、誤差増幅器EA1の非反転入力端子と、が接続される。比較器CMP1の反転入力端子には、直流電源Vref1の正極が接続され、誤差増幅器EA1の反転入力端子には、直流電源Vref2の正極が接続される。直流電源Vref1の負極と、直流電源Vref2の負極と、には、基準電位GNDが接続される。比較器CMP1の出力端子には、フリップフロップFF1の第2のリセット端子が接続され、誤差増幅器EA1の出力端子には、マルチプライヤ42と、端子P7と、が接続される。

比較器CMP1の非反転入力端子と、誤差増幅器EA1の非反転入力端子と、には、端子P9を介して、力率改善回路20の出力電圧を抵抗R4、R5で分圧した電圧、すなわち力率改善回路20の出力電圧に応じた電圧が、入力される。

比較器CMP1は、力率改善回路20の出力電圧に応じた電圧を、直流電源Vref1の正極の電圧と比較して、力率改善回路20の出力電圧の過電圧を検出する。具体的には、力率改善回路20の出力電圧に応じた電圧が直流電源Vref1の正極の電圧以上である場合には、力率改善回路20の出力電圧が過電圧状態であると判定し、フリップフロップFF1の第2のリセット端子にHレベル電圧を出力して、フリップフロップFF1をリセットする。一方、力率改善回路20の出力電圧に応じた電圧が直流電源Vref1の正極の電圧未満である場合には、力率改善回路20の出力電圧が過電圧状態ではないと判定し、フリップフロップFF1の第2のリセット端子にLレベル電圧を出力する。

誤差増幅器EA1は、力率改善回路20の出力電圧をマルチプライヤ42にフィードバックする。具体的には、力率改善回路20の出力電圧に応じた電圧と、直流電源Vref2の正極の電圧と、の誤差をマルチプライヤ42にフィードバックする。

なお、本実施形態では、誤差増幅器EA1は、力率改善回路において一般的に用いられる電流出力タイプのgmアンプであるものとする。このため、誤差増幅器EA1は、力率改善回路20の出力電圧に応じた電圧が直流電源Vref2の正極の電圧以上である場合には、出力端子から電流を吸い込み、力率改善回路20の出力電圧に応じた電圧が直流電源Vref2の正極の電圧未満である場合には、出力端子から電流を吐き出す動作を行う。吐き出したり吸い込んだりする電流の電流レベルは、力率改善回路20の出力電圧に応じた電圧と、直流電源Vref2の正極の電圧と、の誤差に応じて定まり、誤差が大きいほど電流レベルが大きくなる。

また、誤差増幅器EA1の出力端子には、上述のように端子P7が接続されており、この端子P7には、図1を用いて上述したようにキャパシタC6を介して基準電位GNDが接続されている。このため、キャパシタC6の容量を適宜設定して、誤差増幅器EA1の応答帯域を調整することで、交流電源Vinの電源周波数の倍の周波数ではフィードバックが応答しないようにすることができる。仮に、交流電源Vinの電源周波数の倍の周波数でもフィードバックが応答してしまうと、交流電源Vinから入力された入力電流に歪が発生してしまい、力率が低下してしまうためである。

端子P3には、マルチプライヤ42が接続される。このマルチプライヤ42には、誤差増幅器EA1の出力端子が接続されるとともに、比較器CMP2の反転入力端子が接続される。

マルチプライヤ42には、誤差増幅器EA1の出力電圧が入力されるとともに、端子P3を介して、整流回路10の出力電圧を抵抗R1、R2で分圧した電圧、言い換えると力率改善回路20の入力電圧を抵抗R1、R2で分圧した電圧、すなわち力率改善回路20の入力電圧に応じた電圧が、入力される。このマルチプライヤ42は、誤差増幅器EA1の出力電圧と、力率改善回路20の入力電圧に応じた電圧と、を乗算し、乗算結果を比較器CMP2の反転入力端子に出力する。比較器CMP2の出力端子には、フリップフロップFF1の第1のリセット端子が接続される。

端子P6には、比較器CMP2の非反転入力端子が接続される。比較器CMP2の非反転入力端子には、端子P6および抵抗R6を介して、抵抗R3の両端電圧が入力される。ここで、抵抗R3の両端電圧は、スイッチ素子Q1に流れた電流が抵抗R3を流れることによって、発生する。このため、比較器CMP2の非反転入力端子には、スイッチ素子Q1に流れた電流に応じた電圧が、入力されることになる。

比較器CMP2は、スイッチ素子Q1に流れた電流に応じた電圧を、マルチプライヤ42の出力電圧と比較する。スイッチ素子Q1に流れた電流に応じた電圧が、マルチプライヤ42の出力電圧以上である場合には、フリップフロップFF1の第1のリセット端子にHレベル電圧を出力して、フリップフロップFF1をリセットする。一方、スイッチ素子Q1に流れた電流に応じた電圧が、マルチプライヤ42の出力電圧未満である場合には、フリップフロップFF1の第1のリセット端子にLレベル電圧を出力する。

端子P4には、基準電位GNDが接続され、端子P5には、抵抗R7を介してバッファBUF1の出力端子が接続される。バッファBUF1の入力端子には、フリップフロップFF1の出力端子が接続されるとともに、リスタート部44が接続される。

端子P8には、抵抗R8を介してオントリガ生成部43が接続される。オントリガ生成部43には、リスタート部44が接続されるとともに、論理和OR1の2つの入力端子のうち一方が接続される。論理和OR1の2つの入力端子のうち他方には、リスタート部44が接続される。論理和OR1の出力端子には、論理積AND1の2つの入力端子のうち一方が接続される。

オントリガ生成部43には、抵抗R8および端子P8を介して、制御巻線L2に発生した電圧が入力される。このオントリガ生成部43は、制御巻線L2に発生した電圧のネガティブエッジを検出するとワンショットパルスを生成して、論理和OR1の2つの入力端子のうち一方と、リスタート部44と、に出力する。

具体的には、スイッチ素子Q1がオン状態である期間では、インダクタL1にエネルギーが蓄積されるとともに、端子P8の電位がマイナスになる電圧が制御巻線L2に発生する。スイッチ素子Q1がオフ状態になると、インダクタL1に蓄積されたエネルギーがDC/DCコンバータ30側に吐き出されるとともに、端子P8の電位がプラスになる電圧が制御巻線L2に発生する。インダクタL1からDC/DCコンバータ30側へのエネルギーの吐き出しが終わると、制御巻線L2に発生した電圧が低下し始める。オントリガ生成部43は、この制御巻線L2に発生した電圧が低下し始めるタイミング、すなわち制御巻線L2に発生した電圧のネガティブエッジを検出すると、ワンショットパルスを生成して、スイッチ素子Q1をオン状態にさせる。

リスタート部44は、オントリガ生成部43からワンショットパルスが出力されない期間に予め定められた時間が経過すると、Hレベル電圧を出力する。ここで、上述のオントリガ生成部43は、スイッチ素子Q1のスイッチングが開始されるとワンショットパルスを出力可能な状態になる。しかし、スイッチング電源1の電源起動時や、何らかの保護機能でスイッチ素子Q1のスイッチングが止まった後においては、制御巻線L2に電圧が発生していないために、オントリガ生成部43がワンショットパルスを出力できない場合が考えられる。そこで、このような場合には、リスタート部44からHレベル電圧を出力して、スイッチ素子Q1のスイッチングを開始する。

スタンバイ部45には、インバータINV1を介して論理積AND1の2つの入力端子のうち他方が接続されるとともに、論理積AND2の2つの入力端子のうち一方が接続される。このスタンバイ部45は、スタンバイモード以外の定常動作状態であればLレベル電圧を出力し、スタンバイモードであればHレベル電圧を出力する。なお、スタンバイ部45は、スタンバイモードであるのか、それともスタンバイモード以外の定常動作状態であるのかを、スイッチング電源1の外部から入力されたスタンバイ信号に基づいて判定してもよいし、軽負荷であるか否かを検知することによって判定してもよい。

発振器46には、論理積AND2の2つの入力端子のうち他方が接続される。この発振器46は、予め定められた周期でHレベル電圧とLレベル電圧とを交互に出力する。

論理和OR2の2つの入力端子のうち一方には、論理積AND1の出力端子が接続され、論理和OR2の2つの入力端子のうち他方には、論理積AND2の出力端子が接続される。論理和OR2の出力端子には、フリップフロップFF1のセット端子が接続される。

以上の構成を備える制御部40は、以下のように動作する。

フリップフロップFF1の第1のリセット端子および第2のリセット端子のうち少なくともいずれかにHレベル電圧が入力されると、フリップフロップFF1がリセット状態となる。フリップフロップFF1がリセット状態になると、フリップフロップFF1がLレベル電圧を出力し、このLレベル電圧が、バッファBUF1、抵抗R7、および端子P5を介してスイッチ素子Q1のゲートに入力される。これによれば、スイッチ素子Q1がオフ状態になる。

一方、フリップフロップFF1の第1のリセット端子および第2のリセット端子の双方にLレベル電圧が入力されている期間では、フリップフロップFF1のセット端子にHレベル電圧が入力されると、フリップフロップFF1がHレベル電圧を出力し、スイッチ素子Q1がオン状態になる。このため、スイッチ素子Q1のスイッチング周期は、フリップフロップFF1のセット端子に入力される電圧の周期に応じて変化する。

制御部40は、フリップフロップFF1のセット端子に入力される電圧の周期を、スタンバイモードにおいて、スタンバイモード以外の定常動作状態と比べて長くする。フリップフロップFF1のセット端子に入力される電圧の周期を、スタンバイモードにおいて、スタンバイモード以外の定常動作状態と比べて長くすることについて、以下に詳述する。

スタンバイモード以外の定常動作状態では、スタンバイ部45からLレベル電圧が出力される。これによれば、論理積AND2の2つの入力端子のうち一方にLレベル電圧が入力されるので、発振器46から出力される電圧がマスクされる。また、論理積AND1の2つの入力端子のうち他方にHレベル電圧が入力されるので、オントリガ生成部43およびリスタート部44から出力される電圧が、論理和OR1と論理積AND1と論理和OR2とを介してフリップフロップFF1のセット端子に入力される。このため、オントリガ生成部43およびリスタート部44から出力される電圧に応じてスイッチ素子Q1がスイッチングし、力率改善回路20が電流臨界モードで動作することになる。なお、スイッチ素子Q1のスイッチング周波数は、入出力条件やインダクタL1のインダクタンスによって定まる。

一方、スタンバイモードでは、スタンバイ部45からHレベル電圧が出力される。これによれば、論理積AND1の2つの入力端子のうち他方にLレベル電圧が入力されるので、オントリガ生成部43およびリスタート部44の出力電圧がマスクされる。また、論理積AND2の2つの入力端子のうち一方にHレベル電圧が入力される。このため、発振器46から出力される電圧が、論理積AND2および論理和OR2を介してフリップフロップFF1のセット端子に入力される。このため、発振器46から出力される電圧に応じてスイッチ素子Q1がスイッチングすることになり、スイッチ素子Q1のスイッチング周波数は、発振器46から出力される電圧の周期に等しくなる。

ここで、発振器46から出力される電圧の周期は、スタンバイモード以外の定常動作状態においてオントリガ生成部43およびリスタート部44から出力される電圧の周期より、長く設定される。このため、スイッチ素子Q1のスイッチング周期は、スタンバイモードにおいて、スタンバイモード以外の定常動作状態と比べて長くなる。

図3は、スイッチング電源1の電源起動時におけるタイミングチャートである。VCCは、制御部40の端子P1に供給される制御電圧を示し、V_STBYは、スタンバイ部45の出力電圧を示す。V_PFCoutは、力率改善回路20の出力電圧を示し、I_PFCoutは、力率改善回路20の出力電流を示す。V_Q1gsは、スイッチ素子Q1のゲート−ソース間電圧を示す。

なお、電源起動時にDC/DCコンバータ30が動作するまでの期間では、スタンバイモードと同様に、力率改善回路20の負荷は無負荷に近くなるので、制御電圧VCCを安定的に確保することが難しい。このため、電源起動時にDC/DCコンバータ30が動作するまでの期間でも、スタンバイモードと同様に、スタンバイ部45がHレベル電圧を出力するものとする。

時刻t2からt4までの期間では、スタンバイ部45の出力電圧V_STBYがHレベルである。一方、時刻t4以降の期間では、スタンバイ部45の出力電圧V_STBYがLレベルである。制御部40は、スイッチ素子Q1のスイッチング周期を、電源起動時にDC/DCコンバータ30が動作するまでの期間でも、スタンバイモード以外の定常動作状態と比べて長くする。このため、スイッチ素子Q1のゲート−ソース間電圧V_Q1gsの周期は、時刻t2からt4までの期間では、時刻t4以降の期間と比べて長くなる。

以上のスイッチング電源1によれば、以下の効果を奏することができる。

スイッチング電源1は、制御部40により、スタンバイモードにおいて、スタンバイモード以外の定常動作状態と比べて、スイッチ素子Q1のスイッチング周期を長くする。このため、力率改善回路20に設けられたスイッチ素子Q1のオン幅が定常動作状態において絞り込み限界点に達した際の負荷と比べて、スタンバイモードでは、負荷がさらに軽くならないと、スイッチ素子Q1のオン幅が絞り込み限界点に達しない。したがって、スタンバイモードにおいて、力率改善回路20の出力電圧が上昇するのを抑制することができ、スイッチ素子Q1が間欠動作してしまうのを抑制することができるので、スタンバイモードにおける制御電圧を安定的に確保することができる。

また、スイッチング電源1は、電源起動時にDC/DCコンバータ30が動作するまでの期間でも、スタンバイモードと同様に、スタンバイモード以外の定常動作状態と比べて、スイッチ素子Q1のスイッチング周期を長くする。このため、電源起動時にDC/DCコンバータ30が動作するまでの期間でも、スタンバイモードと同様に、スイッチ素子Q1が間欠動作してしまうのを抑制することができるので、制御電圧を安定的に確保することができる。

また、スイッチング電源1は、上述のように、制御部40により、スタンバイモードにおいて、スタンバイモード以外の定常動作状態と比べて、スイッチ素子Q1のスイッチング周期を長くする。このため、スタンバイモードにおいて、上述の特許文献2に示されている抵抗負荷が不要なので、消費電力を削減することができる。

<第2実施形態> [スイッチング電源1Aの構成] 図4は、本発明の第2実施形態に係るスイッチング電源1Aの回路図である。スイッチング電源1Aは、図1に示した本発明の第1実施形態に係るスイッチング電源1とは、制御部40の代わりに制御部40Aを備える点で異なる。スイッチング電源1Aにおいて、スイッチング電源1と同一の構成要件については、同一符号を付し、その説明を省略する。

図5は、制御部40Aの回路図である。制御部40Aは、図2の制御部40とは、直流電源Vref1の代わりに、スイッチSW1と、直流電源Vref3、Vref4と、を備える点で異なる。

スイッチSW1の出力端子には、比較器CMP1の反転入力端子が接続される。スイッチSW1の2つの入力端子のうち一方には、直流電源Vref3の正極が接続され、スイッチSW1の2つの入力端子のうち他方には、直流電源Vref4の正極が接続される。直流電源Vref3の負極と、直流電源Vref4の負極と、には、基準電位GNDが接続される。また、スイッチSW1には、スタンバイ部45の出力電圧も入力される。

以上の構成を備える制御部40Aは、図2の制御部40と同様に動作する。ただし、比較器CMP1の動作が、制御部40Aと制御部40とでは若干異なる。

制御部40における比較器CMP1は、力率改善回路20の出力電圧に応じた電圧を、直流電源Vref1の正極の電圧と比較する。これに対して、制御部40Aにおける比較器CMP1は、力率改善回路20の出力電圧に応じた電圧と比較する電圧を、スタンバイモードであるのか、それともスタンバイモード以外の定常動作状態であるのかに応じて、切り替える。

具体的には、スタンバイ部45の出力電圧が入力されるスイッチSW1により、制御部40Aにおける比較器CMP1の反転入力端子には、スタンバイモードである期間では直流電源Vref3の正極の電圧が入力され、スタンバイモード以外の定常動作状態である期間では直流電源Vref4の正極の電圧が入力される。ここで、直流電源Vref3の正極の電圧は、直流電源Vref4の正極の電圧よりも低いものとする。

このため、制御部40Aにおける比較器CMP1において、力率改善回路20の出力電圧に応じた電圧と比較する電圧が、スタンバイモードでは、スタンバイモード以外の定常動作状態と比べて低くなる。これによれば、力率改善回路20の出力電圧が上昇している際に、スタンバイモードでは、スタンバイモード以外の定常動作状態と比べて早い段階で、力率改善回路20の出力電圧が過電圧状態であると判定することになる。

以上のスイッチング電源1Aによれば、スイッチング電源1が奏することのできる上述の効果に加えて、以下の効果を奏することができる。

スイッチング電源1Aは、力率改善回路20の出力電圧に応じた電圧と比較器CMP1において比較する電圧を、スタンバイモードでは、スタンバイモード以外の定常動作状態と比べて低くする。このため、スタンバイモードにおいて、負荷が軽くなることによって力率改善回路20の出力電圧が上昇してしまっても、スタンバイモード以外の定常動作状態と比べて早い段階で過電圧状態であると判定することができる。したがって、スタンバイモードにおいて、スイッチング電源1の出力電圧が高くなりすぎるのを防止することができる。

<第3実施形態> [スイッチング電源1Bの構成] 図6は、本発明の第3実施形態に係るスイッチング電源1Bの回路図である。スイッチング電源1Bは、図1に示した本発明の第1実施形態に係るスイッチング電源1とは、制御部40の代わりに制御部40Bを備える点で異なる。スイッチング電源1Bにおいて、スイッチング電源1と同一の構成要件については、同一符号を付し、その説明を省略する。

図7は、制御部40Bの回路図である。制御部40Bは、図2の制御部40とは、比較器CMP3および直流電源Vref5を備える点と、スタンバイ部45の出力電圧が誤差増幅器EA1にも入力される点と、で異なる。

比較器CMP3の反転入力端子には、誤差増幅器EA1の出力端子が接続され、比較器CMP3の非反転入力端子には、直流電源Vref5の正極が接続され、比較器CMP3の出力端子には、フリップフロップFF1の第3のリセット端子が接続される。直流電源Vref5の負極には、基準電位GNDが接続される。

比較器CMP3は、力率改善回路20の出力電圧をマルチプライヤ42にフィードバックする信号のレベルが、直流電源Vref5の正極の電圧以下になると、フリップフロップFF1の第3のリセット端子にHレベル電圧を印加して、フリップフロップFF1をリセットする。これによれば、スイッチ素子Q1がオフ状態となり、スイッチ素子Q1のスイッチングが停止する。

制御部40Bにおける誤差増幅器EA1は、制御部40における誤差増幅器EA1と同様に、力率改善回路20の出力電圧をマルチプライヤ42にフィードバックする。ただし、制御部40Bにおける誤差増幅器EA1は、力率改善回路20の出力電圧をマルチプライヤ42にフィードバックする応答速度を、スタンバイモードであるのか、それともスタンバイモード以外の定常動作状態であるのかに応じて切り替える。

具体的には、制御部40Bにおける誤差増幅器EA1は、スタンバイ部45の出力電圧に応じて、スタンバイモードであるのか、それともスタンバイモード以外の定常動作状態であるのかを、判定する。また、力率改善回路20の出力電圧をマルチプライヤ42にフィードバックする応答速度を、スタンバイモードでは、スタンバイモード以外の定常動作状態と比べて上げる。ここで、誤差増幅器EA1の出力電圧は、フリップフロップFF1の第1のリセット端子に入力される電圧に影響を与える。このため、スタンバイモードでは、スタンバイモード以外の定常動作状態と比べて、力率改善回路20の出力電圧の変化に応じて迅速に、スイッチ素子Q1のスイッチング制御が行われることになる。具体的には、gmアンプである誤差増幅器EA1の吐き出し電流および吸い込み電流のレベルを変えることで、応答速度をかえることができる。電流レベルを増やせば、応答速度を上げることが可能である。

以上のスイッチング電源1Bによれば、スイッチング電源1が奏することのできる上述の効果に加えて、以下の効果を奏することができる。

スイッチング電源1Bは、比較器CMP3およびフリップフロップFF1により、力率改善回路20の出力電圧をマルチプライヤ42にフィードバックする信号のレベルが、直流電源Vref5の正極の電圧以下になると、スイッチ素子Q1のスイッチングを停止させる。このため、力率改善回路20の出力電圧が上昇して比較器CMP1により過電圧状態であると判定されるよりも前に、スイッチ素子Q1の発振を停止させることが可能となり、力率改善回路20の出力電圧が過度に高くなってしまうのを防止することができる。したがって、スタンバイモードにおいて、スイッチング電源1Bの出力電圧が高くなりすぎるのを防止することができる。

また、スイッチング電源1Bは、力率改善回路20の出力電圧をマルチプライヤ42にフィードバックする応答速度を、誤差増幅器EA1により、スタンバイモードでは、スタンバイモード以外の定常動作状態と比べて上げる。このため、比較器CMP3およびフリップフロップFF1によりスイッチ素子Q1が間欠動作を行うことになっても、力率改善回路20の出力電圧をマルチプライヤ42にフィードバックする応答速度が定常動作状態と比べて上がるので、間欠動作における間欠周期を短くすることができ、安定的に制御電圧を確保することができる。

本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。

例えば、上述の各実施形態において、DC/DCコンバータ30の動作を、スイッチング電源の起動を開始してから予め定められた時間が経過した後に開始させることとしてもよい。これによれば、力率改善回路20の動作から遅れてDC/DCコンバータ30を動作させたり、力率改善回路20の出力電圧が所定の閾値に達した後にDC/DCコンバータ30を動作させたりすることができる。したがって、スイッチング電源の起動時にDC/DCコンバータ30を安定動作させることができる。

また、上述の各実施形態において、DC/DCコンバータ30の動作を、上述のようにスイッチング電源の起動を開始してから予め定められた時間が経過した後に開始させる場合において、スイッチ素子Q1のスイッチング周期を、スイッチング電源の起動を開始してから上述の予め定められた時間が経過するまでの期間では、スタンバイモード以外の定常動作状態と比べて長くしてもよい。これによれば、スイッチング電源の起動を開始してからDC/DCコンバータ30が動作するまでは、力率改善回路20から見ると略無負荷な状態となってしまうが、制御電圧を確保することができる。なお、このことは、DC/DCコンバータ30がハイサイドドライブ回路を有しており、このハイサイドドライブ回路に制御電圧を供給する場合にも、好適である。

1、1A、1B;スイッチング電源 20;力率改善回路 30;DC/DCコンバータ 40、40A、40B;制御部 L1;インダクタ L2;制御巻線 Q1;スイッチ素子