技术领域
[0001] 本
发明属于集成
电路设计领域，具体的说是一种低功耗音频
功率放大器，尤其是一种低功耗动态跨导补偿Class-AB音频功率放大器。
背景技术
[0002] 传统的两极放大器有稳定的直流开环增益，在20KHz的音频带宽范围内很容易达到稳定。为了获得更高的线性度，三级放大器成为目前设计的主流，在三级放大器设计中，使用阻尼因子控制的
频率补偿技术来解决大负载电容条件下环路
稳定性问题。功放的输出驱动级可以分为Class-AB,Class-D,Class-G等等。Class-AB类功放在过去的十年内，不管是在功放领域还是在
模数转换器中都针对低功耗设计进行了深入研究。一个拥有宽范围电容负载处理能
力和低功耗的超高增益三级Class-AB类
耳机驱动被提出。为了提高电源利用率，减少便携式智能设备的制造成本，最先进的立体耳机模
块利用SOC技术将功率放大驱动，数字控制逻辑，模拟/数字
滤波器，电源管理单元等集成到一起。对于输入数字
信号的功放系统，3阶的delta-sigma
调制器和DAC被引入到立体功放的前端作为耳机驱动。为了进一步提高传统的Class-AB功放的电源效率，基于当处理的信号很小时应该降低输出驱动级供电
电压从而降低功耗这一基本思想的Class-G耳机功放在被提出。可以看到现有的音频功放芯片都致力于高稳定性，低功耗，SOC方向发展。
发明内容
[0003] 鉴于此，本发明的目的是提供一种低功耗动态跨导补偿Class-AB音频功率放大器，
[0004] 本发明的目的是通过以下技术方案实现的，一种低功耗动态跨导补偿Class-AB音频功率放大器，包括套筒式输入级、
电流折叠式第二级和推挽式Class-AB第三级，所述套筒式输入级的输出端通过电容Cm1与推挽式Class-AB第三级的输出端连接，所述电流折叠式第二级的输出端通过补偿电容与推挽式Class-AB第三级的输出端连接；所述电流折叠式第二级包括电流检测电路，所述电流检测电路包括第一输入端、第二输入端、第一输出端、第二输出端和第三输出端，所述第一输出端和第二输出端的电流根据第一输入端、第二输入端的电流改变。
[0005] 进一步，所述套筒式输入级包括PMOS管M1、PMOS管M2、PMOS管M34，NMOS管M3～NMOS管M6，所述PMOS管M34的源极接电源AVDD，PMOS管M34漏极分别与PMOS管M1的源极、PMOS管M2的源极连接，所述PMOS管M34的栅极接
控制信号Vbp，PMOS管M1的漏极与NMOS管M5的漏极连接，PMOS管M1的栅极接控制信号VIP，PMOS管M2的栅极接控制信号VIN，PMOS管M2的漏极与NMOS管M6的漏极连接，M5的栅极与M6的栅极连接，NMOS管M5的源极与NMOS管M3的漏极连接，NMOS管M6的源极与NMOS管M4的漏极连接，NMOS管M3的栅极与NMOS管M4的栅极分别接控制信号Vbn，NMOS管M3的源极与NMOS管M4的源极分别接地。
[0006] 进一步，所述电流折叠式第二级包括PMOS管M9～PMOS管M14、PMOS管M24、PMOS管M26、PMOS管M28、PMOS管M32、PMOS管M33，NMOS管M7、NMOS管M8、NMOS管M15、NMOS管M16、NMOS管M21～NMOS管M23、NMOS管25、NMOS管M29、NMOS管M30、NMOS管M31，还包括电流检测电路、第一运放和第二运放；
[0007] 所述PMOS管M9的源极与PMOS管M10的源极接电源分别接电源AVDD，PMOS管M9的栅极与PMOS管M34的栅极连接，PMOS管M9的漏极与PMOS管M32的源极连接，PMOS管M10的漏极与PMOS管M33的源极连接，PMOS管M32的漏极分别与PMOS管M33的漏极、PMOS管M10的栅极、NMOS管M31的漏极、NMOS管M30的漏极、PMOS管M24的源极连接，所述NMOS管M30的栅极与NMOS管M6的栅极连接，NMOS管M30的源极与NMOS管M7的漏极连接，NMOS管M7的源极接地，NMOS管M7的栅极分别与NMOS管M6的漏极、NMOS管M21的漏极连接，NMOS管M21的源极分别与M22的漏极、M8的栅极连接，M22的源极与M23的栅极连接，M23的漏极与源极同时接地，NMOS管M31的栅极与NMOS管M30的栅极连接，NMOS管M31的源极与NMOS管M8的漏极连接，NMOS管M8的源极接地，PMOS管M24的漏极与NMOS管M25的栅极连接，NMOS管M25的源极与漏极同时接地；
[0008] 所述NMOS管M21的栅极与电流检测电路的第一输出端连接，NMOS管M22的栅极与电流检测电路的第二输出端连接，NMOS管M24的栅极与电流检测电路的第三输出端连接，PMOS管M32的栅极、PMOS管M33的栅极、PMOS管M13的栅极分别接控制信号Vbpcas，所述PMOS管M11的源极、PMOS管M12的源极分别接电源AVDD，PMOS管M11的栅极、PMOS管M12的栅极与PMOS管M10的栅极连接，PMOS管M11的漏极与PMOS管M13的源极连接，所述PMOS管M13的漏极分别与NMOS管M15的漏极、NMOS管M16的源极、第二运放的反向输入端连接，第二运放的正向输入端接控制信号Vncas，第二运放的输出端与NMOS管M15的栅极连接，NMOS管M16的栅极接控制信号Vbn，NMOS管M15的漏极分别与NMOS管M29源极、PMOS管M28的漏极、电流检测电路的第一输入端VNN连接，NMOS管M29的栅极接控制信号Vbn，PMOS管M28的栅极接控制信号Vprtp，PMOS管M28的源极与PMOS管M26的漏极连接，PMOS管M26的栅极接控制信号Vbp，NMOS管M29的漏极与NMOS管M27的源接连接，NMOS管M27的栅极接控制信号Vprtn，NMOS管M27的漏极、PMOS管M26的源极分别与电流检测电路的第二输入端VNP连接，PMOS管M26的源极与PMOS管M14的漏极连接，PMOS管M14的栅极与第一运放的输出端连接，第一运放的正向输入端接控制信号Vpcas，第一运放的反向输入端分别与PMOS管M14的源极、PMOS管M12的漏极连接。
[0009] 进一步，所述推挽式Class-AB第三级包括PMOS管M17、PMOS管M18，NMOS管M19、NMOS管M20、电容Cm2、电容Cm3，所述套筒式输入级包括电容Cm1，PMOS管M17的源极接信号VDD_CHP，PMOS管M17的栅极与PMOS管M26的源极连接，PMOS管M17的漏极与PMOS管M18的源极连接，PMOS管M18的栅极接控制信号Vprt，PMOS管M18的漏极经电容Cm2与PMOS管M26的源极连接，PMOS管M18的漏极与经电容Cm3与NMOS管M19的栅极连接，NMOS管M19的源极与NMOS管M16的源极连接同时接信号VSS_CHP，NMOS管M19的漏极与NMOS管M20的源极连接，NMOS管M20的栅极接控制信号Vprt，NMOS管M20的漏极与PMOS管M18的漏极连接并输出到地，PMOS管M18的漏极经电容Cm1与PMOS管M2的漏极连接。
[0010] 进一步，所述电流检测电路包括PMOS管M42、PMOS管M44、PMOS管M46～PMOS管M52、PMOS管M56～PMOS管M61，NMOS管M41、NMOS管M43、NMOS管M45、NMOS管M53～NMOS管M55、NMOS管M62～NMOS管M63；PMOS管M42的源极接电源AVDD，PMOS管M42的漏极的与PMOS管M44的源极连接，PMOS管M44的漏极与NMOS管M43的漏极连接，NMOS管M43的源极与NMOS管M41的漏极连接，NMOS管M41的源极与NMOS管M45的源极连接，NMOS管M41的栅极与NMOS管M45的栅极连接且与PMOS管M28的漏极连接，NMOS管M45的漏极与PMOS管M46的漏极连接，PMOS管M46的源极接电源AVDD，PMOS管M42的栅极接PMOS管M26的漏极，PMOS管M44的栅极接控制信号VPRT，NMOS管M43的栅极接控制信号VPRT，PMOS管M44的漏极接地；PMOS管M47的源极接电源AVDD，PMOS管M47的栅极分别与PMOS管M46的栅极、PMOS管M48的栅极、PMOS管M49的栅极、PMOS管M46的漏极连接，PMOS管M47的漏极与PMOS管M48的源极连接，PMOS管M48的漏极与PMOS管M49的源极连接，PMOS管M49的漏极分别与PMOS管M52的漏极、PMOS管M53的漏极连接，PMOS管M53的源极接地，PMOS管M52的源极与PMOS管M51的漏极连接，PMOS管M51的源极与PMOS管M50的漏极连接，PMOS管M50的源极接电源AVDD，PMOS管M50的栅极分别与PMOS管M42的栅极、PMOS管M51的栅极、PMOS管M52的栅极连接，PMOS管M58的源极接电源AVDD，PMOS管M58的漏极分别与PMOS管M58的栅极、PMOS管M59的源极连接，PMOS管M59的漏极分别与PMOS管M59的栅极、PMOS管M52的漏极、NMOS管M53的栅极、NMOS管M54的栅极连接，NMOS管M54的源极接地，NMOS管M54的漏极分别与PMOS管M56的漏极、PMOS管M56的栅极连接，PMOS管M56的源极分别与PMOS管M57的栅极、PMOS管M57的漏极连接，PMOS管M57的源极接电源AVDD，且PMOS管M57的栅极与NMOS管M21的栅极连接，PMOS管M56的栅极与PMOS管M24的栅极连接，NMOS管M54的漏极与NMOS管M55的栅极连接，NMOS管M55的源极接地，NMOS管M55的漏极分别与PMOS管M60的漏极、PMOS管M60的栅极、PMOS管M61的栅极连接，PMOS管M60的源极接电源AVDD，PMOS管M61的源极接电源AVDD，PMOS管M61的漏极分别与NMOS管M62的漏极、NMOS管M62的栅极连接，NMOS管M62的源极分别与NMOS管M63的栅极、NMOS管M63的漏极连接，且同时接NMOS管M22的栅极，NMOS管M63的源极接地。
[0011] 由于采用了上述技术方案，本发明具有如下的优点：
[0012] 本发明针对传统音频功率放大器功耗大，难以实现SOC集成化和现代便携式移动智能设备对音频功放芯片提出的高稳定性，低功耗的要求，创造性地提出了动态跨导补偿方法。该方法能够降低小信号下的功放功耗，
自动调节极点为第二级放大器提供动态跨导补偿，通过这种方式，功放工作在小信号下的带宽可以得到显著地扩展而不增加额外功耗。
附图说明
[0013] 为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：
[0014] 图1为传统的具有网状密勒补偿的三级放大器；
[0015] 图2为极点和第三级增益之间的关系；
[0016] 图3中，(A)是增益因子A和第三级增益；(B)是极点和第三级增益之间的关系；
[0017] 图4为class-AB驱动运放的晶体管级示意图；
[0018] 图5为具有动态调节功能的第二级放大器的小信号模型；
[0019] 图6为电流检测电路的晶体管级示意图。
具体实施方式
[0020] 以下将结合附图，对本发明的优选
实施例进行详细的描述；应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。
[0021] 一个标准的带有密勒补偿的三级放大器结构如图1。假设每一级的跨导为“gmi”，密勒补偿电容分别为Cm1,Cm2，那么整个放大器的开环增益可以近似表示为表达式(1)[0022]
[0023] A0＝gm1gm2gm3RaRbRL
[0024]
[0025]
[0026] 这里“A0”为直流增益，“p1”为主极点。表达式(1)中包含另外两个高频极点“p2”“p3”和两个零点。零点来自于两个
负反馈的密勒补偿。因为s项和s^2项都带有负号，所以右半平面的零点比左半平面频率更低。因为便携式音频功放通常不会有很大的输出功率，低频零点可能在带宽以内或者接近，通常会引入调节
电阻去调节零点
位置。
[0027] 除了零点，密勒效应所产生的极点同样需要保持稳定。然而，由于输出级从静态变为较大的动态变化使得三级跨导有明显的变化。由于gm3的变化，输出级的增益也会从一个小于0dB的值变化到一个极大值，同时也会让密勒效应产生的极点位置发生很大改变。当输出驱动电流较大时，gm3RL>>1，此时p2＝gm2/Cm2,p3＝gm3/CL，一个较大的gm3可以很容易分离两个极点。然而当gm3RL<<1时，p2,p3近似为表达式(2)
[0028]
[0029] 这将导致当输出级工作在0电流条件时，第三级跨导gm3-0可以让密勒效应失效。极点p2，p3的位置变化可以用图2来说明。当gm3RL<1时，第三级增益gm3从一个很小的值向上开始变化，gm3-0是输出级负载电流为0时的跨导，p2在达到饱和之前慢慢增加。而p3固定不变直到gm3RL>1。当gm3RL>1之后，p2达到饱和而p3开始向高频变化。可以明确的是gm3-0是一个极小的值因为该条件下输出级的静态尾电流远小于动态电流。因此p2如表达式(3)，将位于一个很低的频率点，这将限制整个系统的带宽。表达式中W17，W19，L17，L19分别代表M17和M19的
沟道宽长。在静态条件下增加环路带宽的唯一办法是增大gm2和gm3-0，但是要增加第二级和输出级的静态功耗来维持电路的稳定性。
[0030]
[0031] 整个运放的带宽的极限值是在零输出状态(输出电流或gm3成为零)的条件下测得。假设在零输出状态时，极点p2频率相对于传统的设计可以增加，那么整个运放的带宽和稳定性就可以得到改善。因此本发明提出了一个动态调节增益补偿技术，以提高极点p2的频率。为了清楚地描述所提出的方案，本发明引入一个归一化增益补偿因子A，而且在方程1中gm2应该改写成Agm2，A可以被看作是功放中第三级的跨导gm3的函数。当gm3RL很小时的A值被设计成比gm3RL远大于1时的A值大很多，这在图3(A)中的传递曲线可以看出。有了补偿因子A的引入，在图3(B)中可以发现，极点p2和p3的频率大小可以随gm3RL的改变而转移。相比于传统的AB类功率放大器，本发明可以有效扩宽运放的带宽而且并不用大幅提高功率消耗。主极点p1的频率和Agm2与gm3的乘积成反比。由于A.gm2和gm3成反比，所以P1的频率对信号幅度依赖较小。可以看出，
相位裕度最差的情况发生在零输出时。因此，该方案不会导致相位裕度恶化。
[0032] 图4展示了基于动态调节增益补偿技术而提出的Class-AB驱动运放简化后的晶体管级示意图，一种低功耗动态跨导补偿Class-AB音频功率放大器，包括套筒式输入级stage1、电流折叠式第二级stage2和推挽式Class-AB第三级stage3，所述套筒式输入级的输出端通过电容Cm1与推挽式Class-AB第三级的输出端连接，所述电流折叠式第二级的输出端通过补偿电容与推挽式Class-AB第三级的输出端连接；所述电流折叠式第二级包括电流检测电路，所述电流检测电路包括第一输入端、第二输入端、第一输出端、第二输出端和第三输出端，所述第一输出端和第二输出端的电流根据第一输入端、第二输入端的电流改变。
[0033] 所述套筒式输入级包括PMOS管M1、PMOS管M2、PMOS管M34，NMOS管M3～NMOS管M6，为了说明简要，对以下NMOS管M3、PMOS管M1及其他的晶体管都采用M3、M1进行说明以及在本发明中，所述MOS管的栅极所接的信号，如：VIP、VIN、Vbncas、Vbpcas、Vbp、Vbn、Vprt等都是来自外部的控制信号。
[0034] 所述M34的源极接电源AVDD，M34漏极分别与M1的源极、M2的源极连接，所述M34的栅极接控制信号Vbp，M1的漏极与M5的漏极连接，M1的栅极接控制信号VIP，M2的栅极接控制信号VIN，M2的漏极与M6的漏极连接，M5的栅极与M6的栅极连接，M5的源极与M3的漏极连接，M6的源极与M4的漏极连接，M3的栅极与M4的栅极分别接控制信号Vbn，M3的源极与M4的源极分别接地。
[0035] 所述电流折叠式第二级包括PMOS管M9～PMOS管M14、PMOS管M24、PMOS管M26、PMOS管M28、PMOS管M32、PMOS管M33，NMOS管M7、NMOS管M8、NMOS管M15、NMOS管M16、NMOS管M21～NMOS管M23、NMOS管25、NMOS管M29、NMOS管M30、NMOS管M31，还包括电流检测电路、第一运放和第二运放；
[0036] 所述M9的源极与M10的源极接电源分别接电源AVDD，M9的栅极与M34的栅极连接，M9的漏极与M32的源极连接，M10的漏极与M33的源极连接，M32的漏极分别与M33的漏极、M10的栅极、M31的漏极、M30的漏极、M24的源极连接，所述M30的栅极与M6的栅极连接，M30的源极与M7的漏极连接，M7的源极接地，M7的栅极分别与M6的漏极、M21的漏极连接，M21的源极分别与M22的漏极、M8的栅极连接，M22的源极与M23的栅极连接，M23的漏极与源极同时接地，M31的栅极与M30的栅极连接，M31的源极与M8的漏极连接，M8的源极接地，M24的漏极与M25的栅极连接，M25的源极与漏极同时接地；
[0037] 所述M21的栅极与电流检测电路的第一输出端连接，M22的栅极与电流检测电路的第二输出端连接，M24的栅极与电流检测电路的第三输出端连接，M32的栅极、M33的栅极、M13的栅极分别接控制信号Vbpcas，所述M11的源极、M12的源极分别接电源AVDD，M11的栅极、M12的栅极与M10的栅极连接，M11的漏极与M13的源极连接，所述M13的漏极分别与M15的漏极、M16的源极、第二运放的反向输入端连接，第二运放的正向输入端接控制信号Vncas，第二运放的输出端与M15的栅极连接，M16的栅极接控制信号Vbn，M15的漏极分别与M29源极、M28的漏极、电流检测电路的第一输入端VNN连接，M29的栅极接控制信号Vbn，M28的栅极接控制信号Vprtp，M28的源极与M26的漏极连接，M26的栅极接控制信号Vbp，M29的漏极与M27的源接连接，M27的栅极接控制信号Vprtn，M27的漏极、M26的源极分别与电流检测电路的第二输入端VNP连接，M26的源极与M14的漏极连接，M14的栅极与第一运放的输出端连接，第一运放的正向输入端接控制信号Vpcas，第一运放的反向输入端分别与M14的源极、M12的漏极连接。
[0038] 所述推挽式Class-AB第三级包括PMOS管M17、PMOS管M18，NMOS管M19、NMOS管M20、电容Cm2、电容Cm3，所述套筒式输入级包括电容Cm1，
[0039] M17的源极接信号VDD_CHP，M17的栅极与M26的源极连接，M17的漏极与M18的源极连接，M18的栅极接控制信号Vprt，M18的漏极经电容Cm2与M26的源极连接，M18的漏极与经电容Cm3与M19的栅极连接，M19的源极与M16的源极连接同时接信号VSS_CHP，M19的漏极与M20的源极连接，M20的栅极与接控制信号Vprt，M20的漏极与M18的漏极连接并输出到地，M18的漏极经电容Cm1与M2的漏极连接。
[0040] 在图4中，M21用来产生电阻R1，M22用来产生电阻R2。检测到的输出电流(或第三级的gm3)被转换成控制信号VRESN1和VRESN2来调整可变电阻R1和R2。VRESP是精确的控制信号来调整PMOS晶体管M24的跨导gmM24。两个mos电容用以隔断直流信号，这可以看作是一个
短路的电路用于音频频带内的小信号。第二级包含了一个跨线性浮动控制偏置M26-M29，保证了输出级静态电流在不同工艺
角下的稳定。M14和M15被用于提高第二级的输出阻抗，伴随的结果是第二级的增益也显著地被附属放大器Au提高了。图5展示了第二级具有动态增益调节功能的简化小信号模型，流过晶体管M10的小信号电流iM10可以通过公式(4)阐释[0041]
[0042] 假设r1～r3比r4大的多，iM10可以改写成公式(5)，此处gm2被定义成传统的没有使用动态增益调节功能的二级跨导。第二级增益调节因子A成为了电阻R1和R2的函数，且可以自动调节以
跟踪输出级的工作条件，见公式(6)。
[0043]
[0044]
[0045] 当
输出信号幅度小时，gmM24和R1接近0，但R2的值很大，且A几乎接近于1，相反如果输出信号是个大电流，则R1比R2大，同时，A的值通过减小公式(6)中的R2可以近似为公式(7)
[0046]
[0047] 电流检测电路的如图6所示。所述电流检测电路包括PMOS管M42、PMOS管M44、PMOS管M46～PMOS管M52、PMOS管M56～PMOS管M61，NMOS管M41、NMOS管M43、NMOS管M45、NMOS管M53～NMOS管M55、NMOS管M62～NMOS管M63；
[0048] M42的源极接电源AVDD，M42的漏极的与M44的源极连接，M44的漏极与M43的漏极连接，M43的源极与M41的漏极连接，M41的源极与M45的源极连接，M41的栅极与M45的栅极连接且与M28的漏极连接，M45的漏极与M46的漏极连接，M46的源极接电源AVDD，M42的栅极接M26的漏极，M44的栅极接控制信号VPRT，M43的栅极接控制信号VPRT，M44的漏极接地；M47的源极接电源AVDD，M47的栅极分别与M46的栅极、M48的栅极、M49的栅极、M46的漏极连接，M47的漏极与M48的源极连接，M48的漏极与M49的源极连接，M49的漏极分别与M52的漏极、M53的漏极连接，M53的源极接地，M52的源极与M51的漏极连接，M51的源极与M50的漏极连接，M50的源极接电源AVDD，M50的栅极分别与M42的栅极、M51的栅极、管M52的栅极连接，管M58的源极接电源AVDD，M58的漏极分别与M58的栅极、M59的源极连接，M59的漏极分别与M59的栅极、M52的漏极、M53的栅极、M54的栅极连接，M54的源极接地，M54的漏极分别与M56的漏极、M56的栅极连接，M56的源极分别与M57的栅极、M57的漏极连接，M57的源极接电源AVDD，且M57的栅极与M21的栅极连接，M56的栅极与M24的栅极连接，M54的漏极与M55的栅极连接，M55的源极接地，M55的漏极分别与M60的漏极、M60的栅极、管M61的栅极连接，M60的源极接电源AVDD，M61的源极接电源AVDD，M61的漏极分别与M62的漏极、M62的栅极连接，M62的源极分别与M63的栅极、M63的漏极连接，且同时接M22的栅极，M63的源极接地。
[0049] 作为输出的PMOS驱动晶体管电流和NMOS晶体管电流被镜像和
叠加作为信号Isense，见公式(7)，公式中晶体管的沟道长度和I3被用来调整着个偏置Isense
[0050]
[0051] 电压VRESN1和VRESN2的大小会自动跟随被检测到的输出电流，设小电流I1＝0.5μA,
电流镜在图6中，设置VRESN1＝1.2V和VRESN2＝0.6V.结果显示MOS电阻M21具有小的阻抗M22几乎关闭，当被检测电流比
指定的临界值I1＝10μA大的时候，控制电压被改变成VRESN1＝0.75V和VRESN2＝1V.在此条件下，M21进入关断区，电流I1继续增加，VRESN1和VRESN2保持小幅度的改变，既然M21几乎关闭，那它就对增益调节没有贡献了。
[0052] 以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些
修改和变型属于本发明
权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
