技术领域
[0001] 本
发明为射频集成
电路技术领域，具体涉及一种0.1～1.2GHz宽带单端转差分
低噪声放大器。
背景技术
[0002] 随着无线通信的发展，射频接收技术在军用和民用领域的作用愈发重要。宽带通讯系统是当今无线通讯技术的发展趋势，也是国内外研究的热点[1][2]。目前存在多种宽带低噪声放大器设计方法。共栅放大器利用输入管的跨导实现宽带匹配，噪声系数与工作
频率和带宽关系不大而相对平坦，电路具有极好的反向隔离性能和较高的线性度，但噪声系[3]数较高 。全局
负反馈结构可以缓和阻抗匹配和噪声系数之间严峻的折衷关系，但增益较低而需要多级级联，将会导致不稳定的问题[4]。
电阻并联反馈共源放大器降低输入端的品质因子从而实现带宽拓展和增益平坦化，但电阻本身会引入噪声，会恶化输入端的噪声特性[5]。分布式放大器需要多晶体管级联和大量的电感，或需要高
质量的传输线，增加了面积[6]
和功耗，提高了成本 。
[0003] 在射频接收机的设计中，为了抑制共模噪声，提高端口隔离度，常采用基尔伯特
混频器。但是从天线接收到的
信号为单端信号，且一般带通
滤波器和低噪声放大器都是单端口结构，故需要
巴伦进行单端信号转为
差分信号的处理。无源巴伦一般利用同轴线、微带线等进行耦合和移相，缺点是有严重的信号损耗、面积很大且恶化系统噪声。有源巴伦是利用晶体管的工作特性实现单端转差分的作用。目前有几种常见的有源巴伦的结构。其中最简单的是单晶体管，通过仔细设计其源极和漏极的负载可实现单转双功能，但由于输出寄生作用，该结构不适合宽带应用[7]。反馈差分对的结构，缺点是由于R/L/C补偿回路的存在使得增益
相位的不匹配依赖于频率，且功耗较高[8]。CS-CG对，它具有较低功耗和很好的隔离度，但是相位误差较大[9]。
[0004] 现有的宽带低噪声放大器难以同时实现良好的输入匹配和很低的噪声，且多数局限于单端输入单端输出而只能与巴伦结构级联工作，这会增加级间匹配的复杂度，引入额外的噪声，芯片面积较大。
[0005] 参考文献：
[0006] 【1】齐凯.基于噪声抵消技术的CMOS宽带低噪声放大器设计[J].
微电子学,2012,42(5):622-626.
[0007] 【2】Li C F,Chou S C,Lai C M,et al.A feedforward noise and distortion cancellation technique for CMOS broadband LNA-mixer[C]//Solid-State Circuits Conference.IEEE,2014:337-340.
[0008] 【3】Arshad S,Ramzan R,Muhammad K,et al.A sub-10mW,noise cancelling,wideband LNA for UWB applications[J].AEU-International Journal of Electronics and Communications,2014,69(1):109-118.
[0009] 【4】Nejdel A.Flexible Receivers in CMOS for Wireless Communication[J].2015.
[0010] 【5】Perumana B G,Zhan J H C,Taylor S S,et al.Resistive-Feedback CMOS Low-Noise Amplifiers for Multiband Applications[J].2008,56(5):1218-1225.[0011] 【6】Parvizi M,Allidina K,El-Gamal M N.A Sub-mW,Ultra-Low-Voltage,Wideband Low-Noise Amplifier Design Technique[J].IEEE Transactions on Very Large Scale Integration Systems,2015,23(6):1111-1122.
[0012] 【7】Azevedo F,Mendes L,Fialho V,et al.A 5GHz/1.8V CMOS active balun integrated with LNA[J].2008.
[0013] 【8】Joo S,Choi T Y,Kim J Y,et al.A 3-to-5GHz UWB LNA with a low-power balanced active balun[C]//Radio Frequency Integrated Circuits Symposium,2009.Rfic.IEEE Xplore,2009:303-306.
[0014] 【9】Yuan S,Zhao J,Li Y.Design and simulation of an improved wideband low noise amplifier with an active balun[C]//International Conference on Automatic Control and Artificial Intelligence.2012:786-789.
发明内容
[0015] 本发明要解决的技术问题是提供一种可以工作在0.1～1.2GHz频段的宽带单转双低噪声放大器，将噪声抵消技术和有源巴伦技术应用于同一个电路中，在宽带同时实现良好的输入匹配和低噪声性能，同时具有单端输入差分输出的功能，结构简单，可以制作较小的芯片，能够CMOS 0.18um工艺实现，设计具有可复制性。技术方案如下：
[0016] 一种宽带单端转差分低噪声放大器，包括：输入匹配级电路和噪声抵消级电路，所述输入匹配级电路，其输入端接收信号输入端的信号(IN)，产生相位相反的两路信号，分别通过
高通滤波器输出到后级的噪声抵消级电路；
[0017] 所述噪声抵消级电路，该噪声抵消级电路有三个输入端，两个输出端，其中两路输入连接输入匹配级的两路输出，另一路输入接收信号输入端的信号(IN)，输出两路差分信号(OUT+/OUT-)；
[0018] 所述输入匹配级电路包括：第一晶体管(M1)，第二晶体管(M2)，第三晶体管(M3)，第四晶体管(M4)，第五晶体管(M5)；其中，所述第一晶体管(M1)的栅极分别与第二晶体管(M2)的栅极、第一电容(C1)的第二端、第一电阻(R1)的第一端和第六电容(C6)的第一端连接；
[0019] 所述的第一晶体管(M1)的漏极分别与第二晶体管(M2)的漏极、第一电阻(R1)的第二端、第三电容(C3)的第一端和第四电容(C4)的第一端连接；
[0020] 所述的第二晶体管(M2)的源极分别与第三晶体管(M3)的漏极和第二电容(C2)的第二端连接；
[0021] 所述第四晶体管(M4)的栅极分别与第二电阻(R2)的第一端和第三电容(C3)的第二端连接；
[0022] 所述第四晶体管(M4)的漏极分别与第五晶体管(M5)的漏极和第五电容(C5)的第一端连接。
[0023] 所述噪声抵消级电路包括：第六晶体管(M6)，第七晶体管(M7)，第八晶体管(M8)，第九晶体管(M9)，第十晶体管(M10)，第十一晶体管(M11)；
[0024] 其中所述第六晶体管(M6)的栅极分别与第五电阻的第一端和第六电容(C6)的第二端连接；
[0025] 所述第六晶体管(M6)的漏极与第七晶体管(M7)的源极连接；
[0026] 所述第七晶体管(M7)的漏极分别与第八晶体管(M8)的源极、第七电容(C7)的第一端和第八电容(C8)的第一端连接；
[0027] 所述第八晶体管(M8)的栅极与第三电阻(R3)的第二端和第四电容(C4)的第二端连接；
[0028] 所述第九晶体管(M9)的栅极分别与第六电阻(R6)的第一端和第七电容(C7)的第二端连接；
[0029] 所述第九晶体管(M9)的漏极与第十晶体管(M10)的源极连接；
[0030] 所述第十晶体管(M10)的漏极分别与第十一晶体管(M11)的源极和第九电容(C9)的第一端连接；
[0031] 所述第十一晶体管(M11)的栅极分别与第四电阻(R4)的第二端和第五电容(C5)的第二端连接。
[0032] 所述第三晶体管(M3)的栅极和第五晶体管(M5)的栅极均与第一
电压源(V1)连接；
[0033] 所述第二电阻(R2)的第二端、第五电阻(R5)的第二端和第六电阻(R6)的第二端均与第二电压源(V2)连接；
[0034] 所述第三晶体管(M3)的源极、第五晶体管(M5)的源极、第八晶体管(M8)的漏极、第十一晶体管(M11)的漏极、第二电容(C2)的第一端、第三电阻(R3)的第一端和第四电阻(R4)的第一端均与第三电压源(V3)连接；
[0035] 所述第一晶体管(M1)的源极、第四晶体管(M4)的源极、第六晶体管(M6)的源极和第九晶体管(M9)的源极均与接地端连接。
[0036] 所述信号输入端(IN)连接第一电容(C1)的第一端；
[0037] 所述第八电容(C8)的第二端连接第一信号输出端(OUT+)；
[0038] 所述第九电容(C9)的第二端连接第二信号输出端(OUT-)。
[0039] 与
现有技术相比，本发明
实施例的技术方案的有益效果是：
[0040] (1)本发明采用噪声抵消技术，在宽带实现良好的输入匹配和较低的噪声。
[0041] (2)本发明将有源巴伦技术结合于噪声抵消技术中，而非在低噪声放大器后单独增加一级有源巴伦，降低级间匹配的复杂度，并避免由巴伦带来的噪声和匹配不好引起的增益损耗。
[0042] (3)本发明中使用的器件主要包括MOS管、电阻和电容，整体电路不含电感，从而节省芯片面积，降低了成本。
[0043] (4)本发明采用深亚微米0.18umCMOS工艺实现，1.8V低
电源电压供电，其功耗消耗较低。
[0044] (5)本发明的实现采用主流CMOS工艺，可以与普通采用CMOS工艺的数字基带电路集成在同一
块芯片上，容易实现片上系统集成。
附图说明
[0045] 图1是本发明低噪声放大器的电路结构图；
[0046] 图2为本发明低噪声放大器的噪声系数的仿真结果图；
[0047] 图3是本发明低噪声放大器的S参数的仿真结果图；
[0048] 图4是本发明低噪声放大器的两端口
输出信号相位的仿真结果图；
[0049] 图5是本发明低噪声放大器的两端口输出信号增益的仿真结果图；
[0050] 图6是本发明低噪声放大器的线性度的仿真结果图。
具体实施方式
[0051] 为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0052] 如图1所示，所述输入匹配级电路包括：第一晶体管(M1)，第二晶体管(M2)，第三晶体管(M3)，第四晶体管(M4)，第五晶体管(M5)；
[0053] 其中，所述第一晶体管(M1)的栅极分别与第二晶体管(M2)的栅极、第一电容(C1)的第二端、第一电阻(R1)的第一端和第六电容(C6)的第一端连接；
[0054] 所述的第一晶体管(M1)的漏极分别与第二晶体管(M2)的漏极、第一电阻(R1)的第二端、第三电容(C3)的第一端和第四电容(C4)的第一端连接；
[0055] 所述的第二晶体管(M2)的源极分别与第三晶体管(M3)的漏极和第二电容(C2)的第二端连接；
[0056] 所述第四晶体管(M4)的栅极分别与第二电阻(R2)的第一端和第三电容(C3)的第二端连接；
[0057] 所述第四晶体管(M4)的漏极分别与第五晶体管(M5)的漏极和第五电容(C5)的第一端连接。
[0058] 本发明的实施例中，第一晶体管(M1)、第二晶体管(M2)和第一电阻(R1)构成电阻并联反馈的
电流复用结构，利用互补共栅极晶体管跨导提供输入阻抗，保证在较宽的频带内具有良好的输入匹配特性，在相同的偏置电流下，层叠的NMOS管和PMOS管将单管跨导增大到两管跨导之和，在不增加功耗的情况下提高电路增益。该结构还能提高电路的鲁棒性，可以降低寄生效应、
温度以及工艺变化对功率增益和输入阻抗匹配的影响。输入级晶体管M1和M2的噪声电流流经第一电阻(R1)和电源内阻从而在X和Y点形成同相噪声电压，同时由于共源放大器的反相放大特性，X和Y点有反相有用信号电压，这种差别正是噪声抵消的关键。M4和M5构成的共源放大器将互补共栅极的输出实现反相放大后作为噪声抵消级的输入之一，是形成单端输入差分输出的
基础。
[0059] 如图1所示，所述噪声抵消级电路包括：第六晶体管(M6)，第七晶体管(M7)，第八晶体管(M8)，第九晶体管(M9)，第十晶体管(M10)，第十一晶体管(M11)；
[0060] 其中所述第六晶体管(M6)的栅极分别与第五电阻的第一端和第六电容(C6)的第二端连接；
[0061] 所述第六晶体管(M6)的漏极与第七晶体管(M7)的源极连接；
[0062] 所述第七晶体管(M7)的漏极分别与第八晶体管(M8)的源极、第七电容(C7)的第一端和第八电容(C8)的第一端连接；
[0063] 所述第八晶体管(M8)的栅极与第三电阻(R3)的第二端和第四电容(C4)的第二端连接；
[0064] 所述第九晶体管(M9)的栅极分别与第六电阻(R6)的第一端和第七电容(C7)的第二端连接；
[0065] 所述第九晶体管(M9)的漏极与第十晶体管(M10)的源极连接；
[0066] 所述第十晶体管(M10)的漏极分别与第十一晶体管(M11)的源极和第九电容(C9)的第一端连接；
[0067] 所述第十一晶体管(M11)的栅极分别与第四电阻(R4)的第二端和第五电容(C5)的第二端连接。
[0068] 本发明的实施例中，源跟随器M8将Y点噪声电压同相放大，M6和M7共源共栅放大器将X点噪声电压信号反相放大，在M8源极进行
叠加，噪声可以在输出端OUT+处抵消；同理，源跟随器M11将Z点噪声电压同相放大，M9和M10共源共栅放大器将M7漏极处的噪声电压反相放大，在M8源极进行叠加，噪声可以在输出端OUT-处抵消。同时对于有用信号，M8将Y点信号同相放大因而与X点相位相反，M6和M7共源共栅放大器将X点反相放大，在输出端OUT+处得以加强；M11将Z点信号同相放大因而与X点相位相同，M9和M10共源共栅放大器反相放大M6和M7共源共栅放大器的输出信号因而与X点相位相同，在输出端OUT-处得以加强，且与输出端OUT+的信号相位相反。M7和M10可以抑制密勒效应，提高反向隔离度，增加电路
稳定性，使输入输出阻抗匹配网络互不影响。只要仔细设计MOS管跨导值就可以实现在两个端口处分别抵消输入级噪声并形成差分输出信号。同时由于M8和M11的跨导提供输出阻抗，可以在较宽频带范围内实现输出匹配，增加了电路系统的增益平坦度。
[0069] 本发明的实施例中，所述第三晶体管(M3)的栅极和第五晶体管(M5)的栅极均与第一电压源(V1)连接；所述第二电阻(R2)的第二端、第五电阻(R5)的第二端和第六电阻(R6)的第二端均与第二电压源(V2)连接；所述第三晶体管(M3)的源极、第五晶体管(M5)的源极、第八晶体管(M8)的漏极、第十一晶体管(M11)的漏极、第二电容(C2)的第一端、第三电阻(R3)的第一端和第四电阻(R4)的第一端均与第三电压源(V3)连接；所述第一晶体管(M1)的源极、第四晶体管(M4)的源极、第六晶体管(M6)的源极和第九晶体管(M9)的源极均与接地端连接。所述信号输入端(IN)连接第一电容(C1)的第一端；所述第八电容(C8)的第二端连接第一信号输出端(OUT+)；所述第九电容(C9)的第二端连接第二信号输出端(OUT-)。
[0070] 本文采用TSMC CMOS 0.18um工艺，利用Cadence RF Spectre对电路进行仿真验证。
[0071] 图2为本发明所述0.1～1.2GHz宽带低噪声放大器噪声系数的仿真结果。由此可以看出，在0.1～1.2GHz频带范围内，噪声系数在3.2～4.1dB，表明本发明的低噪声放大器在整个频带内具有良好的噪声系数。
[0072] 图3为本发明所述0.1～1.2GHz宽带低噪声放大器S参数的仿真结果。由此可以看出，在0.1～1.2GHz频带范围内，S11<-15，S22<-19，表明本发明的低噪声放大器在整个频带内实现了良好的输入输出匹配；S12<-44，表明本发明的低噪声放大器具有良好的反向隔离性能；S21最大值为13.5dB，表明本发明的低噪声放大器具有较高的增益。
[0073] 图4为本发明所述0.1～1.2GHz宽带低噪声放大器两输出端口的相位和增益的仿真结果。由此可以看出，在0.1～1.2GHz频带范围内，相位误差为2.5°，证明输出信号具有很好的差分特性，该LNA能够实现巴伦的功能。
[0074] 图5为本发明所述0.1～1.2GHz宽带低噪声放大器端口的线性度的仿真结果。由此可以看出，在频率为700M时输入1dB压缩点为-8dBm，表明本发明的低噪声放大器具有良好的线性度。
[0075] 图6为本发明所述0.1～1.2GHz宽带低噪声放大器的稳定性因数。由此可以看出，Kf＞23，表明本发明的低噪声放大器具有无条件稳定性。
[0076] 本发明采用电阻并联反馈的电流复用结构，利用晶体管跨导提供输入阻抗，保证在较宽的频带内具有良好的输入匹配特性，且在相同的偏置电流下，层叠的NMOS管和PMOS管将单管跨导增大到两管跨导之和，在不增加功耗的情况下提高电路增益。该结构还能提高电路的鲁棒性，可以降低寄生效应、温度以及工艺变化对功率增益和输入阻抗匹配的影响。在输入匹配级后增加一级共源放大器增加一路反相信号输出，是实现单端输入双端输出的基础。噪声抵消级以源跟随器和共源共栅极的结合为基础，在输出端抵消输入匹配级的噪声并加强有用信号，形成相位相反幅值相等的差分信号，并且由源跟随器的跨导提供输出阻抗使得在较宽频带范围内具有良好的输出匹配。
[0077] 以上实施例仅用以说明本发明的电路结构，而非对其限制。此外，根据上述配置的示例性实施方式可有本领域技术人员理解和实施；可以对前述各实施例所记载的电路结构进行
修改，或者对其中部分电路结构进行等同替换；而这些修改或者替换，并不使相应电路结构的本质脱离本发明各实施例技术方案的基本特征。本发明的范围应根据
权利要求来解释。
