用于产生变换器的互补驱动信号的方法及振荡器
阅读：169发布：2020-05-08
专利汇可以提供用于产生变换器的互补驱动信号的方法及振荡器专利检索，专利查询，专利分析的服务。并且本 发明 提供一种用于产生变换器的互补驱动 信号 的方法及 振荡器 ，把功率管的驱动过程作为振荡器循环振荡的一部分，驱动 电压 检测模 块 检测判断功率管关断之后才开始产生死区时间和进行下一次振荡产生脉宽信号，整个过程是闭环的，从而可以有效避免由于功率管驱动延时而导致死区时间误差大的现象。，下面是用于产生变换器的互补驱动信号的方法及振荡器专利的具体信息内容。
1.用于产生变换器的互补驱动信号的方法，其特征在于，包括：
驱动电压检测模块检测当前所开通的功率管的驱动电压，当检测到驱动电压下降到设定值时，则判定当前所开通的功率管自开通状态转变为关闭状态；
当判定当前所开通的功率管转变为关闭状态后，产生死区时间，并且当所述死区时间完成后，时序脉宽产生电路模块再次产生驱动时序脉宽的逻辑信号，以驱动另一个功率管进入开通状态。
2.根据权利要求1所述的用于产生变换器的互补驱动信号的方法，其特征在于，还包括：
所述时序脉宽产生电路模块产生驱动时序脉宽的逻辑信号，在脉宽的有效时间内交叉驱动两个功率管。
3.根据权利要求2所述的用于产生变换器的互补驱动信号的方法，其特征在于，所述死区时间由所述驱动电压检测模块产生，或，由下降沿单边延时电路产生；所述驱动电压检测模块及所述下降沿单边延时电路的输出作为时序脉宽产生电路模块的输入。
4.用于产生变换器的互补驱动信号的振荡器，包括：时序脉宽产生电路模块及分频器模块，其特征在于，还包括：两个分别检测功率管Q1及功率管Q2的开通/关断状态的驱动电压检测模块；两个驱动电压检测模块的输入端口分别与功率管Q1、功率管Q2的栅极连接，输出端口分别连接至与非门的两个输入端，所述与非门的输出作为所述时序脉宽产生电路模块的输入。
5.根据权利要求4所述的用于产生变换器的互补驱动信号的振荡器，其特征在于，所述驱动电压检测模块包括：共源放大器及施密特触发器；NMOS管Mtest与上拉电阻Rvdd形成所述共源放大器，所述NMOS管Mtest的栅极作为所述驱动电压检测模块的输入端口；所述施密特触发器将所述共源放大器的输出电压整形输出逻辑电平，输出的逻辑电平作为所述驱动电压检测模块的输出。
6.根据权利要求5所述的用于产生变换器的互补驱动信号的振荡器，其特征在于，还包括：下降沿单边延时电路，所述与非门的输出端与所述下降沿单边延时电路的输入端连接，所述下降沿单边延时电路的输出作为所述时序脉宽产生电路模块的输入。
7.根据权利要求5所述的用于产生变换器的互补驱动信号的振荡器，其特征在于，所述驱动电压检测模块还包括：电容Cdelay；所述电容Cdelay一端与所述施密特触发器的输入端连接，另一端接地。
8.根据权利要求6所述的用于产生变换器的互补驱动信号的振荡器，其特征在于，还包括：P型功率管P1及P型功率管P2；所述P型功率管P1的栅极与第一非门的输出端连接，所述第一非门的输入端与所述分频器模块输出的其中一路连接，所述P型功率管P1的漏极与所述功率管Q2的漏极连接；所述P型功率管P2的栅极与第二非门的输出端连接，所述第二非门的输入端与所述分频器模块输出的另一路连接，所述P型功率管P2的漏极与所述功率管Q1的漏极连接。
9.根据权利要求8所述的用于产生变换器的互补驱动信号的振荡器，其特征在于，还包括：两个附加驱动单元；其中一个附加驱动单元的输出端与所述P型功率管P1的栅极连接，输入端与所述第一非门的输出端连接；另一个附加驱动单元的输出端与所述P型功率管P2的栅极连接，输入端与所述第二非门的输出端连接。
用于产生变换器的互补驱动信号的方法及振荡器
技术领域
[0001] 本发明属互补驱动信号的产生技术领域，尤其涉及一种用于产生变换器的互补驱动信号的方法及振荡器。
背景技术
[0002] 如图1所示，现有技术中的自激式推挽变换器因其结构简单、磁通利用率高且体积小的特点，被广泛应用在微功率模块DCDC隔离变换器中。但是由于自激推挽固有的一些缺陷以及近年来集成电路工艺的快速发展，逐渐被集成电路的它激推挽所取代，因为集成电路具有较好的器件匹配性及信号的检测与控制，可极大的提高变换器的一致性与可靠性，例如TI推出的低噪声推挽控制器SN6501。
[0003] 如图2所示，推挽控制器SN6501，振荡器OSC经过分频器Freq.Divider产生两路互补的逻辑信号S和 再经过BBM Logic模块产生两路具有一定死区时间的互补信号G2和G1。互补驱动信号的产生是由分频而来，那么两路信号的宽度是一样的，占空比都是50％，因此具有极高的对称性，并且对称性与振荡器OSC的参数无关，它仅仅影响振荡周期，即两路信号的宽度。驱动的高对称性正是推挽和全桥电源拓扑结构所需要的，再加上MOS管Q1和MOS管Q2的参数也可满足高度的一致性，从而可以有效地减小电源出现偏磁现象。BBM Logic模块使两路信号产生死区时间，因为MOS管Q1和MOS管Q2不能同时开通，所以一个MOS管关断后再过一小段时间再开启另一个MOS管，如图3所示，tBBM是驱动的死区时间。
[0004] 当MOS管Q1开通时变压器所加电压的极性在图2中已标明，原边电流从VIn进入绕组NP2和MOS管Q1流到地，副边电流从通过绕组NS1和正偏二极管D1给电容CO充电，MOS管Q2和二极管D2处于反偏截止状态。当MOS管Q2导通时，能量从VIn通过变压器主边绕组和副边绕组进行传递，再通过正偏的整流二极管D2存储在输出电容CO里，MOS管Q1和MOS管Q2不断反复地交替开关，能量从隔离变压器的原边VIn传输到副边VOUT，需要隔离的负载端可从自此处获得所需的能量。
[0005] 如图4所示，振荡器为推挽变换器的两个功率管Q1和Q2提供驱动时序，振荡器包括：脉宽产生模块101、分频模块102、两个驱动模块103及延时电路105。分频模块102将脉宽产生模块101输出的CLK信号分离出两路互补的信号S和 两个驱动模块103在两路互补信号的作用下，按照互补时序驱动功率管。CLK信号经过非门NOT和与非门NAND后作为该电路的输入，非门NOT和与非门NAND对CLK信号做了两次“非”运算，在逻辑上跟CLK信号直接与延时电路105的输入端Ldi相连是一样的，为了对比性强而特意添加与非门NAND，作用是产生两路互补驱动信号的时间间隔，即死区时间。
[0006] 如图5所示，振荡器产生的具有设定低电平宽度的时钟CLK经过分频后产生两路选择信号，通过两个与门分离出两路互补的控制信号S和 S的上升沿与 的下降沿，或者S的下降沿与 的上升沿之间的时间宽度也是死区时间宽度，即图中t2～t3、t4～t5、t6～t7。按照S和 提供的时序，在有效高电平时驱动电路分别开启两个功率管Q1和Q2，产生的栅极电压波形分别是G2和G1。在t2时刻S变为低电平，经过一小段时间后G2电压开始下降，直到t23时刻电压小于功率管Q2的阈值电压而真正关闭，再经过一段时间后 变为高电平，在t3时刻功率管Q1的栅极电压G1达到阈值电压而开启。可以看出栅极的电压是逐渐减小的，在t23时刻功率管才真正关断，从而在t2～t3之间由于驱动延时的存在，t23～t2的时间被吃掉的了，真正的死区时间约等于t3减去t23。所以，由于器件的参数精度差或温度变化，容易出现死区时间偏小和驱动延时偏大的情况，就会导致两个功率管同时导通的现象。
[0007] 如图6所示，在死区时间t2′～t3′之间功率管Q2的栅极电压G2还未下降到阈值电压之下，直到t23′才真正关闭，从而在t3′～t32′这段时间两个功率管Q1和Q2是共通的。
[0008] 无论是采用传统方案设计的产生互补信号的振荡器还是推挽控制器SN6501，它们有一个共同的特点就是互补驱动信号由振荡器产生两路互补控制信号，然后传送给驱动模块用以驱动功率管，这一过程是开环的，这就在实际应用中存在一致性不好的缺陷。理由如下：
[0009] 第一，推挽变换器的两路功率管的驱动必须存在死区时间，否则会出现两个功率管共通的现象，从而存在效率、EMI、噪声等性能问题。
[0010] 第二，为了降低推挽变换器的开关噪声和EMI，驱动电路的输出是要增加类似于电阻之类的电路来减小功率管的驱动速度，特别像TI公司的芯片做低噪声的特性，驱动延时较大。
[0011] 第三，互补控制信号的死区时间是由独立的电路产生的，与驱动电路无关。
[0012] 第四，集成电路内部的器件之间的匹配性能虽然可以做得很好，但是参数的绝对值不精确的，电阻、电容的精度都在±20％左右，电阻还有较大的温度系数。所以互补控制信号的死区时间和功率管驱动电路产生的延时都是不精确的，它们之间的差值才是两路功率管驱动电压真正的死区时间tBBM，若控制信号的死区时间偏小，而功率管的驱动延时偏大，容易导致共通。
[0013] 第五，若是把控制信号的死区时间增加，那么会导致死区时间可能变大的问题，死区时间偏大，功率管的实际占空比变小，存在输出电压变小，纹波变大等问题。
[0014] 而且，变换器的开关频率越高，上述的缺陷就越明显。
发明内容
[0015] 为解决上述技术问题，本发明提供一种用于产生变换器的互补驱动信号的方法及振荡器。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
[0016] 本发明采用如下技术方案：
[0017] 在一些说明性的实施例中，本发明提供一种用于产生变换器的互补驱动信号的方法，包括：驱动电压检测模块检测当前所开通的功率管的驱动电压，当检测到驱动电压下降到设定值时，则判定当前所开通的功率管自开通状态转变为关闭状态；当判定当前所开通的功率管转变为关闭状态后，产生死区时间，并且当所述死区时间完成后，时序脉宽产生电路模块再次产生驱动时序脉宽的逻辑信号，以驱动另一个功率管进入开通状态。
[0018] 其中，所述的用于产生变换器的互补驱动信号的方法，还包括：所述时序脉宽产生电路模块产生驱动时序脉宽的逻辑信号，在脉宽的有效时间内交叉驱动两个功率管。
[0019] 其中，所述死区时间由所述驱动电压检测模块产生，或，由下降沿单边延时电路产生；所述驱动电压检测模块及所述下降沿单边延时电路的输出作为时序脉宽产生电路模块的输入。
[0020] 在一些说明性的实施例中，本发明还提供一种用于产生变换器的互补驱动信号的振荡器，包括：时序脉宽产生电路模块及分频器模块，还包括：两个分别检测功率管Q1及功率管Q2的开通/关断状态的驱动电压检测模块；两个驱动电压检测模块的输入端口分别与功率管Q1、功率管Q2的栅极连接，输出端口分别连接至与非门的两个输入端，所述与非门的输出作为所述时序脉宽产生电路模块的输入。
[0021] 其中，所述驱动电压检测模块包括：共源放大器及施密特触发器；NMOS管Mtest与上拉电阻Rvdd形成所述共源放大器，所述NMOS管Mtest的栅极作为所述驱动电压检测模块的输入端口；所述施密特触发器将所述共源放大器的输出电压整形输出逻辑电平，输出的逻辑电平作为所述驱动电压检测模块的输出。
[0022] 其中，所述的用于产生变换器的互补驱动信号的振荡器，还包括：下降沿单边延时电路，所述与非门的输出端与所述下降沿单边延时电路的输入端连接，所述下降沿单边延时电路的输出作为所述时序脉宽产生电路模块的输入。
[0023] 其中，驱动电压检测模块还包括：电容Cdelay；所述电容Cdelay一端与所述施密特触发器的输入端连接，另一端接地。
[0024] 其中，所述的用于产生变换器的互补驱动信号的振荡器，还包括：P型功率管P1及P型功率管P2；所述P型功率管P1的栅极与第一非门的输出端连接，所述第一非门的输入端与所述分频器模块输出的其中一路连接，所述P型功率管P1的漏极与所述功率管Q2的漏极连接；所述P型功率管P2的栅极与第二非门的输出端连接，所述第二非门的输入端与所述分频器模块输出的另一路连接，所述P型功率管P2的漏极与所述功率管Q1的漏极连接。
[0025] 其中，所述的用于产生变换器的互补驱动信号的振荡器，还包括：两个附加驱动单元；其中一个附加驱动单元的输出端与所述P型功率管P1的栅极连接，输入端与所述第一非门的输出端连接；另一个附加驱动单元的输出端与所述P型功率管P2的栅极连接，输入端与所述第二非门的输出端连接。
[0026] 本发明所带来的有益效果：把功率管的驱动过程作为振荡器循环振荡的一部分，检测判断功率管关断之后才开始产生死区时间和进行下一次振荡产生脉宽信号，整个过程是闭环的，从而可以有效避免由于功率管驱动延时而导致死区时间误差大的现象。连续两次驱动功率管的时间间隔是等驱动电压检测模块确实关断后才开始产生的，所以驱动电路关断功率管所需时间的长短并不影响死区时间的大小，驱动过程属于振荡器的整个闭环之中。因此，为了功率开关过程的低噪声，即使驱动电路的驱动能力很多而驱动时间长也不会导致共通现象，即连续两次驱动功率管没有时间间隔甚至交叠了，因此在提升振荡器的整体性能的同时还可保证提供一种结构较为简单的振荡器，降低成本。附图说明
[0027] 图1为现有技术自激式推挽变换器的电路原理图；
[0028] 图2为TI公司推出的推挽控制器SN6501的应用电路图；
[0029] 图3为推挽变压器SN6501的MOS管的漏极波形；
[0030] 图4为采用传统方案设计的产生互补信号的振荡器；
[0031] 图5为采用传统方案设计的产生互补信号的振荡器在正常情况下的信号时序波形；
[0032] 图6为采用传统方案设计的产生互补信号的振荡器在异常情况下的信号时序波形；
[0033] 图7是本发明振荡器在实施例1中的示意图；
[0034] 图8是本发明振荡器在实施例1中下降沿单边延时电路的示意图；
[0035] 图9是本发明振荡器在实施例1中下降沿单边延时电路的输入输出特性；
[0036] 图10是本发明振荡器在实施例1中驱动电压检测模块的示意图；
[0037] 图11是本发明振荡器在实施例1中的信号时序波形；
[0038] 图12是本发明振荡器在实施例2中的示意图；
[0039] 图13是本发明振荡器在实施例2中驱动电压检测模块的示意图；
[0040] 图14是本发明振荡器在实施例3中的示意图；
[0041] 图15是本发明驱动电路及附加驱动单元的示意图；
[0042] 图16是本发明用于产生变换器的互补驱动信号的方法的流程示意图。
具体实施方式
[0043] 以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。
[0044] 本发明所提出的振荡器，产生时序脉宽作为驱动功率管的时序，从时序脉宽发出后驱动电路开通功率管Q1及功率管Q2，待时序脉宽结束时驱动电路203开始关断功率管，由于驱动电路203提供的驱动电流有限而不会立即关断功率管，此时驱动电压检测模块204来判断功率管是否关断，待功率管确定关断时开始计时，延迟一段死区时间后振荡器再次产生时序脉宽，并进行下一次功率驱动，如此不断反复而形成振荡。
[0045] 实施例1：
[0046] 如图7所示，提供一种用于产生变换器的互补驱动信号的振荡器，包括：时序脉宽产生电路模块201、分频器模块202、驱动电路203、驱动电压检测模块204及下降沿单边延时电路205。
[0047] 时序脉宽产生电路模块201包括：振荡器电容COSC、充电基准电流源Iref、比较器CMP以及比较电压Vref、开关NM、非门NOT2。振荡器电容COSC上的电压小于比较电压Vref时，比较器CMP的输出CLK为高电平，开关NM关闭，振荡器电容COSC以电流Iref充电，充电到比较电压Vref时比较器CMP翻转使得开关NM开通，从而泄放完电容的电荷以作为下次充电的起点。
[0048] 分频器模块202包括：下降沿动作的D触发器DFF、非门NOT1、与门AND1及与门AND2，作用是将时序脉宽产生电路模块201输入的CLK信号分离出两路互补信号S和[0049] 驱动电路203为两个，在两路互补信号S和 的作用下，按照互补时序分别驱动功率管Q1及功率管Q2，按照时序脉宽为功率管Q1及功率管Q2提供一定的驱动电流，抬高或拉低功率管Q1及功率管Q2的控制端电压，以使其开通。
[0050] 下降沿单边延时电路205，作用是产生两路互补驱动信号的时间间隔，即死区时间。如图8和9所示，输入Ldi＝0时，Ldo＝0；输入Ldi＝1时，Ldo＝1，但是Ldi从高电平变到低电平时会延时一段时间后才输出低电平，图9中tHL1～tHL2便是该延迟时间；Ldi从低电平变为高电平时没有延时，图9中tLH时刻从低变为高时无延时。
[0051] 驱动电压检测模块204为两个，分别检测功率管Q1及功率管Q2的开通/关断状态。两个驱动电压检测模块204的输入端口分别与功率管Q1、功率管Q2的栅极连接，输出端口分别连接至与非门NAND的两个输入端，与非门NAND的输出端与下降沿单边延时电路205的输入端连接，下降沿单边延时电路205的输出作为时序脉宽产生电路模块201的输入。当两个功率管栅极电压高而使其导通时输出逻辑高电平，反之输出低电平，可见，两个驱动电压检测模块204在输入输出电压上具有逻辑“非的关系”。
[0052] 如图10所示，驱动电压检测模块204包括：共源放大器及施密特触发器SMT；NMOS管Mtest与上拉电阻Rvdd形成共源放大器，NMOS管Mtest的栅极作为驱动电压检测模块204的输入端口VGT；施密特触发器SMT将共源放大器的输出电压整形输出较理想的逻辑电平，输出的逻辑电平作为驱动电压检测模块204的输出VFB。其中，施密特触发器SMT的特性为正向的，输入低电平时输出也为低电平，反之，输入高电平时输出为高电平。
[0053] 当两个功率管的栅极电压在NMOS管Mtest的阈值之上不远处逐渐减小时，NMOS管Mtest的漏极电压逐渐增加，直到VFB输出高电平，表示功率管已完全关断。用检测用的NMOS管Mtest的阈值电压来感应判断功率管是否开启，具有较高参数匹配性，从而精度较高；且检测速度快，因为功率管的关断时间在几十到几百纳秒，因此该实现电路结构简单实用。
[0054] 如图7所示，两路驱动电压检测模块204的输出逻辑VFB2和VFB1经过与非运算后作为下降沿单边延时电路205的输入，这样时序脉宽产生电路模块201、分频器模块202、驱动电路203、驱动电压检测模块204、再到下降沿单边延时电路205形成整个闭环振荡，产生死区时间的不易受驱动延时影响的互补驱动信号。
[0055] 如图11所示，在信号S变为低电平后，下降沿单边延时电路205的输入信号Ldi并不会立即变为低电平而产生死区时间，而是随着功率管Q2的栅极电压G2下降到关闭电压时才变为低电平，产生死区时间，当然，本专利并不限定完全关闭，只要通过的电流比较小就可认为到达关闭状态。所以，本发明是在功率管关断的反馈信号到达时才产生死区时间，是一个闭环的反馈过程，若驱动延时变化，产生死区时间的起始时刻也跟着变化，但是死区时间的宽度并不受驱动延时的影响，从而既保证了永远不会出现共通的现象，又可保证死区时间的精度。
[0056] 实施例2：
[0057] 如图12和13所示，实施例2与实施例1的区别在于，实施例2没有用来产生死区时间的下降沿单边延时电路，而是把产生延时的功能在驱动电压检测模块204中实现，具体的，驱动电压检测模块204还包括：电容Cdelay；电容Cdelay一端与施密特触发器SMT的输入端连接，另一端接地，用于产生所需要的死区时间。两个驱动电压检测模块的输出端口分别连接至与非门NAND的两个输入端，与非门NAND的输出作为时序脉宽产生电路模块201的输入。当功率管的栅极电压减小到一定程度，NMOS管Mtest也逐渐关断，那么vdd通过上拉电阻Rvdd逐渐给电容Cdelay充电，达到施密特触发器SMT的上限阈值电压时发生翻转而输出高电平，这个充电过程便产生了所需的死区时间。
[0058] 本实施例的实现电路简单，同时实现了功率管栅极的检测功能与产生死区时间这两个功能。由于功率管Q2关断到功率管Q1开启的死区时间和功率管Q1关断到功率管Q2开启的死区时间分别由两个驱动电压检测模块204产生的，所以在实际应用中需要在集成电路版图上对两个驱动电压检测模块204进行匹配，即它们的版图靠得很近，这样因为电路参数基本相同而获得好的对称性。实施例1的方式虽然电路多一点，但是两个不同时间段的死区时间都是由同一电路产生的，从而是一样的，且不需要版图特别处理。实施例1及实施例2是两种不同的方式实现高度对称的互补驱动。
[0059] 实施例3：
[0060] 如图14所示，为了描述本实施例中振荡器的应用原理，图14中示出由原边绕组NP、副边绕组NS1、副边绕组NS2组成的变压器，以及整流管CR1、整流管CR2、输出电容Co组成的副边整流电路，RL为负载电阻。
[0061] 本实施例与实施例1相比，不同点在于，还包括：P型功率管P1、P型功率管P2以及两个附加驱动单元206，两个附加驱动单元206用于分别驱动P型功率管P1及P型功率管P2。
[0062] P型功率管P1的栅极与其中一个附加驱动单元206的输出端VO连接，该附加驱动单元206的输入端Vi端与第一非门NOT3的输出端连接，第一非门NOT3的的输入端与分频器模块202输出的其中一路连接，P型功率管P1的漏极与功率管Q2的漏极连接。
[0063] P型功率管P2的栅极与另一个附加驱动单元206的输出端VO连接，该附加驱动单元206的输入端Vi端与第二非门NOT4的输出端连接，第二非门NOT4的的输入端与分频器模块
202输出的另一路连接，P型功率管P2的漏极与功率管Q1的漏极连接。
202输出的另一路连接，P型功率管P2的漏极与功率管Q1的漏极连接。
[0064] 因为P型功率管的驱动逻辑与N型功率管相反，所以需要增加第一非门NOT3和第二非门NOT4，P型功率管P2的开关由信号S控制，P型功率管P1的开关由 控制。当S＝1时，在变压器原边，同时开启功率管Q2和P型功率管P2，那么电流从输入电源的正端Vdd通过P型功率管P2流入变压器主边绕组NP的异名端，然后从主边绕组的同名端流出，再经过功率管Q2流入到输入电源的负端，从而形成主边的激磁电流回路。在变压器副边，电流从副边绕组NS2的异名端流出，再通过整流二极管CR2的阳极流入阴极流出，为输出电容Co和负载电阻RL供电，从而形成副边的一条整流回路。可见在S＝1的控制下，把输入电源的能量从原边和副边路径隔离传输到了负载端。从该拓扑的对称性容易推出，当 时，同时开启功率管Q1和P型功率管P1，电流从变压器主边绕组的同名端流入异名端流出而形成主边另一回路；电流从副边绕组NS1的同名端流出，经过整流二极管CR1后为输出电容Co和负载端供电，形成副边的另一条整流回路。S＝1， 交替作用形成互补的控制便形成了全桥式变换器的驱动。
[0065] 全桥式变换器最大的优势是变压器原边仅需要一个绕组，简化了变换器的设计，减小了其体积。但是需要一对P型功率管以及为其提供互补的驱动为代价，以实现从两个相反的方向来驱动变压器绕组，形成两个互补的电流回路。跟推挽式变换器相同地，需要产生带有一定死区时间的高度对称的互补驱动信号。假设N型功率管和P型功率管驱动所需的时间相同或者相差不大，只要差值大幅小于死区时间便可这样认为，那么可以像推挽式变换器的驱动那样仅检测功率N型功率管，即功率管Q1及Q2的栅极电压来形成本发明闭环式互补信号振荡器，当然也可以检测两个P型功率管P1及P2的栅极电压，或者同时检测N型功率管Q1、Q2以及P型功率管P1、P2的栅极电压来判断它们的关断状态。
[0066] 如图15所示，实施例1至实施例3中的驱动电路203以及实施例3中的附加驱动单元206的结构相同，用在CMOS集成电路中常用一组驱动能力逐级放大的非门加驱动电阻来实现，驱动电阻是为了降低功率管的开关噪声，当然实际中也常用电流型驱动来代替驱动电阻的效果。
[0067] 如图7、12、14、16所示，提供一种用于产生变换器的互补驱动信号的方法，包括：
[0068] S1：时序脉宽产生电路模块产生驱动时序脉宽的逻辑信号CLK。
[0069] 即时序脉宽产生电路模块产生驱动时序脉宽，并且由分频器模块将时序脉宽产生电路模块输入的CLK信号分离出两路互补信号S和 使得时序脉宽产生电路模块在脉宽的有效时间内交叉驱动功率管Q1及功率管Q2。
[0070] S2：驱动电压检测模块检测当前所开通的功率管的驱动电压，当检测到驱动电压下降到设定值时，则判定当前所开通的功率管自开通状态转变为关闭状态。
[0071] 驱动电压检测模块的数量为两个，分别对应检测功率管Q1及功率管Q2。
[0072] S3：当判定当前所开通的功率管转变为关闭状态后，才开始产生死区时间。
[0073] S4：当死区时间完成后，时序脉宽产生电路模块再次产生驱动时序脉宽的逻辑信号，以驱动另一个功率管进入开通状态。
[0074] 步骤S2至S4具体为，以脉宽的有效时间内选择开通功率管Q1为前提时，当对应于功率管Q1的驱动电压检测模块检测到功率管Q1的驱动电压下降到设定值时，则判定功率管Q1自开通状态转变为关闭状态，检测判定功率管Q1关断之后才开始产生死区时间和进行下一次振荡产生脉宽信号，再驱动功率管Q2进入开通状态。
[0075] 相反的，以脉宽的有效时间内选择开通功率管Q2为前提时，当对应于功率管Q2的驱动电压检测模块检测到功率管Q2的驱动电压下降到设定值时，则判定功率管Q2自开通状态转变为关闭状态，检测判定功率管Q2关断之后才开始产生死区时间和进行下一次振荡产生脉宽信号，再驱动功率管Q1进入开通状态。
[0076] 如图11所示，逻辑信号CLK的有效电平是高电平，即在高电平时作为驱动功率管Q1或功率管Q2的控制信号。然后分离出来两路控制信号S和 S＝1和 交替出现，也就交替地驱动功率管Q1及功率管Q2。第一个脉宽S＝1变为0后，功率管Q2的驱动电压G2从高电压开始降低，直到T2时刻被检测驱动电压小于设定值，从此时开始计时产生一段死区时间，到T3时刻延迟时间结束，再次产生驱动脉宽信号，即再次CLK＝1，因为上次是驱动功率管Q2的S＝1，那么下次选择驱动功率管Q1的 最终不断循环，产生互补的驱动信号CLK，以及交替地驱动两路功率管，这样就把对功率管驱动电压的检测过程包含在振荡器闭环振荡的过程中，有效地避免了功率管驱动延时带来的不良影响。
[0077] 其中，死区时间由驱动电压检测模块产生，或，由下降沿单边延时电路产生；驱动电压检测模块及下降沿单边延时电路的输出作为时序脉宽产生电路模块的输入。因此，本发明的用于产变换器的互补驱动信号的方法是把功率管的驱动过程作为振荡器循环振荡的一部分，检测判定功率管关断之后才开始产生死区时间和进行下一次振荡产生脉宽信号，是闭环的，从而可以有效避免由于功率管驱动延时而导致死区时间误差大的现象。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种基于全局和局部信息融合的目标检测方法 | 2020-05-08 | 468 |
| 存储器件及其编程方法 | 2020-05-08 | 800 |
| 应用于无人叉车的主板扩展装置及方法 | 2020-05-11 | 208 |
| 就医信息处理系统、医保支付方法、存储介质及智能终端 | 2020-05-08 | 339 |
| 一种BMC固件镜像恢复方法与装置 | 2020-05-11 | 903 |
| 一种用于车辆乘员被动安全约束系统防误触发装置及方法 | 2020-05-11 | 374 |
| 虚拟FPGA管理和优化系统 | 2020-05-08 | 617 |
| 芯片 | 2020-05-08 | 182 |
| 一种具有定位报警功能的防盗安全门系统及其使用方法 | 2020-05-11 | 988 |
| 用于产生变换器的互补驱动信号的方法及振荡器 | 2020-05-08 | 169 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈