技术领域
[0001] 本实用新型是有关于软质线路基板,特别关于可承载
半导体芯片的软质线路基版。
背景技术
[0002] 承载芯片用的软质线路基板多为滚动条状
薄膜。在业界软质线路基板与芯片的结合依不同装配模式有各种称呼,例如TCP(Tape Carrier Package卷带式载体封装)或COF(Chip On Film薄膜覆晶封装)。TCP及COF都是运用软质线路基板作为封装芯片的载体,透
过热压合将芯片上的金
凸块(Gold Bump)与位在软性基板
电路上的
铜配线图案的内引脚(Inner Lead)接合。
[0003] 为了使软性基板电路与芯片的金凸块连接,必须要有金
锡共晶物的存在,其中金由芯片的金凸块提供,锡就由形成在内引脚表面的锡供应,因此,内引脚的表面
镀有锡层。除了内引脚外,铜配线图案还有外引脚等与其他
电子组件连接的导电
端子,这些端子也有
镀锡层。铜配线图案上没有镀锡层的部分会另以防焊油墨
覆盖来加以保护。
[0004] 现有的软性基板电路易产生以下问题,其一为镀锡层表面形成晶须,导致相邻线路
短路;其二为防焊油墨及镀锡层的界面产生凹洞,导致线路断裂。
专利文献1(日本专利JP3061613)公开的方案是在铜配线图案上先全面地形成薄镀锡层(a),然后于配线图案的非引脚区涂布防焊油墨,之后再于引脚区形成厚镀锡层(b)。专利文献1认为铜配线图案全面形成的薄镀锡层(a)可防止凹洞产生,厚镀锡层(b)可防止产生晶须。专利文献2(中国台湾专利TW531864)公开另一种方法,是依序形成第一防焊油墨于非引脚区、形成薄镀锡层于引脚区、再形成第二防焊油墨覆盖第一防焊油墨及薄锡层的交界处、及最后形成厚镀锡层于薄锡层上。实用新型内容
[0005] 本案
发明人经研究后发现上述
现有技术在实务上仍存在许多问题。举例而言,专利文献1于铜配线图案全面形成的薄镀锡层,此对需要弯折的产品是不利的,因为镀锡层的硬度通常偏高。再者,不论是专利文献1或专利文献2皆说明在最后涂布防焊油墨之后形成厚镀锡层,因此顶层的防焊油墨仍会浸泡在镀锡槽中一段时间,特别是镀厚锡的时间又较长,这使得顶层防焊油墨与厚镀锡层的界面产生凹洞的机会增加。此外,专利文献2有两次施作防焊油墨后才进锡槽的处理,造成清洗被防焊油墨污染锡槽的高成本。此外,专利文献2所说明的两次防焊油墨两次镀锡交错实施处理,其实务上易混淆,造成生产动线安排的困扰。此外,本案发明人还发现,现有涂布两次防焊油墨的做法,在实务上容易造成防焊油墨产生肥厚的边缘。当COF的外引脚要与显示器导电玻璃基板压接时,容易受到防焊油墨肥厚边缘的影响而产生压接不良。
[0006] 本实用新型涉及一种具有粗化防焊层的软质线路基板,包含:于一绝缘基材上的具有配线图案的一导电铜层;一第一锡层位于该导电铜层上方;一第二锡层位于该第一锡层上方;一第一防焊层覆盖未被该第一锡层及该第二锡层覆盖的该导电铜层,且该第一防焊层部分地覆盖该第二锡层;及一第二防焊层部分地覆盖该第二锡层及至少部分地覆盖该第一防焊层,其中该第二防焊层具有一粗化表面,该粗化表面之表面粗度Rz范围为:0.04~5μm。
[0007] 上述的软质线路基板,其特征在于,其中该粗化表面的表面粗度Rz范围为:0.16~4.5μm。
[0008] 上述的软质线路基板,其特征在于,其中该粗化表面的表面粗度Rz范围为:0.6~4.0μm。
[0009] 上述的软质线路基板,其特征在于,该第一防焊层具有一第一边缘
接触该第二锡层。
[0010] 上述的软质线路基板,其特征在于,该第一锡层具有一第一纵向界面接触该导电铜层,该第一防焊层具有一第一边缘接触该第二锡层,该第一纵向界面与该第一边缘之横向距离大于该第一锡层的厚度。
[0011] 上述的软质线路基板,其特征在于,该第二锡层具有一第二纵向界面接触该第一锡层,该第一防焊层覆盖该第二纵向界面。
[0012] 上述的软质线路基板,其特征在于,该第二锡层具有一第二纵向界面接触该第一锡层,该第二防焊层具有一第二边缘接触该第二锡层,该第二纵向界面与该二边缘之横向距离大于该第二锡层的厚度。
[0013] 上述的软质线路基板,其特征在于,该第一锡层与该第二锡层之界面共形于该第一锡层与该导电铜层的界面。
[0014] 上述的软质线路基板,其特征在于,该配线图案具有一测试引脚区,一内引脚区及一外引脚区,该第一防焊层未覆盖介于该测试引脚区与该内引脚区之间的该配线图案。
[0015] 本实用新型另一方面涉及一种具有粗化防焊层的软质线路基板,其特征在于,包含:一导电铜层具有一配线图案设置于一绝缘基材上;一锡层位于该导电铜层上方,其中该导电铜层具有不被该锡层所覆盖的一露出部分;及一防焊层覆盖该露出部分且部分地覆盖该锡层,其中该防焊层具有一粗化表面,该粗化表面之表面粗度Rz范围为:0.04~5.0μm。
[0016] 上述的软质线路基板,其特征在于,其中该粗化表面的表面粗度Rz范围为:0.16~4.5μm。
[0017] 上述的软质线路基板,其特征在于,其中该粗化表面的表面粗度Rz范围为:0.6~4.0μm。
[0018] 上述的软质线路基板,其特征在于,该锡层具有一纵向界面接触该导电铜层,该防焊层具有一边缘接触该锡层,其中该纵向界面与该边缘的横向距离大于该防焊层的厚度加上该锡层的厚度。
[0019] 上述的软质线路基板,其特征在于,该防焊层的厚度范围从6um至35um。
[0020] 上述的软质线路基板,其特征在于,该锡层的厚度范围从0.1um至0.6um。
[0021] 有鉴于上述,于一方面,本实用新型提出一种新颖的软质线路基板,无两次防焊油墨两次镀锡交错实施处理。本实用新型也在最后锡层完成后涂布顶层防焊油墨,以免顶层防焊油墨浸泡在镀锡槽中。同时本实用新型还提出一种软质线路基板,能够粗化防焊层以降低外引脚与防焊层的高度差,改善压接不良的现象。
附图说明
[0022] 图1A为本实用新型依据一
实施例的软质线路基板半成品俯视示意图。
[0023] 图1B为图1A的半成品中某特定区域的剖面示意图。
[0024] 图1B及图2至图6示出本实用新型依据一实施例的软质线路基板
制造过程各步骤剖面示意图。
[0025] 图7为本实用新型依据一实施例的软质线路基板的结构示意图。
具体实施方式
[0026] 以下将参考所附图式示范本实用新型的优选实施例。为避免模糊本实用新型的内容,以下说明亦省略现有的组件、相关材料、及其相关处理技术。同时,为清楚说明本实用新型,所附图式中各组件未必按实际的尺寸或相对比例绘制。
[0027] 本实用新型软质线路基板的制造方法
[0028] 依据第一实施例本实用新型的用于承载芯片的软质线路基板的制造方法,依序包含:
[0029] 步骤(a)提供具有配线图案的一导电铜层于一绝缘基材上;
[0030] 步骤(b)形成一第一防焊层部分地覆盖该配线图案;
[0031] 步骤(c)以该第一防焊层为屏蔽形成一第一锡层于该导电铜层上;
[0032] 步骤(d)以该第一防焊层为屏蔽形成一第二锡层于该第一锡层上;
[0033] 步骤(e)形成一第二防焊层部分地覆盖该第二锡层及至少部分地覆盖该第一防焊层;及
[0034] 步骤(f)粗化该第二防焊层以使该第二防焊层具有一粗化表面。
[0035] 步骤(a)提供具有配线图案的一导电铜层于一绝缘基材上。
[0036] 图1A为本实用新型的软质线路基板半成品10俯视示意图。参考图1A,软质线路基板半成品10的薄膜带状的绝缘基材100的一面上连续地形成有多个由导电铜层110构成的配线图案P。绝缘基材100的上下两侧具有移送用的多个传动孔101。导电铜层110(或配线图案P)定义一非引脚区Ps(以虚线框起来的部分),此区域将于后续由防焊层所覆盖以保护线路。配线图案P的非引脚区Ps以外的区域即引脚区,可再区分成内引脚区Ln、外引脚区Lo及视需要存在的测试引脚区Lt,内引脚区Ln将与芯片相接,外引脚区Lo将外接
电路板或其他电子装置,测试引脚区Lt则用于与量测仪器相接,以检测封装芯片的
质量。图1B为图1A中箭头1B所指之处(即配线图案P其中一条线路)的剖面示意图。参考图1B,可清楚了解导电铜层110位于绝缘基材100上。绝缘基材100可使用软性且具有耐药品性及耐热性的材料,例如聚酯、聚酰胺、聚酰亚胺等。绝缘基材100的厚度一般为12至85um,优选为20至50um。在绝缘基材100上形成具配线图案P的导电铜层110是藉由现有的微影法。导电铜层110的厚度例如2至20um,优选为5至12um。
[0037] 步骤(b)形成一第一防焊层部分地覆盖该配线图案。
[0038] 参考图1A及图2,形成一第一防焊层121使其至少部分地覆盖配线图案P,例如覆盖非引脚区Ps的一部分或全部。于优选实施例,第一防焊层121只需施加于非引脚区Ps的某些特定区域,譬如只需施加于此软质线路基板产品的后端应用时产生的弯折区域。此弯折区域的实际
位置视后端应用产品的特性而变化,其中介于内引脚区Ln与外引脚区Lo之间的区域为现有常见的弯折区域。因此,于本实用新型的优选实施例,第一防焊层121未覆盖介于测试引脚区Lt与内引脚区Ln之间的非引脚区Ps,然本实用新型不以此为限。本实用新型也有第一防焊层121将所有非引脚区Ps完全覆盖的实施例。可使用现有的环
氧树脂(o-Cresol Novalac/Phenol/DGEBA)类型的油墨或其他合适的油墨以网版印刷技术完成此步骤。第一防焊层121的厚度可在3至15um的范围。
[0039] 步骤(c)以该第一防焊层为屏蔽形成一第一锡层于该导电铜层上。
[0040] 参考图3,以第一防焊层121为屏蔽形成一第一锡层131于导电铜层110上。通过现有无
电解电镀(即化学电镀)技术形成第一锡层131。例如将步骤(b)所形成的半成品浸泡于含
硫酸、过
硫酸钾、或氟
硼化锡的镀锡液的锡槽中一段预定时间后
水洗再吹干,之后再入
烤箱进行
热处理即可。在此步骤中,第一锡层131除镀于导电铜层110没有被第一防焊层121覆盖的表面外,可进一步使镀锡液侵入第一防焊层121之第一边缘121a底下的导电铜层110,因此形成第一防焊层121的第一边缘121a覆盖了第一锡层131的第一侧边131a的结构。第一锡层131的厚度可在0.02至0.16um的范围,优选实施例的第一锡层131的厚度为0.10um。
[0041] 步骤(d):以该第一防焊层为屏蔽形成一第二锡层于该第一锡层上。
[0042] 参考图4,以第一防焊层121为屏蔽形成第二锡层133于第一锡层131上。优选而言,步骤(c)及步骤(d)之间没有额外形成防焊层的步骤。可如步骤(c),通过现有无电解电镀(即化学电镀)技术形成第二锡层133。例如将步骤(c)所形成的半成品浸泡于含硫酸、过
硫酸钾、或氟硼化锡之镀锡液的锡槽中一段预定时间后水洗再吹干,之后再入烤箱进行热处理即可。步骤(c)第一次镀锡所获得的锡铜
合金层透过热处理高温会生成Cu3Sn,此可减缓步骤(d)第二次镀锡所产生的锡层的Cu6Sn5的生成扩散速率,进而减缓纯锡层减损速率,提高线路与芯片间共晶接合良率,并避免产生锡须。在此步骤中,可进一步使镀锡液侵入第一防焊层121的第一边缘121a底下,形成第一防焊层121的第一边缘121a覆盖了第二锡层132的第二侧边132a的结构。第二锡层132的厚度可在0.12至0.5um的范围,优选实施例的第一锡层132的厚度为0.28um。因为步骤(c)与(d)都使用无电解电镀(即化学电镀)技术,且都以第一防焊层121为屏蔽,因此在步骤(d)第一锡层131会被第二锡层132往铜
密度高的区域推进,使得第一锡层131与第二锡层132之界面Iss与第一锡层131与导电铜层110的界面Isc共形(conformal)。
[0043] 步骤(e)形成一第二防焊层部分地覆盖该第二锡层及至少部分地覆盖该第一防焊层。
[0044] 参考图5,形成一第二防焊层122部分地覆盖第二锡层132及至少部分地覆盖第一防焊层121。优选而言,此步骤形成第二防焊层122至少覆盖于步骤(d)第二锡层132与第一防焊层121所形成的接触面。在步骤(d),第一防焊层121浸泡在锡槽中,可能因此弱化第一防焊层121与第二锡层132的接触面,因此利用第二防焊层122将此接触面覆盖可避免防焊层从锡层剥离。可使用现有的
环氧树脂(o-Cresol Novalac/Phenol/DGEBA型)类型油墨或其他合适的油墨以网版印刷技术完成此步骤。第二防焊层122的厚度可在3至20um的范围。在此实施例,第二防焊层122是对非引脚区Ps全区印刷因此完全覆盖住第一防焊层121,然本实用新型不以此为限。本实用新型也包含第二防焊层122只部分地覆盖住第一防焊层121(只覆盖其外缘)及部分地覆盖住第二锡层132的实施例。
[0045] (f)粗化该第二防焊层以使该第二防焊层具有一粗化表面。
[0046] 参考图6,于完成第二防焊层122的印刷与热处理
固化后,进行表面粗化处理步骤以形成具有粗化表面601的第二防焊层122’。可使用任何合适的方法完成此步骤。例如采用物理粗化方式,如滚珠法、刷磨法或磨砂法。优选为
定位差刷磨法,此方法可透过氧化
铝研磨材或
碳化
硅研磨材来控制刷磨设备与第二防焊层122表面之间保持连续且恒定的距离范围,由此进行弹性刷磨与轻量切削,达到粗化效果。因第二防焊层122与第二锡层132的表面有高低差,研磨时不致磨到锡层或配线图案。如图6所示,经粗化后,第二锡层132与第二防焊层122’的高度差下降,可改善压接不良的现象。而且,第二防焊层122’表面具有高粗糙度,也可增加表面积,强化其与灌封(potting)胶之间的结合程度。灌封胶通常用来包覆内引脚区Ln,其需与防焊层紧密结合以保护IC芯片与内引脚所接合的线路。在此实施例,优选而言,第二防焊层122’的粗化表面601的表面粗度Rz范围为:0.04~5.0μm,优选范围为0.16~4.5μm,更优选范围为0.6~4.0μm。表面粗度Rz的量测系将完成粗化的样品裁切成约为5cm×5cm大小,以非接触式形状测量雷射
显微镜(KEYENCE中国台湾基恩斯的型号VK-X100)测定。测定时是使用雷射光点直径约1um,物镜倍率设定10X,
视野范围1350um x 1012um、以及物镜倍率设定20X,视野范围675um x 506um,以扫描时间约10~20秒,线距pitch设定2um作测定。
[0047] 本实用新型软质线路基板的结构
[0048] 同时参考图1A及图6,于第一实施例本实用新型用于承载芯片的软质线路基板包含具有配线图案P的导电铜层110于绝缘基材100上;第一锡层131位于导电铜层110上方;第二锡层132位于第一锡层131上方;第一防焊层121覆盖未被第一锡层131及第二锡层132覆盖的导电铜层110,且第一防焊层121部分地覆盖第二锡层132;及第二防焊层122’部分地覆盖第二锡层132及至少部分地覆盖第一防焊层121,其中该第二防焊层122’具有一粗化表面601,该粗化表面601的表面粗度Rz范围为:0.04~5μm,优选范围为0.16~4.5μm,更优选范围为0.6~4.0μm。
[0049] 于另一实施例,可参考图6,本实用新型提供用于承载芯片的软质线路基板,其中第一防焊层121具有一第一边缘121a接触第二锡层132。
[0050] 于另一实施例,可参考图6,本实用新型提供用于承载芯片的软质线路基板,其中第一锡层131具有第一纵向界面131a接触导电铜层110,第一防焊层121具有第一边缘121a接触第二锡层132,第一纵向界面131a与第一边缘121a之横向距离X大于第一锡层131的厚度。
[0051] 于另一实施例,可参考图6,本实用新型提供用于承载芯片的软质线路基板,其中第二锡层132具有第二纵向界面132a接触该第一锡层131,第一防焊层121覆盖第二纵向界面132a。
[0052] 于另一实施例,可参考图6,本实用新型提供用于承载芯片的软质线路基板,其中第二锡层132具有第二纵向界面132a接触第一锡层131,第二防焊层122’具有第二边缘122a接触第二锡层132,第二纵向界面132a与第二边缘122a的横向距离Y大于第二锡层132的厚度。
[0053] 于另一实施例,可参考图6,本实用新型提供用于承载芯片的软质线路基板,其中第一锡层131与第二锡层132之界面Iss共形于第一锡层131与导电铜层110的界面Isc。
[0054] 图7示出将上述第一锡层131及第二锡层132一起视为锡层161,将第一防焊层121及第二防焊层122’一起视为防焊层162时,本实用新型用于承载芯片的软质线路基板的结构特征为包含一导电铜层110具有配线图案P设置于绝缘基材100上;一锡层161位于导电铜层110上方,其中导电铜层110具有不被锡层161所覆盖的一露出部分163;及一防焊层162覆盖露出部分且部分地覆盖锡层161,其中锡层161具有一纵向界面161a接触导电铜层110,防焊层162具有一边缘162a接触锡层161,其中纵向界面161a与边缘162a之横向距离Z大于防焊层162的厚度加上锡层161的厚度。于一优选实施例,防焊层162之厚度范围从6um至35um。于一优选实施例,锡层161的厚度范围从0.1um至0.6um。
[0055] 本实用新型也有只执行步骤(c)而无步骤(d)之一实施例,在此实例锡层的厚度范围从0.1um至0.6um。
[0056] 以上所述仅为本实用新型之优选实施例而已,并非用以限定本实用新型之
申请专利范围;凡其它未脱离本实用新型所公开之精神下所完成的等效改变或修饰,均应包含在下述之申请专利范围内。
[0057] [符号说明]
[0058] 10 软质线路基板半成品
[0059] 100 绝缘基材
[0060] 101 传动孔
[0061] 110 导电铜层
[0062] P 配线图案
[0063] 1B 参考图
[0064] Lo 外引脚区
[0065] Ps 非引脚区
[0066] Ln 内引脚区
[0067] Lt 测试引脚区
[0068] 121 第一防焊层
[0069] 121a 第一边缘
[0070] 131 第一锡层
[0071] 131a 第一侧边
[0072] Iss 界面
[0073] Isc 界面
[0074] 132 第二锡层
[0075] 122 第二防焊层
[0076] 122’ 第二防焊层
[0077] 122a 第二边缘
[0078] 132a 第二侧边
[0079] X 横向距离
[0080] Y 横向距离
[0081] 161 锡层
[0082] 161a 纵向界面
[0083] 162 防焊层
[0084] 162a 边缘
[0085] 163 露出部分
[0086] Z 横向距离。