开关电路装置
专利汇可以提供开关电路装置专利检索，专利查询，专利分析的服务。并且在化合物 半导体 开关 电路 装置中，为进行开关动作，对每一个FET都设置了控制端点。因此，存在印刷 基板 的安装面积大的问题。本 发明 的课题具有如下特征：具备第1和第2 FET、与上述两FET的源 电极 或漏电极连接的公用输入端点、与上述两FET的漏电极或源电极连接的第1和第2输出端点、向上述第1 FET的上述第1输出端点供给规定的 偏压 的偏压装置、连接控制端点和上述第2输出端点的连接装置、使上述第2 FET的栅电极接地的接地装置、以及在上述公用输入端点和上述第2 FET的源电极或漏电极间隔直流的隔离装置，向与上述第1FET的栅电极连接的控制端点施加控制 信号 。，下面是开关电路装置专利的具体信息内容。
1.一种开关电路装置，其特征在于：
具有1个公用输入端点；第1和第2输出端点；1个控制端点， 并包括与上述公用输入端点和上述第1输出端点以及上述控制端点连 接的第1FET；与上述公用输入端点和上述第2输出端点连接的第 2FET；向上述第1输出端点或上述公用输入端点供给规定的偏压的偏 压装置；连接上述1个控制端点和上述第2FET的电阻；与上述公用 输入端点连接的电容；以及与上述第2FET连接的电阻，从上述1个 控制端点向上述第1FET施加控制信号。
2.如权利要求1所述的开关电路装置，其特征在于：
上述偏压装置向上述第1输出端点或上述公用输入端点一直施加 恒定的电压。
3.如权利要求2所述的开关电路装置，其特征在于：
上述偏压装置一直提供恒定的正直流电压。
4.一种化合物半导体开关电路装置，其特征在于：
包括在沟道层表面设置了源电极、栅电极和漏电极的第1和第2 FET；与上述两FET的源电极或漏电极连接的公用输入端点；上述两FET 中一方的FET的上述源电极或漏电极连接的第1输出端点；另一方的 FET的上述源电极或漏电极连接的第2输出端点；与上述第1FET的 栅电极连接的控制端点；向上述第1FET的上述第1输出端点或上述 公用输入端点供给规定偏压的偏压装置；连接上述控制端点和上述第 2FET的漏电极或源电极的电阻；使上述第2FET的栅电极接地的电 阻；以及在上述公用输入端点和上述第2FET的源电极或漏电极之间 隔直流的电容，向上述控制端点施加控制信号。
5.如权利要求4所述的化合物半导体开关电路装置，其特征在 于：
上述偏压装置向上述第1输出端点或上述公用输入端点一直施加 恒定的电压。
6.如权利要求5所述的化合物半导体开关电路装置，其特征在 于：
上述偏压装置一直提供恒定的正直流电压。
7.如权利要求4所述的化合物半导体开关电路装置，其特征在 于：
上述第1和第2FET由与上述沟道层呈肖特基接触的栅电极，以 及与上述沟道层呈欧姆接触的源、漏电极构成。
8.如权利要求4所述的化合物半导体开关电路装置，其特征在 于：
用MESFET形成上述第1和第2FET。
9.如权利要求4所述的化合物半导体开关电路装置，其特征在 于：
在同一半导体衬底上集成化地形成上述第1和第2FET，上述偏 压装置和电容以外接的方式形成。
10.如权利要求4所述的化合物半导体开关电路装置，其特征在 于：
在同一半导体衬底上集成上述第1和第2FET，并且上述偏压装 置和电容中的至少一方也集成在上述同一半导体衬底上。
技术领域
本发明涉及用于高频开关用途的化合物半导体开关电路装置，特 别是将控制端点做成1个的化合物半导体开关电路装置。
背景技术
图10(A)示出了GaAs MESFET(Metal Semiconductor FET：金 属半导体场效应晶体管)的剖面图。在未掺杂的GaAs衬底1的表面部 分掺入N型杂质，形成N型沟道区2，配置与沟道区2的表面呈肖特基 接触的栅电极3，在栅电极3的两侧配置与GaAs表面呈欧姆接触的源、 漏电极4、5。该晶体管依赖于栅电极3的电位在正下方的沟道区2内 形成耗尽层，以此控制源电极4和漏电极5之间的沟道电流。
图10(B)示出了使用GaAs FET的称为SPDT(Single Pole Double Throught，单极双通)的化合物半导体开关电路装置的原理电路图。
第1和第2 FET1、FET2的源(或漏)与公用输入端点IN连接， 各FET1、FET2的栅经电阻器R1、R2与第1和第2控制端点Ctl-1、Ctl-2 连接，然后各FET的漏(或源)与第1和第2输出端点OUT1、OUT2连 接。施加了在第1和第2控制端点Ctl-1、Ctl-2上的信号为互补信号， 施加H电平的信号的FET导通，将施加至输入端点IN的信号传递至某 一个输出端点。配置电阻器R1、R2的目的是，防止高频信号经栅电极 对成为交流接地的控制端点Ctl-1、Ctl-2的直流电位漏泄。
图11示出了将图10所示化合物半导体开关电路装置集成化了的 化合物半导体芯片的一例。
在GaAs衬底上，在中央部位配置了进行切换的FET1和FET2，电 阻器R1、R2与各FET的栅电极连接。另外，与公用输入端点IN，输出 端点OUT1、OUT2以及控制端点Ctl-1、Ctl-2对应的焊接区设置在衬 底的周边。另外，虚线示出的第2层布线是在各FET的栅电极形成时 同时形成的栅金属层(Ti/Pt/Au)20，实线示出的第3层布线是 进行各元件的连接和焊接区的形成的焊接区金属层(Ti/Pt/Au)30。 与第1层的衬底呈欧姆接触的欧姆金属层(AuGe/Ni/Au)10是用 于形成各FET的源电极、栅电极和各电阻器的两端的取出电极的金属 层，在图2中，因与焊接区金属层重叠，故未作图示。
在图12(A)中示出了将图10所示的FET1的部分放大了的平面图。 在该图中，用单点点划线围起来的长方形区是在衬底11上形成的沟道 区12。从左侧伸出的梳齿状第3层焊接区金属层30是与输出端点OUT1 连接的源电极13(或漏电极)，其下有由第1层欧姆金属层10形成的 源电极14(或漏电极)。另外，从右侧伸出的梳齿状第3层焊接区金属 层30是与公用输入端点IN连接的漏电极15(或源电极)，其下有由第 1层欧姆金属层10形成的漏电极16(或源电极)。该两电极配置成梳 齿相互啮合的形状，在其间，由第2层栅金属层20形成的栅电极17 呈梳齿状配置在沟道区12上。
在图12(B)中，示出了该FET的一部分的剖面图。在衬底11上 设置了n沟道区12以及在其两侧形成源区18和漏区19的n+型高浓度 区，在沟道区12上设置了栅电极17，在高浓度区上设置了由第1层欧 姆金属层10形成的漏电极14和源电极16。如前所述，再在其上设置 了由第3层焊接区金属层30形成的漏电极13和源电极15，并进行各 元件的布线等。
发明内容
另外，由于各FET1、FET2使用GaAs MESFET，所以开关动作借助 于对栅电极施加电压，控制沟道区的耗尽层的启闭进行。由于通常GaAsMESFET是耗尽型FET，所以作为控制电压必须是负电压。从而，因在 上述化合物半导体开关电路装置中用负电压进行工作，所以存在需要 另外的负电压发生电路的问题。
本发明鉴于上述诸多情况，不用倒相电路即可实现单控制端点化。
即，第1，通过具有1个公用输入端点、第1和第2输出端点、1 个控制端点、与上述公用输入端点和上述第1输出端点连接的第1开 关元件、与上述公用输入端点和上述第2输出端点连接的第2开关元 件、向上述第1输出端点或上述公用输入端点供给规定的偏压的偏压 装置、连接上述1个控制端点和上述第2开关元件的连接装置、与上 述公用输入端点连接的隔离装置、以及与上述第2开关元件连接的接 地装置，通过从上述1个控制端点向上述第1 FET施加控制信号来解 决。
另外，具有上述偏压装置向上述第1输出端点或上述公用输入端 点一直施加恒定电压的特征。
另外，具有上述偏压装置一直提供恒定的正直流电压的特征。
另外，具有上述隔离装置用电容器形成的特征。
第2，通过具有在沟道层表面设置了源电极、栅电极和漏电极的第 1和第2 FET，与上述两FET的源电极或漏电极连接的公用输入端点， 与上述两FET的漏电极或源电极连接的第1和第2输出端点，与上述 第1 FET的栅电极连接的控制端点，向上述第1 FET的上述第1输出 端点或上述公用输入端点供给规定的偏压的偏压装置，连接上述控制 端点和上述第2 FET的漏电极或源电极的连接装置，使上述第2 FET 的栅电极接地的接地装置，以及在上述公用输入端点和上述第2 FET 的源电极或漏电极之间隔直流的隔离装置，通过向上述控制端点施加 控制信号来解决。
另外，具有上述偏压装置向上述第1输出端点或上述公用输入端 点一直施加恒定偏压的特征。
另外，具有上述偏压装置一直提供恒定的正直流电压的特征。
另外，具有上述隔离装置用电容器形成的特征。
另外，具有上述第1和第2 FET由与上述沟道层呈肖特基接触的 栅电极，以及与上述沟道层呈欧姆接触的源、漏电极构成的特征。
另外，具有用MESFET形成上述第1和第2 FET的特征。
另外，具有在同一半导体衬底上集成化地形成上述第1和第2 FET， 上述偏压装置和隔离装置以外接的方式形成的特征。
另外，具有在同一半导体衬底上集成上述第1和第2 FET，并且上 述偏压装置和隔离装置中的至少一方也集成在上述同一半导体衬底上 的特征。
附图说明
图1是用于说明本发明的电路图。
图2是用于说明本发明的电路图。
图3是用于说明本发明的电路图。
图4是用于说明本发明的特性图。
图5是用于说明本发明的特性图。
图6是用于说明本发明的平面图。
图7是用于说明本发明的电路图。
图8是用于说明本发明的电路图。
图9是用于说明本发明的电路图。
图10是用于说明现有例的剖面图(A)、电路图(B)。
图11是用于说明现有例的平面图。
图12是用于说明现有例的平面图(A)、剖面图(B)。
具体实施方式
图1是示出本发明的化合物半导体开关电路装置的电路图。它由 在沟道层表面设置了源电极、栅电极和漏电极的第1 FET1和第2 FET2， 与两FET1、2的源电极(或漏电极)连接的公用输入端点IN，与两FET1、 2的漏电极(或源电极)连接的第1输出端点OUT1和第2输出端点OUT2， 只向第1 FET1的栅电极施加控制信号的控制端点Ctl-1，向第1 FET1 的第1输出端点OUT1或公用输入端点IN供给规定的偏压的偏压装置， 连接控制端点和第2 FET2的源电极(或漏电极)的连接装置，使第2 FET2 的栅电极接地的接地装置，以及在公用输入端点IN和第2 FET2的源 电极(或漏电极)之间隔直流的隔离装置构成。
第1 FET1和第2 FET2用GaAs MESFET(耗尽型FET)构成，并被 集成在GaAs衬底上(参照图6)。另外，因第1 FET1和第2 FET2与图 9(A)、(B)所示的结构相同，故省略其说明。
偏压装置是本发明的特征之一，它是将恒定的正直流电压，例如 3V，经电阻器R一直施加于第1输出端点OUT1的装置。
接地装置同样也是本发明的特征之一，它是通过电阻器R将第2 FET2的栅电极接地的装置，第2 FET2的栅电极总是固定在接地电位 上。
连接装置同样也是本发明的特征之一，它是用电阻器R将控制端 点Ctl-1和第2 FET2的源电极或漏电极进行连接的装置。
隔离装置同样也是本发明的特征之一，它由在公用输入端点IN和 第2 FET2的源电极(或漏电极)之间隔直流的电容器C形成。该电容 器C有将第1 FET1和第2 FET2隔直流的作用。
控制端点Ctl-1同样也是本发明的特征之一，它由1个端点形成。
电阻器R分别与各FET1、2的栅电极、连接装置和偏压装置连接， 配置它们的目的是，防止高频信号经栅电极对成为交流接地的控制端 点Ctl-1的直流电位漏泄。
其次，参照图2和图3对本发明的化合物半导体开关电路装置的 工作原理进行说明。
在SPDT开关的场合，为将控制端点做成1个，最好是当施加在控 制端点上的控制电压为0V时，某一FET处于导通状态，而另一FET处 于关断状态；当控制电压为正电压时，呈与此相反的状态。
图2是对应于第2 FET2的电路部分。因FET经电阻器R借助接 地装置接地，所以栅极电压固定在0V。该FET处于导通状态的偏压条 件是栅-漏间和栅-源间的各电位差相等的状态。即是Vg＝Vd＝Vs的 状态，由于栅电压Vg为0V，所以在Vg＝Vd＝Vs＝0V时，FET处于 导通状态。
相反，栅电压为0V时FET处于关断状态的偏压条件是可以在栅- 漏极间和栅-源极间施加使FET关断的电位差。在该电路中，因控制端 点与FET2的源电极或漏电极借助于连接装置(电阻器R)相连接，所 以当向控制端点施加0V时FET处于导通状态，当施加正电压(例如3V) 时FET处于关断状态。
图3是对应于第1 FET1的电路部分。栅电压为0V时FET处于关 断状态的偏压条件是可以在栅-漏间和栅-源间施加处于关断状态的电 位差。因此，可以与一直向源侧或漏侧施加偏压的电路(偏压装置) 连接。
相反，如果从控制端点向栅施加与偏置电压相等的电压，则FET 处于导通状态。因此，在该电路中，控制端点为0V时FET处于关断状 态，为3V时FET处于导通状态。
将该图2和图3的电路进行组合就成为图1所示的本发明的化合 物半导体开关电路装置。可以用电容器C对第1 FET1和第2 FET2隔 直流以防止偏压条件的相互干扰，借助于连接装置将图2所示的控制 端点连接到控制端点Ctl-1上。
图1的电路的特征是：经电阻器R将一个FET(FET2)的栅接地； 栅接地的FET(FET2)的偏压与另一FET(FET1)的控制端点Ctl-1公 用；FET(FET1)的偏压总是以恒定电压E供给；以及FET(FET1)和 FET(FET2)借助于电容器C隔直流。
接着，参照图4和图5说明其工作结果。
图4示出了控制端点Ctl-1的控制电压VCtl为0V时，即第1 FET1 为导通状态时的公用输入端点IN-输出端点OUT1以及公用输入端点IN -输出端点OUT2间的插入损耗(Insertion Loss)与隔离(Isolation) 特性。插入损耗(Insertion Loss)以低于2.2GHz为宜，隔离(Isolation) 特性也是这样。
图5示出了控制端点Ctl-1的控制电压VCtl为3V时，即第2 FET2 为导通状态时的公用输入端点IN-输出端点OUT2以及公用输入端点IN -输出端点OUT1间的插入损耗(Insertion Loss)与隔离(Isolation) 特性。插入损耗(Insertion Loss)以低于2.8GHz为宜，隔离(Isolation) 特性也是这样。
图6示出了集成了图1所示的本发明的化合物半导体开关电路装 置的化合物半导体芯片的一例。
在GaAs衬底上，左右配置了进行切换的FET1和FET2，使上侧的 电容器端点C、公用输入端点IN和1个控制端点Ctl与下侧的输出端 点OUT2、接地端点GND和输出端点OUT1对应的焊接区设置在衬底的周 边。另外，虚线示出的第2层布线是在各FET栅电极形成时同时形成 的栅金属层(Ti/Pt/Au)20，实线示出的第3层布线是进行各元 件的连接和焊接区的形成的焊接区金属层(Ti/Pt/Au)30。与第1 层的衬底呈欧姆接触的欧姆金属层(AuGe/Ni/Au)10是用于形成 各FET的源电极、栅电极和各电阻器的两端的取出电极的金属层，
另外，这里电容器C以外接的方式连接在电容器端点C和公用输 入端点IN之间，偏压装置和电阻器R也外接在输出端点OUT1和接地 端点GND之间。
这里，在图7中示出了本发明的开关电路装置的应用例。虚线的 内部是集成在衬底上的部分，图7(A)是图1所示的电路。也就是说， 虽然在图7(A)所示的电路图中，与公用输入端点IN连接的电容器以 及与输出端点OUT1连接的电阻器是外接的，但是也可以在衬底上集成 电容器(图7(B))，集成电阻器(图7(C))或者同时集成电容器和 电阻器(图7(D))。
进而在图8中示出了将偏压装置连接在公用输入端点的电路的一 例。在本发明中，也可以将偏压装置连接在公用输入端点上。这些与 图7一样，与公用输入端点IN连接的电容器以及与公用输入端点连接 的电阻器也可不集成在芯片上而外接(图8(A))，也可以在衬底上集 成电容器(图8(B))，集成电阻器(图8(C))或者同时集成电容器 和电阻器(图8(D))。
在上述的电路图中，虽然示出了连接控制端点Ctl和第2 FET2的 连接装置(电阻器)连接在FET2的输出端点OUT2一侧(例如源电极) 的图，但也可如图9那样，将连接装置连接在FET2和隔离装置(电容 器C)之间(例如漏电极)。另外，也可在图9中将偏压装置连接到公 用输入端点上。
[发明的效果]
如以上详述的情况，按照本发明可收到以下数种效果。
第1，可以不用倒相电路实现用1个控制端点的使用GaAs FET的 称为SPDT(Single Pole Double Throught，单极双通)的化合物半 导体开关电路装置。据此，没有必要按多个控制端点准备倒相电路， 因而可使电路配置简化，减小印刷基板的安装面积。
第2，在本发明的化合物半导体开关电路装置中，由于控制信号能 够借助于3V/0V的单一正电源进行切换，省去了在使用GaAs FET的 场合所必须的负电压发生电路，用一种类型的正电源就可以工作，所 以能够减小安装面积。
第3，在本发明中，虽然增加了接地端点GND和电容器端点C，但 因控制端点减少为1个，其结果是，化合物半导体开关电路装置的芯 片尺寸最终能与现行的大致相等，由单一控制端点所导致的处理上的 简易性大大有助于向装置上的安装。
第4，能确保插入损耗(Insertion Loss)与隔离(Isolation)特 性与现行的产品相同。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种基于P型SiC的新型晶体管器件及其制备方法 | 2020-05-08 | 335 |
| 一种基于互补型SiC的新型晶体管器件及其制备方法 | 2020-05-08 | 928 |
| 一种沟槽型MOSFET功率器件及其制备方法 | 2020-05-08 | 295 |
| 一种PERC电池及其制备方法 | 2020-05-11 | 83 |
| 带有散热结构的边发射半导体激光器及其制备方法 | 2020-05-11 | 712 |
| 一种新型阻变存储器及其制造方法 | 2020-05-11 | 632 |
| 一种晶格失配的多结太阳能电池及其制作方法 | 2020-05-11 | 979 |
| 一种省隔离器边发射光器件及制作方法 | 2020-05-08 | 497 |
| 降低导通电阻的SiC MPS结构及制备方法 | 2020-05-08 | 660 |
| 一种高速DFB激光器 | 2020-05-08 | 834 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
