技术领域
[0001] 本
发明是关于一种晶片封装构造及其晶片，特别是运用于微细发光
二极管的封装构造。
背景技术
[0002] 在现有习知的技术中，会以具有多个导电粒子的导电胶电性连接晶片及
基板，然而当该晶片体积逐渐微细化时，相对地也造成该晶片的多个
电极被缩小接合面积。
[0003] 由于在压接该晶片及该基板的
制造过程中，具有所述导电粒子的该导电胶会因制造过程环境而具有流动性，相对地也造成了所述导电粒子会随着该导电胶的
树脂流动。
[0004] 由于该晶片的所述电极被缩小接合面积，因此随着该树脂而流动的所述导电粒子若未被限位于该晶片的该电极与该基板的导接垫之间时，在该树脂
固化后，会造成该晶片无法与该基板电性连接，尤其是当该晶片为微细
发光二极管时，更容易造成该发光二极管的电极端无法与该基板电性连接。
发明内容
[0005] 本发明的一种晶片封装构造及其晶片，其主要目的是运用于微细晶片的电性连接，尤其是运用于微细发光二极管的电性连接。
[0006] 本发明的一种晶片封装构造包含基板、晶片以及胶体，该晶片包含本体及第一电极，该本体具有表面，该第一电极设置于该表面，且显露于该表面，该第一电极具有第一限位槽及位于该第一限位槽周边的第一限位墙，该第一限位墙具有第一高度，该胶体设置于该基板与该晶片之间，该第一限位墙的该第一高度不大于该胶体中的第一导电粒子的直径，该第一限位墙将该胶体中的至少一个第一导电粒子限制于该第一限位槽，且该晶片以位于该第一限位槽中的第一导电粒子电性连接该第一电极及该基板的第一导接垫。
[0007] 前述的晶片封装构造，其中该晶片另包含第二电极，该第二电极设置于该表面，且显露于该表面，该第二电极具有第二限位槽及位于该第二限位槽周边的第二限位墙，该第二限位墙具有第二高度，该第二限位墙的该第二高度不大于该胶体中的第二导电粒子的直径，该第二限位墙将该胶体中的该第二导电粒子限制于该第二限位槽，且该晶片以位于该第二限位槽中的该第二导电粒子电性连接该第二电极及该基板的第二导接垫。
[0008] 前述的晶片封装构造，其中该表面包含高表面及低表面，该第一电极设置于该高表面，该第二电极设置于该低表面，该第一电极的第一显露表面与该第二电极的第二显露表面之间具有高度差，该高度差不大于该第一导电粒子的该直径。
[0009] 前述的晶片封装构造，该高度差小于该第一导电粒子的该直径。
[0010] 前述的晶片封装构造，其中该高度差界于0μm至8μm之间。
[0011] 前述的晶片封装构造，其中该第一电极具有第一显露表面，该第一限位墙设置于该第一显露表面。
[0012] 前述的晶片封装构造，其中该第一限位墙包含多个第一凸肋，所述第一凸肋环设于该第一限位槽周边，且相邻的该第一凸肋间具有第一缺口。
[0013] 前述的晶片封装构造，其中该第二电极具有第二显露表面，该第二限位墙设置于该第二显露表面。
[0014] 前述的晶片封装构造，其中该第二限位墙包含多个第二凸肋，所述第二凸肋环设于该第二限位槽周边，且相邻的该第二凸肋间具有第二缺口。
[0015] 本发明的一种晶片包含本体以及第一电极，该本体具有表面，该第一电极，设置于该表面，且显露于该表面，该第一电极具有第一限位槽及位于该第一限位槽周边的第一限位墙，该第一限位墙具有第一高度，该第一限位墙的该高度不大于胶体中的导电粒子的直径，该第一限位墙用以限制该胶体中的至少一个导电粒子，以使该导电粒子被限位于该第一限位槽。
[0016] 前述的晶片，其另包含第二电极，该第二电极设置于该表面，且显露于该表面，该第二电极具有第二限位槽及位于该第二限位槽周边的第二限位墙，该第二限位墙具有第二高度，该第二限位墙的该第二高度不大于该胶体中的该导电粒子的该直径，该第二限位墙用以限制该胶体中的该导电粒子于该第二限位槽。
[0017] 前述的晶片，其中该表面包含高表面及低表面，该第一电极设置于该高表面，该第二电极设置于该低表面，该第一电极的第一显露表面与该第二电极第二显露表面之间具有高度差，该高度差不大于该导电粒子的该直径。
[0018] 前述的晶片，其中该高度差小于该导电粒子的该直径。
[0019] 前述的晶片，其中该高度差界于0μm至8μm之间。
[0020] 前述的晶片，其中该第一电极具有第一显露表面，该第一限位墙设置于该第一显露表面。
[0021] 前述的晶片，其中该第一限位墙包含多个第一凸肋，所述第一凸肋环设于该第一限位槽周边，且相邻的该第一凸肋间具有第一缺口。
[0022] 前述的晶片，其中该第二电极具有第二显露表面，该第二限位墙设置于该第二显露表面。
[0023] 前述的晶片，其中该第二限位墙包含多个第二凸肋，所述第二凸肋环设于该第二限位槽周边，且相邻的该第二凸肋间具有第二缺口。
[0024] 本发明的一种晶片包含本体以及电极，该本体具有表面，该电极显露于该表面，该电极具有限位槽及位于该限位槽周边的限位墙，该限位墙用以限制至少一个导电粒子，以使该导电粒子被限位于该限位槽。
[0025] 前述的晶片，其中该限位墙包含多个凸肋，所述凸肋环设于该限位槽周边，且相邻的该凸肋间具有缺口。
[0026] 本发明借由该第一电极的该第一限位墙限制该胶体中的至少一个导电粒子于该第一限位槽，使该晶片压接该基板时，该第一导电粒子不会随着该胶体被
挤压流动而发生位移，以使该晶片能以位于该第一限位槽中的该第一导电粒子电性连接该第一电极及该基板的该第一导接垫，本发明能避免该晶片无法电性连接该基板，尤其是运用于微细发光二极管的电性连接。
附图说明
[0027] 图1：本发明的晶片封装构造的剖视图。
[0028] 图2：本发明的晶片的底视图。
[0029] 图3：本发明的晶片的底视图。
[0030] 图4：本发明的晶片未压接于基板的剖视图。
[0031] 【主要元件符号说明】
[0032] 10：机具
[0033] 100：基板 110：第一导接垫
[0034] 120：第二导接垫 200：晶片
[0035] 210：本体 211：表面
[0036] 211a：高表面 211b：低表面
[0037] 220：第一电极 220a：第一显露表面
[0038] 221：第一限位槽 222：第一限位墙
[0039] 222a：第一凸肋 222b：第一缺口
[0040] 230：第二电极 230a：第二显露表面
[0041] 231：第二限位槽 232：第二限位墙
[0042] 232a：第二凸肋 232b：第二缺口
[0043] 300：胶体 310：第一导电粒子
[0044] 320：第二导电粒子 X：高度差
[0045] D1：直径 D2：直径
[0046] H1：第一高度 H2：第二高度
具体实施方式
[0047] 请参阅图1，本发明的一种晶片封装构造其至少包含基板100、晶片200以及胶体300，在本
实施例的图式中，以该晶片200为发光二极管(Light-emitting diode，LED)说明，但不以此为限制。
[0048] 请参阅图1，在本实施例中，该基板100具有第一导接垫110及第二导接垫120，请参阅图1及图2，该晶片200包含本体210、第一电极220及第二电极230，该本体210具有表面211，该第一电极220及该第二电极230分别设置于该表面211，且分别显露于该表面211，该第一电极220具有第一显露表面220a、第一限位槽221及位于该第一限位槽221周边的第一限位墙222，该第二电极230具有第二显露表面230a、第二限位槽231及位于该第二限位槽
231周边的第二限位墙232。
[0049] 请参阅图1及图2，该第一限位墙222及该第二限位墙232的材料可选自于高分子材料、金属材料、非金属材料，当该第一限位墙222、该第二限位墙232与该第一电极220、该第二电极230为同一金属材料时，是在蚀刻制造过程中蚀刻金属层以形成该第一电极220、该第二电极230、该第一限位墙222及该第二限位墙232，当该第一限位墙222、该第二限位墙232与该第一电极220、该第二电极230为不同材料时，是在蚀刻制造过程中蚀刻金属层以形成该第一电极220及该第二电极230之前或之后，以电
镀、印刷等制造过程形成该第一限位墙222及该第二限位墙232，或者在不同的实施例中，以
图案化一光阻材料层(如曝光、显影等制造过程)形成该第一限位墙222及该第二限位墙232。
[0050] 请参阅图1及图2，在本实施例中，该表面211包含高表面211a及低表面211b，该第一电极220设置于该高表面211a，该第二电极230设置于该低表面211b，该第一电极220的该第一显露表面220a与该第二电极230的该第二显露表面230a之间具有一高度差X，该高度差X界于0μm至8μm之间，或者，在不同的实施例中，该高度差X界于0.1μm至8μm之间。
[0051] 请参阅图1及图2，该第一限位墙222设置于该第一电极220的该第一显露表面220a，该第一限位墙222具有第一高度H1，该第二限位墙232设置于该第二电极230的该第二显露表面230a，该第二限位墙232具有第二高度H2。
[0052] 请参阅图3，在另一实施例中，该第一限位墙222包含多个第一凸肋222a，所述第一凸肋222a环设于该第一限位槽221周边，且相邻的该第一凸肋222a间具有第一缺口222b，该第二限位墙232包含多个第二凸肋232a，所述第二凸肋232a环设于该第二限位槽231周边，且相邻的该第二凸肋232a间具有第二缺口232b。
[0053] 请参阅图1及图4，该胶体300设置于该基板100与该晶片200之间，在本实施例中，该胶体300选自于异方性导电膜(Anisotropic Conductive Film,ACF)，该胶体300是由树脂及多个导电粒子混合合成。
[0054] 请参阅图4，在本实施例中，在压合该晶片200及该基板100前，该胶体300为
薄膜形态，当以机具10
热压合该晶片200及该基板100时，该晶片200触压该胶体300，且在热加工环境中使该胶体300具有流动性，该第一限位墙222用以将该胶体300中的至少一个第一导电粒子310限制于该第一限位槽221，该第二限位墙232用以该胶体300中的至少一个第二导电粒子320限制于该第二限位槽231，该第一导电粒子310具有直径D1，该第二导电粒子320具有直径D2。
[0055] 请参阅图1及图4，在本实施例中，该第一限位墙222的该第一高度H1不大于该胶体300中的该第一导电粒子310的该直径D1，且较佳地，该第一电极220的该第一显露表面220a与该第二电极230的该第二显露表面230a之间的该高度差X不大于该第一导电粒子310的该直径D1，更佳地，该高度差X小于该第一导电粒子310的该直径D1。
[0056] 请参阅图1及图4，在本实施例中，该第二限位墙232的该第二高度H2不大于该胶体300中的该第二导电粒子320的该直径D2。
[0057] 请参阅图1及图4，在压合该晶片200及该基板100时，该晶片200借由该第一限位墙222限制该第一导电粒子310于该第一限位槽221，以及借由该第二限位墙232限制该第二导电粒子320于该第二限位槽231，因此使得该第一导电粒子310及该第二导电粒子320不会随着具有流动性的该胶体300流动，以使该晶片200以位于该第一限位槽221中的该第一导电粒子310电性连接该晶片200的该第一电极220及该基板100的该第一导接垫110，且使该晶片200以位于该第二限位槽231中的该第二导电粒子320电性连接该第二电极230及该基板
100的该第二导接垫120。
[0058] 请参阅图1、图3及图4，由于相邻的该第一凸肋222a间具有该第一缺口222b，以及相邻的该第二凸肋232a间具有该第二缺口232b，因此在压合该晶片200及该基板100时，该晶片200触压具有流动性的该胶体300，并使位于该第一导电粒子310与该第一电极220之间的该胶体300的该树脂可经由该第一缺口222b被挤出该第一限位槽221，以及使位于该第二导电粒子320与该第二电极230之间的该胶体300的该树脂可经由该第二缺口232b被挤出该第二限位槽231，以避免位于该第一限位槽221中及该第二限位槽231的该树脂成为该晶片200与该基板100的压合阻
力，而造成该晶片200倾斜。
[0059] 本发明借由该第一电极220的该第一限位墙222限制该胶体300中的至少一个第一导电粒子310以及借由该第二电极230的该第二限位墙232限制该胶体300中的至少一个第二导电粒子320，使该晶片200压接该基板100时，该第一导电粒子310及该第二导电粒子320不会随着该胶体300被挤压流动而发生位移，即能避免导致该第一导电粒子310离开该第一电极220，或避免导致该第二导电粒子320离开该第二电极230，以确保该晶片200能以被限位于该第一限位槽221中的至少一个第一导电粒子310及被限位于该第二限位槽231中的至少一个第二导电粒子320电性连接该基板100。
[0060] 以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单
修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
