포토다이오드들에 대한 회로 아키텍처 {CIRCUIT ARCHITECTURE FOR PHOTODIODES}

본 개시는 일반적으로 전자 디바이스들의 분야에 관한 것으로, 특히 포토다이오드들에 대한 회로 아키텍처에 관한 것이다.

포토다이오드는 광을 전류 또는 전압으로 변환할 수 있는 광검출기의 타입이다. 일반적으로, 포토다이오드는 PIN 또는 PN 연결 구조를 갖는 반도체 디바이스이다. 충분한 에너지의 광자가 포토다이오드에 부딪칠 때, 그것은 전자들을 여기시켜, 자유 전자들 및 양전하 전자 정공들을 생성한다. 정공들은 애노드를 향해 이동하고, 전자들은 캐소드를 향해 이동하며, 광전류는 포토다이오드 상의 입사 광의 양에 비례하여 생성된다.

예시적 전기 회로가 제공되고 전기 회로는 광 소스로부터 광 신호를 수신하고 광전류 신호를 생성하는 포토다이오드, 광전류 신호를 증폭하고 저잡음 신호를 생성하는 트랜스임피던스 증폭기, 및 저잡음 신호를 양의 진폭, 음의 진폭, 및 양의 진폭과 음의 진폭 사이의 제로 교차점을 갖는 교류(AC) 신호로 변환하는 고역 통과 필터를 포함한다. 전기 회로는 또한 AC 신호의 양의 진폭을 수신하고 양의 적분 값을 적분 기간에 걸쳐 생성하는 양의 적분 증폭기, 및 AC 신호의 음의 진폭을 수신하고 음의 적분 값을 적분 기간에 걸쳐 생성하는 음의 적분 증폭기를 포함한다. 전기 회로는 양의 및 음의 적분 값들을 수신하는 적어도 하나의 아날로그-디지털 변환기를 더 포함한다.

특정 실시예에서, 전기 회로는 광용적맥파 시스템에 결합된다. 광 소스로부터의 광은 포토다이오드에 도달하기 전에 오르간으로부터 반사되거나, 오르간을 통해 전달되어, 포토다이오드로부터의 광전류 신호는 오르간의 측정의 표시를 제공할 수 있다. 광용적맥파 시스템은 정확한 측정들을 위해 주변 광을 킵 아웃(keep out)하기 위해 광 차단 인클로저를 포함하지 않아야 한다.

시스템이 또한 제공되며 시스템은 광 소스로부터 광 신호를 수신하는 복수의 포토다이오드들로서, 포토다이오드들의 각각의 포토다이오드는 광전류 신호를 생성하는 복수의 포토다이오드들, 복수의 트랜스임피던스 증폭기들로서, 각각의 트랜스임피던스 증폭기는 포토다이오드들 중 하나로부터 광전류 신호를 증폭하고 저잡음 신호를 생성하는 복수의 트랜스임피던스 증폭기들, 복수의 고역 통과 필터들로서, 각각의 고역 통과 필터는 각각의 트랜스임피던스 증폭기로부터의 저잡음 신호를 양의 진폭, 음의 진폭, 및 양의 진폭과 음의 진폭 사이의 제로 교차점을 갖는 AC 신호로 변환하는 복수의 고역 통과 필터들 및 복수의 적분기들을 포함한다. 각각의 적분기는 각각의 고역 통과 필터로부터 AC 신호의 양의 진폭을 수신하고 양의 적분 값을 적분 기간에 걸쳐 생성하는 양의 적분 증폭기, 및 각각의 고역 통과 필터로부터 AC 신호의 음의 진폭을 수신하고 음의 적분 값을 적분 기간에 걸쳐 생성하는 음의 적분 증폭기를 포함한다. 시스템은 복수의 적분기들로부터 양의 및 음의 적분 값들을 수신하는 ADC를 더 포함한다.

본 개시 및 그것의 특징들 및 장점들의 더 완전한 이해를 제공하기 위해, 동일한 참조 번호들이 동일한 부분들을 나타내는 첨부 도면들과 함께 해석되는 이하의 설명이 참조된다.
도 1은 일 실시예에 따른 포토다이오드들에 대한 회로 아키텍처의 간략한 회로도이다.
도 2는 일 실시예에 따른 회로 아키텍처와 연관되는 측정들의 예시적 상세들을 예시하는 간략한 도면이다.
도 3은 일 실시예에 따른 회로 아키텍처와 연관되는 측정들의 다른 예시적 상세들의 간략한 도면이다.
도 4는 일 실시예에 따른 회로 아키텍처와 연관되는 측정들의 또 다른 예시적 상세들의 간략한 도면이다.
도 5는 일 실시예에 따른 회로 아키텍처와 연관되는 응용의 예시적 상세의 간략한 도면이다.
도 6은 회로 아키텍처의 다른 실시예의 간략한 블록도이다.
도 7은 회로 아키텍처의 일 실시예에 대한 응용의 예시적 상세들의 간략한 블록도이다.
도 8은 회로 아키텍처의 다른 실시예의 간략한 회로도이다.

본 개시는 동기화(예를 들어, 특히 변조)될 수 있는, 광 소스로부터 광전류 신호의 측정을 제공한다. 공통 포토다이오드 회로들(예를 들어, 포토다이오드 증폭기들)은 전형적으로 저잡음, 넓은 대역폭, 및 넓은 동적 범위 중 하나를 위해 구성된다. 그러한 회로들은 일반적으로 모든 3개의 특성(저잡음, 넓은 대역폭, 및 넓은 동적 범위)을 동시에 제공하지 않는다. 일부 회로들이 모든 3개의 특성을 제공할지라도, 그러한 회로들은 고전력을 필요로 할 수 있거나, 타겟 광 소스의 높은 신호 추출을 (특히 간섭으로 간주되고 잡음과 같이 작용하는 많은 양의 주변 광이 있을 때) 제공하지 않을 수 있거나, 상이한 샘플링 모드들 또는 다수의 채널들을 수용하는데 유연하지 않을 수 있다.

예를 들어, 버 브라운(Burr Brown)의 OPT201 집적 포토다이오드 및 증폭기는 저잡음 동작을 제공하고, (DC(direct current) 복구 회로와 결합될 때) 주변 광을 거부한다. 그러나, 그것은 높은 GBW를 제공하지 않고, 고전력에서 동작한다. 다른 예에서, 뉴 포커스 인코포레이티드(New Focus Inc.)의 1601 및 1611 고속 광수신기들은 광섬유 케이블들을 통해 분배되거나, 고해상도 스펙트로스코피, 광섬유 센서들, 및 광 계측과 같은 응용들에서 발견되는 신호들의 넓은 대역폭 저잡음 검출을 가능하게 하기 위해 큰 GBW(gain bandwidth), 저잡음, 높은 구동 능력 및 큰 동적 범위를 갖는다. 광수신기들은 실리콘 또는 InGaAs PIN 포토다이오드에 이어서 교류(AC)에 결합되는 저잡음 증폭기로 구성된다. 그러나, 이러한 광수신기들은 다수의 채널들을 샘플링할 수 없고, 높은 DC 전원을 필요로 한다.

도 1을 참조하면, 도 1은 포토다이오드들에 대한 회로 아키텍처를 구현하는 전기 회로(10)의 간략한 블록도이다. 전기 회로(10)는 환경 내의 비상관 광 소스들(예를 들어, 태양광, 배경 광, 주변 광)로부터 간섭을 회피하면서 저잡음 및 저전력 소모(다른 특징들 중에서)를 동시에 제공하도록 구성된다. 더욱이, 회로 아키텍처는 태양광과 같은 강한 광 소스가 있을 때의 사용에 적당한 넓은 동적 범위를 갖도록 구성된다. 회로 아키텍처는 예를 들어 다수의 포토다이오드 신호들을 동시에 판독하는 것을 포함하는 응용들에서, 다수의 채널들로 확장될 수 있다.

다양한 실시예들에 따르면, 전기 회로(10)는 이하의 특징들을 실질적으로 동시에 제공할 수 있다: 저잡음; 넓은 동적 범위; 비상관 광 소스들 또는 주변 광의 높은 거부; 동기(locked) 또는 타겟 광 소스의 높은 신호 추출; 저전력 동작; 많은 경우에 ALR(ambient light rejection)을 개선하고 비교적 더 느리고 더 정확한 아날로그-디지털 변환기들(ADCs)의 사용을 허용할 수 있는 아날로그-디지털 변환에 대한 다수의 채널들의 동시 샘플링; 및 상이한 샘플링 모드들에 대한 유연성.

특정 실시예에 따르면, 전기 회로(10)는 광 소스(14)로부터 광을 수신하는 포토다이오드(12)를 포함할 수 있다. 광 소스(14)는 본 명세서에 설명되는 동작들을 용이하게 하기 위해 동기화될 수 있거나 동기화되지 않을 수 있다. 특정 실시예에서, 광 소스(14)는 적절한 마이크로프로세서 또는 유사한 전기 구성요소에 의해 적당한 주파수로 변조되는 동기 광 소스일 수 있다. 포토다이오드(12)로부터의 광전류 신호는 낮은 듀티 사이클의 단일 펄스 또는 낮은 듀티 사이클의 다수의 펄스 트레인을 (예를 들어, 광 소스(14)의 듀티 사이클에 따라) 포함할 수 있다. 일부 실시예들에서, 광 소스(14)는 전기 회로(10)에 결합되는 집적 회로(도시되지 않음)에 의해 변조될 수 있다.

다양한 실시예들에 따르면, 전기 회로(10)는 4개의 스테이지(16, 18, 20, 및 22)를 포함할 수 있다. 스테이지(16)는 트랜스임피던스 증폭기를 포함할 수 있으며, 이 증폭기는 포토다이오드(12)로부터 광전류 신호를 증폭하고 저잡음 신호를 생성할 수 있다. 트랜스임피던스 증폭기는 출력에서 광전류 신호를 전압으로 변환할 수도 있다. 스테이지(16)는 예를 들어 잡음을 감소시키고 회로를 안정시키기 위해 RC 피드백 루프에 연산 증폭기(op-amp)(28)에 연결되는 피드백 저항기(26)(R _f )와 병렬인 피드백 커패시턴스(24)(C _f )를 포함한다.

대역폭이 증폭기 대역폭 내에 있는 임의의 광 소스(14)(DC 광을 포함함)는 증폭기(28)에 의해 증폭될 수 있다. 일반적으로, 포토다이오드들의 커패시턴스는 피드백 저항기(26)의 저항 값(R _f ) 및 피드백 커패시터(24)의 커패시턴스 값(C _f )에 대한 커패시턴스의 상대 값에 기초하여 잡음 이득에 영향을 미칠 수 있다. 스테이지(16)를 제 1 스테이지로 구성하는 것은 초과 잡음 이득을 최소화하기 위해 증가된 유연성을 제공할 수 있다. 일반적 의미에서, 전기 회로(10) 내의 2개의 지배적 잡음 소스는 피드백 저항기(26)의 존슨 잡음 및 증폭기(28)의 입력 전압 잡음을 포함한다. 존슨 잡음을 감소시키기 위해, 피드백 저항기(26)의 저항 값(R _f )은 포토다이오드(12) 및 다른 구성요소들의 주어진 배열에 예상되는 최대 DC 광전류와 일치하도록 가능한 한 크게 선택될 수 있다. 그러한 구성은 전체 DC 광전류와 일치하는 최소 증폭기 잡음을 제공할 수 있다. 피드백 커패시터(24)의 커패시턴스 값(C _f )은 광전류 신호의 대역폭(거의 1/τ의 정도일 수 있으며, τ는 입력 펄스 지속 기간임)을 원하는 대로 변경하기 위해 선택될 수 있다. 스테이지(16)는 광전류 신호 내의 고주파수 잡음을 부가적으로 필터링 아웃하는 LPF(low pass filter)(30)를 포함할 수도 있다. LPF(30)는 광전류 신호의 펄스들의 지속 기간((동기) 광 소스(14)의 펄스 지속 기간와 일치할 수 있음)을 증가시킬 수도 있다. LPF(30)의 주파수 임계값은 예상된(또는 측정된) 잡음 특성들에 따른 특정 요구들에 기초하여 원하는 대로 구성될 수 있다.

스테이지(18)는 AC 전력 소스(32)(주파수(f _ac )를 가짐) 및 AC 커플링를 제공하는 커패시터를 포함하는 고역 통과 필터(능동 또는 수동)를 포함할 수 있다. 스테이지(18)는 저주파수들을 삭제하고(예를 들어, DC를 제거함) 후속 스테이지들에 제공될 고이득을 허용할 수 있다. AC 입력(32)은 광전류 신호의 DC 성분을 AC로 변경할 수 있음으로써, 광전류 신호의 진폭이 양으로부터 음으로 변경되는 제로 교차점을 제공한다. 스테이지(18)는 스테이지(16)로부터의 잡음 성분들의 일부를 제거하고 주변 광(또는 비상관 광 소스들)으로부터의 고주파수 잡음 및 저주파수 광전류들을 제거할 수 있다.

일부 실시예들에서, 광 소스(14)로부터의 정사각형 펄스 형상 신호는 저주파수들을 제거하기 위해 스테이지(18) 및 LPF(30)의 필터링 작용에 의해 수정될 수 있다. 스테이지들(16 및 18)의 코너 주파수들(예를 들어, 흐르는 에너지가 감소(감쇠 또는 반영)되기 시작하는 주파수 응답에서의 경계)은 신호 측정을 최대화하고 ALR을 제공하기 위해 선택될 수 있다. 예를 들어, 스테이지(18)의 고역 통과 필터의 코너 주파수는 0.5/τ만큼 크게 설정될 수 있다. 선택은 다음 스테이지(20)에서 선택되는 적분 시간에 영향을 받을 수도 있다.

스테이지(20)는 적분 및 복조를 포함할 수 있다. 단극 전환 스위치(34)는 타이머(36)로부터의 클록에 기초하여 착신 신호를 스위칭할 수 있다. 타이머(36)의 클록 사이클은 스테이지(18)로부터의 광전류 신호의 제로 교차점과 일치하도록 구성될 수 있다. 제로 교차점이 발생할 때, 스위치(34)는 적분 증폭기(38(1))로부터 적분 증폭기(38(2))로 스위칭할 수 있다. 2개의 적분 증폭기(38(1) 및 38(2))는 스위치(34)가 양의 적분 증폭기(38(1))에 연결될 때 스테이지(18)로부터의 신호의 양의 부분에서 그리고 스위치(34)가 음의 적분 증폭기(38(2))에 연결될 때 스테이지(18)로부터의 신호의 음의 부분에서 연속적으로 적분하기 위해 사용될 수 있다. 양의 적분 증폭기(38(1)) 및 음의 적분 증폭기(38(2)) 각각은 그 안의 연산 증폭기가 적분기로 동작할 수 있게 하도록 구성되는 커패시터(C _int )를 포함할 수 있다. 일부 실시예들에서, 스위치들(SW2)은 예를 들어 모든 변환 사이클 후에 또는 다수의 적분 단계들 후에 양의 적분 증폭기(38(1)) 및 음의 적분 증폭기(38(2))를 리셋시키기 위해 사용될 수 있다.

양의 적분 증폭기(38(1)) 및 음의 적분 증폭기(38(2))(일반적으로 적분기(38)로서 개별적으로 지칭됨) 각각은 시간에 따라 그것의 입력 전류(이전 스테이지의 전압 출력으로부터 변환됨)의 적분에 비례하여 출력되는 출력 전압을 생성하는 저장 요소와 같이 작용한다. 다시 말하면, 출력 전압의 크기는 피드백 루프(C _int 를 포함함)를 통과하는 전류가 커패시터(C _int )를 충전하거나 방전함에 따라 입력 전압이 존재하는 시간의 길이(적분 기간(t _int ))에 의해 결정된다. 회로는 스테이지(18)의 입력 전류로부터 시간에 따라 커패시터(C _int )를 충전하는 전류를 통과시킴으로써 동작한다. 스테이지(18)의 입력 전류가 첫 번째로 적분기에 인가될 때, 피드백 커패시터(C _int )는 충전되기 시작하고 출력 전압은 전체 충전(시간에 따른 입력 전류의 적분임)에 의해 결정된다.

양의 적분 증폭기(38(1))는 스테이지(18)로부터의 교류 신호의 양의 진폭의 시간에 따른 적분인 양의 적분 값(40)(Q ₊ )을 생성할 수 있고, 음의 적분 증폭기(38(2))는 스테이지(18)로부터의 교류 신호의 음의 진폭의 시간에 따른 적분인 음의 적분 값(42)(Q _- )을 생성할 수 있다. 적분 기간(t _int )은 특정 요구들에 기초하여 넓은 범위에 걸쳐 구성될 수 있다. 적분 사이클의 시작은 마이크로컴퓨터, 간단한 프로그램가능 회로, 또는 다른 적당한 구성요소 내의 타이머(36)에 의해 제어될 수 있다. 증폭기의 이득은 (주변 광의 DC 및 저주파수 성분들이 스테이지(18) 후에 주로 제거되므로) 스테이지(22)에서 아날로그-디지털 변환기(ADC)(44)에 의해 변환을 최적화하기 위해 선택될 수 있다. 양의 및 음의 적분 사이클의 끝에서, 적분 기간(t _int ) 내의 실질적으로 모든 광전류들은 적분될 수 있고 전압은 스테이지(20)의 출력들에서 유지될 수 있다. 전압들은 차동 증폭기에 의한 변환 전에 또는 ADC(44)에 의해 변환되기 전에 감산되고 따라서 디지털적으로 감산될 수 있다.

수학적으로, 적분 및 감산은 광전류 신호를 증폭하는 동안 주변 광의 잡음 아티팩트들을 더 제거하기 위해 저역 통과 필터 및 "로크 인(lock-in)" 필터와 유사하다. 예를 들어, 스위치(34)의 위상은 원거리 시스템에서 비롯되는 신호에 "로크 인" 기능성을 제공하기 위해 조정될 수 있다. 단지 제한이 아닌 예시적인 목적들을 위해, 원거리 광 소스가 속도(R)에서 반복하는 N 펄스들의 트레인을 생성한다고 가정한다. 타이머(36)는 N 펄스들을 생성하는 클럭의 위상을 동기하도록 구성될 수 있다. 따라서, 위상 동기 루프는 원거리 광 소스의 광 강도를 측정하도록 구성될 수 있다. 양의 적분 증폭기(38(1)) 및 음의 적분 증폭기(38(2))는 증가된 ALR을 함께 제공할 수 있다. 출력들(40 및 42)은 추가 동작들을 수행하기 위해 스테이지(22)에서의 ADC(또는 마이크로컨트롤러와 통합된 ADC)(44)에 공급될 수 있다.

ADC(44)는 스테이지(20)의 출력 전압을 판독할 수 있고 그 안의 컨트롤러는 예를 들어 새로운 적분 사이클을 시작하기 위해 SW2를 잠시 폐쇄함으로써 적분기들(38(1) 및 38(2))을 재설정할 수 있다. 재설정은 각각의 펄스의 종료 부분에서 또는 펄스들의 그룹의 종료 부분에서 발생할 수 있다. 스테이지(20)에서의 전압은 실질적으로 모든 주변 간섭으로부터의 충전에 더하여 포토다이오드(12)에서 저장되는(deposit) 신호 충전을 나타낼 수 있다. 예시적 실시예에서, 펄스들은 함께 부가됨으로써 ADC(44) 후에 디지털적으로 신호 강도를 증가시키고 잡음 및 간섭을 감소시킨다. 다른 예시적 실시예에서, 펄스들은 SW2가 통합 커패시터들(C _int )을 리셋시킬 때까지 아날로그 영역 내에 부가될 수 있다. 전기 회로(10)의 실시예들은 ADC(44)의 속도를 실질적으로 증가시키는 것 없이, 예를 들어 나노세컨드 및 피코세컨드 영역에서 초단파 펄스들에 회로 아키텍처의 확장을 허용할 수 있다. 높은 동적 범위는 통합 커패시터들(C _int ) 상의 임의의 아날로그 부가가 허용되는 것보다, 펄스들의 디지털 부가들이 거의 제한없이 더욱 많은 펄스들을 통해 수행될 수 있으므로 용이하게 될 수 있다.

다양한 실시예들에 따르면, 입력 광전류는 스테이지(16)에서 전압으로 변환될 수 있다. 전압 신호의 임의의 주파수 성분은 스테이지(18)에서의 대역 통과 필터링 기능들에 의해 형상화될 수 있다. 스테이지(18)의 출력 전압은 예를 들어 적당한 저항기를 사용하여 전류로 다시 변환되고, 양의 및 음의 사이클들을 통해 시간(t _int )에 따라 커패시터(C _int )로 적분될 수 있다. 전기 회로(10)의 작동의 적어도 일부는 이하의 방정식들에 의해 표시될 수 있다:

여기서 V _TIA 는 스테이지(16)에서의 출력 전압이고; i _p 는 광전지 전류이고; R _f 는 피드백 저항기(26)의 저항이고; V _ac 는 스테이지(18)에서의 출력 전압이고; BPF(f _filt )는 스테이지(18)의 대역 통과 필터 성형 함수이고; V _int 는 스테이지(20)에서의 출력 전압이고; R _in 은 스테이지(20)에서의 저항기(도시되지 않음)의 저항이고; C _int 는 스테이지(20)에서의 커패시턴스이며; t _int 는 적분 시간이다.

예를 들어, Rf는 태양광과 같은 많은 양의 저주파수 광으로 스테이지(16)에서의 포화를 방지하기 위해 선택될 수 있다. 코너 주파수들은 스테이지(18)에서 신호 펄스의 대부분을 투과시키는 동안 간섭을 최소화하기 위해 선택될 수 있다. 더욱이, R _in 및 C _int 의 선택은 스테이지(20)에서의 신호 이득이 스테이지(22)에서의 ADC 입력 범위와 일치하는 것을 허용할 수 있다. 게다가, ADC(44)에서의 디지털 적분으로 많은 펄스들을 통한 아날로그 적분의 다수의 사이클들은 큰 동적 범위를 허용할 수 있다.

일부 실시예들에서, 강한 짧은 광 펄스는 증폭기들 및 ADC의 시스템이 펄스들 사이에서 전력 차단될 수 있으므로 저전력 동작 동안 더 양호하게 수행할 수 있다. 또한, 동기 광 소스(14)에 의해 소모되는 동일한 순 전력에 대해, SNR(signal-to-noise-ratio)은 드라이버 회로에 의해 생성될 수 있는 최단 가능 펄스를 사용함으로써 최대화될 수 있다. (최단 가능 펄스는 이용가능한 피크 전류 출력에 의해 제한될 수 있다.) 전기 회로(10)는 예를 들어 원하는 대로 C _f , R _f , C _int , 및 다른 수동 성분 값들 및 코너 주파수 값들을 변경함으로서 일부 실시예들에서, 동적으로 또는 프로그램적으로 구성될 수 있다.

일부 실시예들에서, 광전류 신호의 저주파수(예를 들어, DC) 성분은 스테이지(16)를 ADC(44)의 입력에 직접 연결함으로써 측정될 수 있다. 대안적으로, 저주파수 성분은 스테이지(16)를 스테이지(20)의 양의 적분 증폭기(38(1)) 또는 음의 적분 증폭기(38(2))에 연결함으로써 측정될 수 있다. 저레벨들의 주변 광을 갖는 실시예들에서, 양의 및 음의 적분 증폭기들(38(1) 및 38(2)) 중 하나는 각각 포토다이오드(12)에 직접 연결되어, 스테이지들(16 및 18)을 바이패스할 수 있다.

다양한 실시예들에 따르면, 스테이지들(16, 18, 및 20)의 적어도 일부 성분들(예를 들어, 사용자 사양들에 따라 조정가능한 성분 값들)은 전기 회로가 물리적 형태로 구현된 후에 프로그램가능하다. 성분 값들은 수동으로 또는 적당한 컴퓨팅 디바이스 또는 컨트롤러에 의해 프로그램가능할 수 있다. 예를 들어, 피드백 커패시터(24)의 커패시턴스(C _f ), 피드백 저항기(26)의 저항(R _f ); 대역 통과 필터 성형 함수 BPF(f _filt ), 저항(R _in ), 커패시턴스(C _int ) 등은 전기 회로(10)사용될 응용에 따라 프로그램될 수 있다. 따라서, 전기 회로(10)의 동일한 물리적 표현은 하나의 응용(예를 들어, 제어된 주변 광에 사용되는 광용적맥파 시스템)에서 제 1 성분 값 세트 및 상이한 응용(예를 들어, 제어되지 않은 주변 광에 사용되는 무선 센서)에서 상이한 제 2 성분 값 세트를 가질 수 있다.

도 2를 참조하면, 도 2는 전기 회로(10)의 일 실시예에 따른 예시적 신호 차트(50)를 예시하는 간략한 도면이다. 단지 제한이 아닌 예시적 목적들을 위해, 펄스 지속 기간(τ)은 1㎲로 설정되었고, 고역 통과 필터 코너 주파수(스테이지(18)의)는 300 kHz 또는 0.3/τ로 설정되었다. 스테이지들의 출력은 용이한 비교를 허용하기 위해 입력으로 지칭되었다. 동기 광 소스로부터의 입력 광전류 펄스(52)는 스테이지들(16 및 18) 후에 예시되는 광전류 신호(54)를 야기할 수 있다. 신호(54)는 제로 교차점을 갖는 AC 신호를 나타낸다. 제로 교차점은 적분 사이클 지속 기간(t _int )을 설정할 수 있다. 양의 및 음의 적분 사이클들은 라인(56)에 의해 표시될 수 있으며, 이는 또한 신호(54)의 제로 교차점과 일치하는 제로 교차점을 갖는다.

도 3을 참조하면, 도 3은 전기 회로(10)의 일 실시예에 따른 예시적 신호 차트(60)를 예시하는 간략한 도면이다. 동기 광 소스로부터의 입력 광전류 펄스(62)는 스테이지들(16 및 18) 후에 예시되는 광전류 신호(64)를 야기할 수 있다. 신호(64)는 제로 교차점을 갖는 AC 신호이다. 제로 교차점은 적분 사이클 지속 기간(t _int )을 설정할 수 있다. 양의 및 음의 적분 사이클들은 라인(66)에 의해 표시될 수 있으며, 이는 또한 신호(64)의 제로 교차점과 일치하는 제로 교차점을 갖는다. 입력 광전류 신호(62)는 펄스들(예를 들어, 짧은 1㎲ 펄스를 가짐)로서 생성될 수 있다. 신호(64)의 각각의 펄스는 스테이지들(16 및 18)의 동작에 의해 형상화될 수 있다. 양의 및 음의 적분 사이클들은 펄스들의 트레인 내의 각각의 펄스에 적용된다. 펄스들 사이의 분리(t _s )는 정착 시간에 기초하여 또는 주변 광으로부터 특히 지배적 주파수 성분들(필요하다면)의 임의의 영향을 최소화하도록 구성될 수 있다.

도 4를 참조하면, 도 4는 주변 광을 간섭하는 주파수를 통한 입력 전하를 도시하는 그래프(80)를 예시하는 간략한 도면이다. 그래프(80)는 전기 회로(10)에 따른 주변 광의 억제를 예시한다. 단지 제한이 아닌 예시적 목적들을 위해, 환경 내의 광 소스가 주파수(f)를 갖는다고 가정한다. 게다가, 주변 광의 위상이 주변 광의 각각의 가능 주파수(x축을 따라 표시됨)에서 최악의 경우 간섭을 생성하기 위해 어떻게든 동기화된다고 가정한다. 그 주파수에서 생성되는 광전류 신호의 측정된 진폭은 모든 4개의 스테이지(16, 18, 20 및 22)의 동작에 의해 감소될 수 있다. 다수의 펄스들의 트레인의 경우에서, 억제가 훨씬 더 증가될 수 있다.

그래프(80)는 16 펄스들을 사용하여 생성되었고, 적분된 전류가 언급되는 입력(스테이지(22) 후)은 Y-축상의 전하로서 계산되었다. 전기 회로(10)의 실시예들에 따르면, 50 kHz 아래의 주파수들에서 거의 100 인자의 ALR이 관찰될 수 있다. 형광 램프들 및 LED(light emitting diode) 광들과 같은 많은 주변 광 소스들은 저주파수들에서의 성분들을 갖는다. 120 Hz와 같은 매우 낮은 주파수들은 1000을 초과하는 인자들에 의해 억제될 수 있고 DC 광은 완전히 차단될 수 있다.

전기 회로(10)의 실시예들은 주변 광에 의해 생성되는 광전류들의 거부와 유사하게 포토다이오드(12)에서 주입되는 전기 잡음을 거부할 수 있다는 점이 주목될 수 있다. 실제로, 전기 회로(10)의 구성요소들은 광전류들 또는 EMI(electromagnetic interference) 또는 회로에 주입되는 임의의 다른 전기 잡음을 구별할 수 없어, 전기 및 광 간섭 둘 다가 있을 시에 견고성을 용이하게 한다.

도 5를 참조하면, 도 5는 광용적맥파 시스템(92)에 사용되는 바와 같은 전기 회로(10)의 예시적 응용(90)을 예시하는 간략한 도면이다. 광용적맥파계는 오르간의 효과적인 광 투과 또는 반사율의 변화들을 광학적으로 측정하기 위해 사용되는 디바이스이다. 광용적맥파 시스템들의 예들은 펄스 옥시미터들, 심혈관 모니터들, 및 호흡 검출기들을 포함한다. 도면에 예시된 응용(90)은 펄스 옥시미터를 포함할 수 있지만, 전기 회로(10)는 실시예들의 넓은 범주 내에서 임의의 다른 타입의 광용적맥파 시스템들로 또한 구현될 수 있다.

응용(90)의 펄스 옥시미터는 광용적맥파 시스템(92)에 연결되는 포토다이오드(12) 및 동기 광 소스(예를 들어, 적색 및 적외선 광 방사 LED)를 포함할 수 있으며, 이는 특정 응용 요구에 기초하여 전기 회로(10) 및 다른 구성요소들을 포함할 수 있다. 펄스 옥시미터는 오르간(예를 들어, 손가락 끝)(94)(예를 들어, 펄스가 감시되고 있는 환자의)에 부착되거나, 그렇지 않으면 오르간과 근접하여 배치될 수 있다. 동기 광 소스(14)에 의해 방출되는 광은 그것이 포토다이오드(12)에 도달하기 전에, 오르간(예를 들어, 피부, 주변 조직들, 및 손가락 끝에서의 혈액)에 의해 부분적으로 반사되고, 투과되며/되거나, 산란될 수 있다. 포토다이오드(12)로부터의 광전류 신호는 예를 들어 펄스 속도, 또는 산소 함량 등을 표시하는 오르간의 측정을 제공할 수 있다.

현재 이용가능한 펄스 옥시미터들 및 다른 광용적맥파 시스템들은 캡들, 내광성 인클로저들, 및 주변/배경 광이 광용적맥파 시스템들에서 잡음을 생성하는 것을 방지하는 다른 그러한 디바이스들을 사용한다. 전기 회로(10)에서, 그러한 광 차단 인클로저들(예를 들어, 캡들, 박스들 등)은 전기 회로(10)가 주변 및 다른 배경 광 잡음을 극복하기에 충분한 잡음 감소 능력들을 포함하므로, 사용될 필요가 없다. 더욱이, 전기 회로(10)의 잡음 감소 특성들, 및 주변 및 DC 광에 대한 그것의 결과적인 감소된 감도 때문에, 동기 광 소스(14)와 포토다이오드(12) 사이의 거리는 잡음 감소보다는 오히려 편의 인자들에 기초하여 구성될 수 있다.

도 6을 참조하면, 도 6은 전기 회로(10)의 다른 실시예를 예시하는 간략한 블록도이다. 다수의(예를 들어, 4개의) 포토다이오드들(12)은 예를 들어 4개의 상이한 공간적 방위로부터 광 강도를 측정하기 위해 ADC(44)에 연결될 수 있다. 각각의 포토다이오드(12)는 모든 포토다이오드들(12)이 공통 ADC(44)를 공유하는 상태에서, 분리 스테이지들(16, 18 및 20)에 연결될 수 있다. 스테이지들(20) 각각은 양의 적분 값 및 음의 적분 값을 ADC(44)에 제공할 수 있다. ADC(44)는 그것이 어떤 시간 간격 내에서 실질적으로 모든 스테이지(20)로부터의 출력들을 샘플링할 때까지, 다음 스테이지(20) 등으로 진행하기 전에, 특정 스테이지(20)로부터의 출력들을 샘플링할 수 있다. 시간 간격은 광 소스(14)의 전력 사이클에 따라 구성되어, ADC(44)는 광 소스(14)가 전력 차단되기 전에 모든 스테이지(20)로부터 출력들을 샘플링하는 것을 완료할 수 있다.

더욱이, 스테이지(20)로부터의 출력은 리셋될 때까지의 적분 위상 후에 일정하게 남을 수 있고, ADC(44)는 성능을 타협하는 것 없이 출력들 각각을 샘플링하기 위해 멀티플렉싱될 수 있다. 따라서, 전기 회로(10)의 실시예들은 채널들 사이에 저주파수 스위칭을 갖는 비교적 저비용 저속도 ADC가 성능을 타협하는 것 없이 사용될 수 있는 것을 허용한다. 그러한 회로 아키텍처는 예를 들어 측면의 포토다이오드들, 쿼드 검출기들, 또는 광각 센서들을 사용하는 특수 포토다이오드 응용들에 사용될 수 있다. 전기 회로(19)의 실시예들의 회로 아키텍처에서, 입력 광의 펄스 폭 및 스테이지들(16, 18, 및 20)의 실질적으로 모든 구성요소들은 ADC(44)의 샘플링 속도에 실질적으로 영향을 미치는 것 없이 나노세컨드 펄스들로 구성될 수 있다.

도 7을 참조하면, 도 7은 전기 회로(10)의 예시적 응용(100)을 예시하는 간략한 도면이다. 스마트폰(102)은 광 신호들(터치보다는 오히려)에 기초하여 사용자(104)의 제스처들을 검출하도록 구성될 수 있다. 다수의 포토다이오드들(12)은 스마트폰(102) 상에(예를 들어, 그것의 디스플레이 스크린 상에) 구성될 수 있다. 동기 광 소스(14)는 일부 실시예들에서 스마트폰(102) 상에 제공될 수 있다. 광 소스(14)로부터의 광은 사용자(104)로부터 반사될 수 있고, 포토다이오드들(12)에 의해 측정될 수 있다. 각각의 포토다이오드(12)에 도착하는 광의 양은 사용자(104)의 특정 제스처(손, 손가락 또는 신체 위치)에 의존할 수 있다. 사용자(104)가 제스처를 변경할 때, 포토다이오드들(12) 상의 광의 양은 변경될 수도 있다. 이러한 변경은 제스처를 검출하고 그것의 적당한 의미를 유도하기 위해 적절하게 교정된 마이크로컨트롤러에 의해 계산될 수 있다. 그러한 응용(100)에 구현되는 전기 회로(10)에서, 배경 광 및 다른 외부에 발생한 광에 대한 시스템의 감도는 성능을 타협하는 것 없이 감소될 수 있다.

도 8을 참조하면, 도 8은 전기 회로(10)의 일 실시예의 다른 대표적인 구성을 예시하는 간략한 회로도이다. ADC(44) 대신에, 차동 증폭기(110)가 스테이지(22)에 사용될 수 있다. 차동 증폭기(110)는 출력들(40 및 42) 사이의 차이를 계산하고 차이를 ADC(44) 또는 다른 적당한 구성요소(예를 들어, 마이크로프로세서, 디지털 신호 프로세서 등)에 송신할 수 있다. 차동 증폭기(110)는 출력들(40 및 42)의 차이를 증폭하고, 그것에 의해 특정 요구들에 기초하여 측정의 정확도를 증가시킬 수도 있다.

이러한 명세서에서, "일 실시예", "예시적 실시예", "하나의 실시예", "다른 실시예", "일부 실시예들"," 다양한 실시예들", "다른 실시예들", "대안적 실시예" 등에 포함되는 다양한 특징들(예를 들어, 요소들, 구조들, 모듈들, 구성요소들, 단계들, 동작들, 특성들 등)에 대한 참조들은 임의의 그러한 특징들이 본 개시의 하나 이상의 실시예들에 포함되지만, 동일한 실시예들에 결합될 수 있거나 반드시 동일한 실시예들에 결합되는 것은 아닐 수 있는 것을 의미하도록 의도된다는 점에 주목한다.

하나의 예시적 실시예에서, 도면들의 전기 회로(10)는 연관된 전자 디바이스의 머더보드 상에 구현될 수 있다. 머더보드는 전자 디바이스의 내부 전자 시스템의 다양한 구성요소들을 유지하고 커넥터들을 다른 주변 장치들에 더 제공할 수 있는 일반적 회로 보드일 수 있다. 더 구체적으로, 머더보드는 시스템의 다른 구성요소들이 전기적으로 통신할 수 있는 전기적 연결들을 제공할 수 있다. 임의의 적당한 프로세서들(디지털 신호 프로세서들, 마이크로프로세서들, 지원 칩셋들 등을 포함함), 메모리 요소들 등은 특정 구성 요구들, 처리 수요들, 컴퓨터 설계들 등에 기초하여 머더보드에 적당히 결합될 수 있다. 외부 스토리지, 부가 센서들, 오디오/비디오 디스플레이를 위한 컨트롤러들, 및 주변 디바이스들과 같은 다른 구성요소들은 플러그 인 카드들, 비아 케이블들로서 머더보드에 부착되거나, 머더보드 자체에 통합될 수 있다.

다른 예시적 실시예에서, 도면들의 전기 회로(10)는 독립형 모듈들(예를 들어, 특정 응용 또는 기능을 수행하도록 구성되는 연관된 구성요소들 및 회로조직을 갖는 디바이스)로 구현되거나 전자 디바이스들의 응용 주문형 하드웨어에 플러그 인 모듈들로 구현될 수 있다. 본 개시의 특정 실시예들은 SOC(system on chip) 패키지에, 부분적으로, 또는 전체적으로 용이하게 포함될 수 있다는 점에 주목한다. SOC는 컴퓨터 또는 다른 전자 시스템의 구성요소들을 단일 칩에 집적하는 IC를 나타낸다. 그것은 디지털, 아날로그, 혼합 신호, 및 종종 무선 주파수 기능들을 포함할 수 있다: 그 모두는 단일 칩 기판 상에 제공될 수 있다. 다른 실시예들은 단일 전자 패키지 내에 위치되고 전자 패키지를 통해 서로 밀접하게 상호작용하도록 구성되는 복수의 개별 IC들과, MCM(multi-chip-module)을 포함할 수 있다. 다양한 다른 실시예들에서, 증폭 기능성들은 ASIC들(Application Specific Integrated Circuits), FPGA들(Field Programmable Gate Arrays), 및 다른 반도체 칩들 내의 하나 이상의 실리콘 코어들에 구현될 수 있다.

또한 개설되는 본 명세서에 사양들, 치수들, 및 관계들의 모두(예를 들어, 프로세서들 및 메모리 요소들의 수, 로직 동작들 등)는 예 및 교시만의 목적들을 위해 단지 제공되었다는 점에 주목해야 한다. 그러한 정보는 본 개시의 사상, 또는 첨부된 청구항들의 범위로부터 벗어나는 것 없이 상당히 변화될 수 있다. 사양들은 하나의 비제한적 예에만 적용되고, 따라서 그들은 그와 같이 해석되어야 한다. 이전 설명에서, 예시적 실시예들은 특정 프로세서 및/또는 구성요소 배열들을 참조하여 설명되었다. 다양한 수정들 및 변경들은 첨부된 청구항들의 범위로부터 벗어나는 것 없이 그러한 실시예들에 이루어질 수 있다. 따라서, 명세서 및 도면들은 제한적 의미라기보다는 오히려 예시적인 것으로 간주되어야 한다.

본 명세서에 제공되는 다수의 예들에서, 상호작용은 2개, 3개, 4개, 또는 그 이상의 전기 구성요소들에 대해 설명될 수 있다는 점에 주목한다. 그러나, 이것은 명확성 및 예만의 목적들을 위해 행해졌다. 시스템은 임의의 적당한 방식으로 통합될 수 있다는 점이 이해되어야 한다. 유사한 설계 대안들과 함께, 도면들의 예시된 구성요소들, 모듈들, 및 요소들 중 어느 하나는 다양한 가능한 구성들로 결합될 수 있으며, 그 모두는 분명히 이 명세서의 넓은 범위 내에 있다. 어떤 경우들에서, 제한된 수의 전기 요소들을 단지 참조함으로써 주어진 흐름 세트의 기능성들 중 하나 이상을 설명하는 것이 더 쉬울 수 있다. 도면들의 전기 회로(10) 및 그것의 교시들은 용이하게 확장가능하고 다수의 구성요소들 뿐만 아니라, 더 복잡한/정교한 배열들 및 구성들을 수용할 수 있다는 점이 이해되어야 한다. 따라서, 제공되는 예들은 무수한 다른 아키텍처들에 잠재적으로 적용되는 바와 같이 범위를 제한하거나 전기 회로(10)의 넓은 교시들을 저해하지 않아야 한다.

많은 다른 변경들, 치환들, 변형들, 개조들, 및 수정들은 당업자가 확인할 수 있고 본 개시는 첨부된 청구항들의 범위 내에 있는 바와 같은 모든 그러한 변경들, 치환들, 변형들, 개조들, 및 수정들을 포함하도록 의도된다. USPTO(United States Patent and Trademark Office), 및 부가적으로 이에 첨부된 청구항들을 해석할 시에 본 출원에 발행되는 임의의 특허의 임의의 독자들을 원조하기 위해, 출원인은 (a) "하는 수단" 또는 "하는 단계"라는 단어들이 특정 청구항들에 구체적으로 사용되지 않으면 출원인이 이 문서의 출원 일자에 존재하는 바와 같은 35 USC 섹션 112의 6절을 적용하기 위해 첨부된 청구항들 중 어느 하나를 의도하지 않고; (b) 명세서 내의 임의의 진술에 의해, 첨부된 청구항들에 다르게 반영되지 않는 임의의 방식으로 본 개시를 제한하도록 의도하지 않는다는 점에 주목하기를 원한다.