一种BUCK电路以及开关电源
阅读：1006发布：2020-05-12
专利汇可以提供一种BUCK电路以及开关电源专利检索，专利查询，专利分析的服务。并且本 发明 涉及一种BUCK 电路 以及 开关 电源。本发明技术方案中的BUCK电路包括：第一晶体管，所述第一晶体管的漏极接收输入 电压 ；第二晶体管，所述第二晶体管的漏极连接所述第一晶体管的源极；电感，所述电感的第一端连接第一晶体管的源极，所述电感的第二端连接电路的输出端；纹波生成模 块 ，适于生成纹波电压；驱动 信号 生成模块，适于根据第一 叠加 电压与第一参考电压的比较结果以及第二叠加电压与第二参考电压的比较结果生成驱动信号；开关控 制模 块，所述开关 控制模块 接收所述驱动信号，并根据所述驱动信号产生第一开关信号和第二开关信号。本发明技术方案可以有效简化BUCK电路的结构，降低电路成本。，下面是一种BUCK电路以及开关电源专利的具体信息内容。
1.一种BUCK电路，其特征在于，包括：
第一晶体管，所述第一晶体管的漏极接收输入电压，所述第一晶体管的栅极接收第一开关信号；
第二晶体管，所述第二晶体管的漏极连接所述第一晶体管的源极，所述第二晶体管的栅极接收第二开关信号，所述第二晶体管的源极接地；
电感，所述电感的第一端连接所述第一晶体管的源极，所述电感的第二端连接所述BUCK电路的输出端，所述BUCK电路的输出端产生输出电压；
纹波生成模块，适于根据流过所述电感的电感电流生成纹波电压；
驱动信号生成模块，适于根据第一叠加电压与第一参考电压的比较结果以及第二叠加电压与第二参考电压的比较结果生成驱动信号，所述第一叠加电压由转换电压与所述纹波电压叠加得到，所述第二叠加电压由关联电压与所述纹波电压叠加得到，所述转换电压由所述电感电流转换得到，所述关联电压随所述输出电压的改变而改变；所述驱动信号生成模块包括：第一比较器，所述第一比较器的第一输入端接收所述第一叠加电压，所述第一比较器的第二输入端接收所述第一参考电压；第二比较器，所述第二比较器的第一输入端接收所述第二叠加电压，所述第二比较器的第二输入端接收所述第二参考电压；与门，所述与门的第一输入端连接所述第一比较器的输出端，所述与门的第二输入端连接所述第二比较器的输出端，所述与门的输出端生成所述驱动信号；
开关控制模块，所述开关控制模块接收所述驱动信号，并根据所述驱动信号产生所述第一开关信号和第二开关信号。
2.根据权利要求1所述的BUCK电路，其特征在于，还包括：
电容，所述电容的第一极板连接所述BUCK电路的输出端，所述电容的第二极板接地。
3.根据权利要求1所述的BUCK电路，其特征在于，还包括：
转换模块，所述转换模块适于接收所述电感电流，并将所述电感电流转化为所述转换电压。
4.根据权利要求3所述的BUCK电路，其特征在于，所述转换模块包括跨阻放大器，所述跨阻放大器的输入端接收所述电感电流，所述跨阻放大器的输出端输出所述转换电压。
5.根据权利要求1所述的BUCK电路，其特征在于，所述纹波生成模块接收所述电感的第一端的第一电压，并根据所述第一电压生成所述纹波电压。
6.根据权利要求1所述的BUCK电路，其特征在于，所述纹波生成模块接收所述电感的第一端的第一电压以及所述输出电压，并根据所述第一电压以及所述输出电压生成所述纹波电压。
7.根据权利要求6所述的BUCK电路，其特征在于，
当所述BUCK电路的输出端的负载增大时，所述电感电流增大，所述输出电压减小，直至所述第二叠加电压低于所述第二参考电压，第二比较器输出高电平，使得所述驱动信号将由第一叠加电压与所述第一参考电压的比较结果控制，由于第一叠加电压高于所述第一参考电压，则第一比较器输出低电平；
所述与门接收所述第一比较器输出的低电平以及所述第二比较器输出的高电平，所述与门的输出端产生的驱动信号为低电平；
所述开关控制模块接收所述驱动信号，并产生第一开关信号和第二开关信号，所述第一开关信号控制所述第一晶体管关断，所述第二开关信号控制所述第二晶体管导通，以使得所述电感电流降低，直到所述电感电流降低到稳定状态。
8.根据权利要求1所述的BUCK电路，其特征在于，还包括定时器，所述定时器适于在所述输入电压和/或所述输出电压发生波动时，产生调节信号，响应于所述调节信号，所述开关控制模块产生的第一开关信号使得所述第一晶体管的开关频率维持恒定。
9.一种开关电源，其特征在于，包括权利要求1-8任一项所述的BUCK电路。
一种BUCK电路以及开关电源
技术领域
背景技术
[0002] 随着科学技术日新月异的发展，电子设备的功能越来越强大，对于所使用的电源也提出了更高的要求。通常情况下，大多数的电子设备不能直接使用电网提供的交流电源，而是需要稳定的直流电源。因此，直流电源的体积、重量以及性能优劣直接影响了电子设备的进一步发展。
[0003] 开关电源由于具有体积小、效率高和重量轻的优点，已经被应用在越来越多的电子设备中，带有降压式变换电路(简称BUCK电路)的开关电源可以将交流电源转化为稳定的直流电源，进而为电子设备供电。
[0004] 现有技术中的BUCK电路通常采用峰值电流模式配合电流环路来把供给负载的电流稳定在预设状态，但采用峰值电流模式的BUCK电路中，通常需要误差放大器以及补偿电路等，不仅电路结构复杂、成本高，而且还会因为补偿电路中大电容的引入，降低了BUCK电路的整体响应速度。尤其是当负载突然发生波动时，对于电流的调节能力较弱，不能使电路快速达到稳定状态，甚至会影响电子设备的性能，降低电子设备的使用寿命。
发明内容
[0005] 本发明解决的技术问题是如何简化BUCK电路的结构，降低电路成本。
[0006] 为解决上述技术问题，本发明实施例提供了一种BUCK电路，包括：第一晶体管，所述第一晶体管的漏极接收输入电压，所述第一晶体管的栅极接收第一开关信号；第二晶体管，所述第二晶体管的漏极连接所述第一晶体管的源极，所述第二晶体管的栅极接收第二开关信号，所述第二晶体管的源极接地；电感，所述电感的第一端连接所述第一晶体管的源极，所述电感的第二端连接所述BUCK电路的输出端，所述BUCK电路的输出端产生输出电压；纹波生成模块，适于根据流过所述电感的电感电流生成纹波电压；驱动信号生成模块，适于根据第一叠加电压与第一参考电压的比较结果以及第二叠加电压与第二参考电压的比较结果生成驱动信号，所述第一叠加电压由转换电压与所述纹波电压叠加得到，所述第二叠加电压由关联电压与所述纹波电压叠加得到，所述转换电压由所述电感电流转换得到，所述关联电压随所述输出电压的改变而改变；开关控制模块，所述开关控制模块接收所述驱动信号，并根据所述驱动信号产生所述第一开关信号和第二开关信号。
[0007] 可选的，所述BUCK电路还包括：电容，所述电容的第一极板连接所述BUCK电路的输出端，所述电容的第二极板接地。
[0008] 可选的，所述BUCK电路还包括：转换模块，所述转换模块适于接收所述电感电流，并将所述电感电流转化为所述转换电压。
[0009] 可选的，所述转换模块包括跨阻放大器，所述跨阻放大器的输入端接收所述电感电流，所述跨阻放大器的输出端输出所述转换电压。
[0010] 可选的，所述纹波生成模块接收所述电感的第一端的第一电压，并根据所述第一电压生成所述纹波电压。
[0011] 可选的，所述纹波生成模块接收所述电感的第一端的第一电压以及所述输出电压，并根据所述第一电压以及所述输出电压生成所述纹波电压。
[0012] 可选的，所述驱动信号生成模块包括：第一比较器，所述第一比较器的第一输入端接收所述第一叠加电压，所述第一比较器的第二输入端接收所述第一参考电压；第二比较器，所述第二比较器的第一输入端接收所述第二叠加电压，所述第二比较器的第二输入端接收所述第二参考电压；与门，所述与门的第一输入端连接所述第一比较器的输出端，所述与门的第二输入端连接所述第二比较器的输出端，所述与门的输出端生成所述驱动信号。
[0013] 可选的，当所述BUCK电路的输出端的负载增大时，所述电感电流增大，所述输出电压减小，直至所述第二叠加电压低于所述第二参考电压，第二比较器输出高电平，使得所述驱动信号将由第一叠加电压与所述第一参考电压的比较结果控制，由于第一叠加电压高于所述第一参考电压，则第一比较器输出低电平；所述与门接收所述第一比较器输出的低电平以及所述第二比较器输出的高电平，所述与门的输出端产生的驱动信号为低电平；所述开关控制模块接收所述驱动信号，并产生第一开关信号和第二开关信号，所述第一开关信号控制所述第一晶体管关断，所述第二开关信号控制所述第二晶体管导通，以使得所述电感电流降低，直到所述电感电流降低到稳定状态。
[0014] 可选的，所述BUCK电路还包括定时器，所述定时器适于在所述输入电压和/或所述输出电压发生波动时，产生调节信号，响应于所述调节信号，所述开关控制模块产生的第一开关信号使得所述第一晶体管的开关频率维持恒定。
[0015] 为解决上述技术问题，本发明实施例还提供了一种开关电源，所述开关电源包括前述的BUCK电路。
[0016] 与现有技术相比，本发明实施例的技术方案具有以下有益效果：
[0017] 本发明技术方案的BUCK电路包括：第一晶体管，所述第一晶体管的漏极接收输入电压，所述第一晶体管的栅极接收第一开关信号；第二晶体管，所述第二晶体管的漏极连接所述第一晶体管的源极，所述第二晶体管的栅极接收第二开关信号，所述第二晶体管的源极接地；电感，所述电感的第一端连接所述第一晶体管的源极，所述电感的第二端连接所述BUCK电路的输出端，所述BUCK电路的输出端产生输出电压；纹波生成模块，适于根据流过所述电感的电感电流生成纹波电压；驱动信号生成模块，适于根据第一叠加电压与第一参考电压的比较结果以及第二叠加电压与第二参考电压的比较结果生成驱动信号，所述第一叠加电压由转换电压与所述纹波电压叠加得到，所述第二叠加电压由关联电压与所述纹波电压叠加得到，所述转换电压由所述电感电流转换得到，所述关联电压随所述输出电压的改变而改变；开关控制模块，所述开关控制模块接收所述驱动信号，并根据所述驱动信号产生所述第一开关信号和第二开关信号。由此，通过将电感电流引入电流反馈环以及将输出电压引入电压反馈环，进而控制输出电压和电流在稳定预设状态，有效简化了BUCK电路的结构，降低了电路成本。
[0018] 进一步，本发明技术方案中的所述驱动信号生成模块包括：第一比较器，所述第一比较器的第一输入端接收所述第一叠加电压，所述第一比较器的第二输入端接收所述第一参考电压；第二比较器，所述第二比较器的第一输入端接收所述第二叠加电压，所述第二比较器的第二输入端接收所述第二参考电压；与门，所述与门的第一输入端连接所述第一比较器的输出端，所述与门的第二输入端连接所述第二比较器的输出端，所述与门的输出端生成所述驱动信号。由此，通过第一比较器、第二比较器以及与门的配合工作，便可以根据输出电压和电流信号的变化，自动调整电流反馈环以及电压反馈环的切换，从而能够快速响应负载变化，并及时对输出电压以及电流的波动进行调整，以使电路快速进入稳定状态。
[0019] 进一步，本发明技术方案的转换模块包括跨阻放大器，所述跨阻放大器的输入端接收所述电感电流，所述跨阻放大器的输出端输出所述转换电压。由此，将电感电流转化为转换电压再引入电流反馈环与预设值进行比较，节省了复杂的电流比较电路，只需采用结构简单的电压比较器便可以实现，从而进一步简化了电路结构，节约了电路成本。
[0020] 进一步，本发明技术方案中的BUCK电路还包括定时器，所述定时器适于在所述输入电压和/或所述输出电压发生波动时，产生调节信号，响应于所述调节信号，所述开关控制模块产生的第一开关信号使得所述第一晶体管的开关频率维持恒定。由此，使得第一晶体管的工作频率不会随着输出电压和/或输出电压的变化而变化，有利于BUCK电路中电感的优化设计。附图说明
[0021] 图1是本发明实施例一种BUCK电路的结构示意图；
[0022] 图2是本发明实施例一种BUCK电路运行时的关联电压和转换电压的仿真波形图；
[0023] 图3是本发明实施例一种BUCK电路在负载增大后第一叠加电压和第二叠加电压的仿真波形图。
具体实施方式
[0024] 本领域技术人员可以理解，现有技术中的BUCK电路通常采用峰值电流模式配合电流环路来把供给负载的电流稳定在预设状态，但采用峰值电流模式的BUCK电路中，通常需要误差放大器以及补偿电路等，不仅电路结构复杂、成本高，而且还会因为补偿电路中大电容的引入，降低了BUCK电路的整体响应速度。尤其是当负载突然发生波动时，对于电流的调节能力较弱，不能使电路快速达到稳定状态，甚至会影响电子设备的性能，降低电子设备的使用寿命。
[0025] 本发明实施例中的BUCK电路包括：第一晶体管，所述第一晶体管的漏极接收输入电压，所述第一晶体管的栅极接收第一开关信号；第二晶体管，所述第二晶体管的漏极连接所述第一晶体管的源极，所述第二晶体管的栅极接收第二开关信号，所述第二晶体管的源极接地；电感，所述电感的第一端连接所述第一晶体管的源极，所述电感的第二端连接所述BUCK电路的输出端，所述BUCK电路的输出端产生输出电压；纹波生成模块，适于根据流过所述电感的电感电流生成纹波电压；驱动信号生成模块，适于根据第一叠加电压与第一参考电压的比较结果以及第二叠加电压与第二参考电压的比较结果生成驱动信号，所述第一叠加电压由转换电压与所述纹波电压叠加得到，所述第二叠加电压由关联电压与所述纹波电压叠加得到，所述转换电压由所述电感电流转换得到，所述关联电压随所述输出电压的改变而改变；开关控制模块，所述开关控制模块接收所述驱动信号，并根据所述驱动信号产生所述第一开关信号和第二开关信号。由此，通过将电感电流引入电流反馈环以及将输出电压引入电压反馈环，进而控制输出电压和电流在稳定预设状态，有效简化了BUCK电路的结构，降低了电路成本。
[0026] 为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。
[0027] 图1是本发明实施例一种BUCK电路的结构示意图。
[0028] 所述BUCK电路是能够实现将高电压转换为低电压的电路。所述BUCK电路中的电感和电容组成低通滤波器，可以使输入电压中的直流分量通过，而抑制输入电压中的谐波分量通过，从而可以在电路的输出端得到降压后的直流电压，进而为负载供电。
[0029] 本实施例中的BUCK电路可以单独用于设计开关电源，也可以集成在其他类型的集成电路中，作为降压功能的子电路与其他子电路配合使用。
[0030] 请参考图1，所述BUCK电路可以包括：第一晶体管M1，所述第一晶体管M1的漏极接收输入电压Vin，所述第一晶体管M1的栅极接收第一开关信号；第二晶体管M2，所述第二晶体管M2的漏极连接所述第一晶体管M1的源极，所述第二晶体管M2的栅极接收第二开关信号，所述第二晶体管的源极接地。
[0031] 具体实施时，当所述第一晶体管M1导通时，可以允许输入电压Vin接入所述BUCK电路，所述输入电压Vin可以为交流高电压，例如，所述输入电压可以是市电，即220V交流电。
[0032] 具体地，所述第一晶体管M1可以是P型晶体管或N型晶体管。若第一晶体管M1为P型晶体管，则当所述P型晶体管的栅极接收低电平时，所述P型晶体管导通，当所述P型晶体管的栅极接收高电平时，所述P型晶体管关断。
[0033] 具体实施时，所述第二晶体管M2与第一晶体管M1的开通和关断的状态相反，即第一晶体管M1导通时，第二晶体管M2关断，第一晶体管M1关断后，第二晶体管M2导通。第二晶体管M2在BUCK电路中可以起到续流的作用，也就是说，当第一晶体管M1关断后，第二晶体管M2可以为BUCK电路中的电流提供续流的通路。
[0034] 具体地，所述第二晶体管M2可以是P型晶体管或N型晶体管。若第二晶体管M2为P型晶体管，则当所述P型晶体管的栅极接收低电平时，所述P型晶体管导通，当所述P型晶体管的栅极接收高电平时，所述P型晶体管关断。
[0035] 需要说明的是，本领域技术人员可以根据自身的电路设计习惯以及电路的具体应用场合而适应性的选择第一晶体管M1以及第二晶体管M2的类型，对于不同类型的晶体管，只需提供不同的电平信号作为开通或关断信号即可，本发明实施例对于第一晶体管M1和第二晶体管M2的类型不做限制。
[0036] 本实施例的BUCK电路还可以包括电感L，所述电感L的第一端连接所述第一晶体管M1的源极，所述电感L的第二端连接所述BUCK电路的输出端，所述BUCK电路的输出端产生输出电压Vout。在第一晶体管M1导通后，所述电感L开始储能，电感L两端的电压以及流过电感L的电流逐渐上升。
[0037] 本实施例中，可以根据具体应用场合所需要的BUCK电路的工作频率来选择合适电感值的电感L。通常情况下，当电路的工作频率为较低频率时，电感L的阻抗与电路的工作频率成正比。
[0038] 但是，在高频的情况下，电感L会存在分布式电容。也可以说，较高的电路工作频率会使电感L的阻抗变小，当频率超过电感L的自谐振频率后，电感L就会显示出容性。因此，根据电路的工作频率来选择合适电感值的电感L对于BUCK电路的整体运行性能是很重要的。
[0039] 进一步地，所述BUCK电路还包括可以电容C，所述电容C的第一极板连接所述BUCK电路的输出端，所述电容C的第二极板接地。所述电容C与所述电感L可以组成低通滤波器，使输入电压Vin中的直流分量通过，而抑制输入电压Vin中的谐波分量通过，从而可以在电路的输出端得到降压后的直流电压。
[0040] 进一步地，所述BUCK电路还可以包括纹波生成模块5，所述纹波生成模块5适于根据流过所述电感L的电感电流生成纹波电压V_Ripp。
[0041] 具体实施时，由于电压的采集相对于电流的采集更加方便，所述纹波生成模块5可以通过接收所述电感L的端部电压来生成纹波电压V_Ripp，所述电感L的端部电压可以反映出所述电感电流的变化情况。
[0042] 所述电感电流的变化斜率与电感L的端部电压之间的关系可以表示为：
[0043] K＝(V1-Vout)/L0
[0044] 其中，K为电感电流的变化斜率，V1是电感第一端的第一电压，Vout时BUCK电路输出端的电压，也是电感第二端的电压，L0是电感的感抗值。其中，V1大于Vout。
[0045] 在一个可选的实施方式中，所述纹波生成模块5可以接收所述电感L的第一端的第一电压V1，并根据所述第一电压V1生成所述纹波电压V_Ripp。
[0046] 在另一个可选的实施方式中，所述纹波生成模块5可以接收所述电感L的第一端的第一电压V1以及所述输出电压Vout，并根据所述第一电压V1以及所述输出电压Vout生成所述纹波电压V_Ripp。其中，所述输出电压Vout也就是所述电感L的第二端的电压。
[0047] 具体地，所述纹波生成模块5可以包括低通滤波器，所述低通滤波器可以接收所述第一电压V1，或者接收所述第一电压V1以及所述输出电压Vout，并生成所述纹波电压V_Ripp。其中，所述纹波电压V_Ripp只有谐波分量，而没有直流分量(即基波分量)。
[0048] 进一步地，所述BUCK电路还可以包括驱动信号生成模块3，适于根据第一叠加电压Ripp_CC与第一参考电压VREF_CC的比较结果以及第二叠加电压Ripp_CV与第二参考电压VREF_CV的比较结果生成驱动信号，所述第一叠加电压Ripp_CC由转换电压FB_CC与所述纹波电压V_Ripp叠加得到，所述第二叠加电压Ripp_CV由关联电压FB与所述纹波电压V_Ripp叠加得到，所述转换电压FB_CC由所述电感电流转换得到，所述关联电压FB随所述输出电压Vout的改变而改变；开关控制模块1，所述开关控制模块1接收所述驱动信号，并根据所述驱动信号产生所述第一开关信号和第二开关信号。
[0049] 具体实施时，可以通过转换模块4将所述电感电流转化为所述转换电压FB_CC。
[0050] 更具体地，所述转换模块4可以包括跨阻放大器，所述跨阻放大器的输入端接收所述电感电流，所述跨阻放大器的输出端输出所述转换电压FB_CC。
[0051] 进一步地，所述驱动信号生成模块3可以包括：第一比较器31，所述第一比较器31的第一输入端接收所述第一叠加电压Ripp_CC，所述第一比较器31的第二输入端接收所述第一参考电压VREF_CC；第二比较器32，所述第二比较器32的第一输入端接收所述第二叠加电压Ripp_CV，所述第二比较器32的第二输入端接收所述第二参考电压VREF_CV；与门33，所述与门33的第一输入端连接所述第一比较器31的输出端，所述与门33的第二输入端连接所述第二比较器32的输出端，所述与门33的输出端生成所述驱动信号。
[0052] 具体地，所述第一比较器31的第一输入端可以为负输入端，所述第一比较器31的第二输入端可以为正输入端；所述第二比较器32的第一输入端可以为负输入端，所述第二比较器32的第二输入端可以为正输入端。
[0053] 更具体地，所述第一比较器31和/或所述第二比较器32可以为滞回比较器。
[0054] 进一步地，所述关联电压FB可以通过分压电阻R2从输出电压Vout分压得到。具体而言，所述BUCK电路的输出端可以连接第一电阻R1的第一端，所述第一电阻R1的第二端连接分压电阻R2的第一端，所述分压电阻R2的第二端接地。所述分压电阻R2第一端的电压即为所述关联电压FB。当所述输出电压Vout增大时，所述关联电压FB也随之增大，当所述输出电压Vout减小时，所述关联电压FB也随之减小。
[0055] 具体地，所述第一电阻R1和/或所述分压电阻R2可以为定值电阻或可变电阻，以满足所述BUCK电路工作在各种不同场合的需求。
[0056] 进一步地，所述第一参考电压VREF_CC与第二参考电压VREF_CV可以相同也可以不相同。
[0057] 进一步地，所述BUCK电路还可以包括定时器2，所述定时器2适于在所述输入电压Vin和/或所述输出电压Vout发生波动时，产生调节信号，并可以将所述调节信号发送给所述开关控制模块1，响应于所述调节信号，所述开关控制模块1产生的第一开关信号使得所述第一晶体管M1的开关频率维持恒定。
[0058] 所述定时器2的调节功能又可以被称为伪定频功能。也就是说，在电路运行的整个过程中，第一晶体管M1在每个周期内的导通时间并不是一成不变的，所述定时器2可以根据所述输入电压Vin和/或所述输出电压Vout的变化来调整第一晶体管M1的导通时间，以使得第一晶体管M1的开关频率恒定。
[0059] 具体地，所述第一晶体管M1的期望开关频率值可以根据(R1+R2)*C来进行设定。其中，R1为所述第一电阻，R2为所述第二电阻，C为所述电容。由于电路外部因素的影响以及各种器件本身存在的误差，在电路具体运行时，所述第一晶体管M1的开关频率值并不会完全吻合在(R1+R2)*C。但是，第一晶体管的工作频率越接近(R1+R2)*C，则整个BUCK电路便可以工作在更优的状态。
[0060] 进一步地，所述定时器2与所述开关控制模块1之间的信号传输可以通过有线或无线的方式进行，本发明实施例对此不做限制。
[0061] 具体实施时，可以在BUCK电路的电压输入端建立输入电压前馈环，并且在BUCK电路的输出端建立输出电压反馈环，利用输入电压前馈环以及输出电压反馈环来调整定时器2的定时时间(即第一晶体管的导通时间)，使所述导通时间可以随着输入电压Vin和/或输出电压Vout的变化而变化，从而维持所述第一晶体管M1的开关频率恒定。其中，所述输入电压前馈环以及输出电压反馈环的具体电路结构可以采用现有技术中的电路结构，只要能够维持所述第一晶体管M1的开关频率恒定即可。
[0062] 进一步地，所述开关控制模块1可以包括逻辑电路模块11、第一驱动模块12以及第二驱动模块13，所述逻辑电路模块11适于接收所述驱动信号，并生成两路子驱动信号，该两路子驱动信号可以分别通过第一驱动模块12以及第二驱动模块13提供给第一晶体管M1和第二晶体管M2，以控制所述第一晶体管M1和第二晶体管M2的开通和关断。其中，所述逻辑电路模块11、第一驱动模块12以及第二驱动模块13可以采用现有技术中的逻辑电路以及驱动电路来实现，本发明实施例对此不做限制。
[0063] 在一个具体应用场景中，例如：所述BUCK电路集成在集成电路中，作为集成电路中起到降压功能的子电路，所述BUCK电路的输出端可以连接负载。
[0064] 请同时参考图1、图2、图3。其中，所述图2是本发明实施例一种BUCK电路运行时的关联电压和转换电压的仿真波形图；图3是本发明实施例一种BUCK电路在负载增大后第一叠加电压和第二叠加电压的仿真波形图。
[0065] 由于所述BUCK电路作为集成电路的子电路，当整个集成电路都没有开始运行时，所述第一晶体管M1和第二晶体管M2都处于关断状态，所述电感L的第一端处于浮空状态，流过所述电感L的电感电流为0，所述BUCK电路的输出电压Vout为0。
[0066] 当集成电路开始工作后，所述BUCK电路也被启动，定时器2根据预设的定时时间为第一晶体管M1设定一个固定的导通时间，开关控制模块1产生第一开关信号以及第二开关信号，所述第一开关信号通过第一驱动模块12控制第一晶体管M1开通，所述第二开关信号通过第二驱动模块13控制第二晶体管M2维持关断状态，输入电压Vin通过已开通的第一晶体管M1接入所述电感L的第一端，并且经由电感L和电容C组成的低通滤波器转换为输出电压Vout。
[0067] 在时间区间0-t1内，所述输出电压Vout与所述电感电流随着时间的推移而从0开始逐渐增加。也就是说，所述关联电压FB以及所述转换电压FB_CC也随着时间的推移而从0开始逐渐增加。在时间区间0-t1内，所述第一叠加电压Ripp_CC小于第一参考电压VREF_CC，所述第二叠加电压Ripp_CV小于第二参考电压VREF_CV，第一比较器31和第二比较器32的输出端都输出高电平，则与门33输出高电平。此时，在时间区间0-t1内，所述第一晶体管M1的导通只受定时器设定的时间控制。
[0068] 在时刻t1，所述输出电压Vout和电感电流都上升到稳定状态，也就是说，所述关联电压FB以及所述转换电压FB_CC也跟着所述输出电压Vout和电感电流上升到稳定状态。
[0069] 在时间区间t1-t2，所述关联电压FB以及所述转换电压FB_CC处于稳定状态。由于第一叠加电压Ripp_CC小于第一参考电压VREF_CC，则第一比较器31输出高电平。此时，虽然所述第一比较器31的输出端连接所述与门33的第一输入端，但所述第一比较器31输出的高电平信号实际上并不会影响与门33的输出，从而使得所述驱动信号将由第二叠加电压Ripp_CV与所述第二参考电压VREF_CV的比较结果控制，也就是说，当第二比较器32输出低电平时，所述与门33输出低电平，当第二比较器32输出高电平时，所述与门33输出高电平。
[0070] 由于第二叠加电压Ripp_CV中有纹波电压V_Ripp的存在，而纹波电压V_Ripp可以看做是幅值上下跳动的谐波电压，因此，在时间区间t1-t2内，所述第二叠加电压Ripp_CV可以围绕着第二参考电压VREF_CV上下波动。当第二叠加电压Ripp_CV波动超过第二参考电压VREF_CV时，第二比较器32输出低电平，则与门33输出低电平，第一晶体管M1关断，第二晶体管M2导通，此时，输入电压Vin不再继续为所述电感L充电，所述第二叠加电压Ripp_CV的值会有下降趋势，当第二叠加电压Ripp_CV低于第二参考电压VREF_CV时，第二比较器32输出高电平，第一晶体管M1再次导通，第二晶体管M2再次关断。如此往复，使得第二叠加电压Ripp_CV一直围绕着第二参考电压VREF_CV波动。在时间区间t1-t2内，输出电压Vout基本可以稳定维持在预设值。实际上，输出电压Vout与预设值之间相差了半个纹波电压V_Ripp的幅值，由于纹波电压V_Ripp的幅值很小，在精度要求不高的场合可以忽略不计，对于精度要求较高的场合，可以通过在BUCK电路的输出端与负载之间接入补偿电路，以消除所述纹波电压V_Ripp。
[0071] 在时刻t2，所述BUCK电路的输出端的负载增大，导致所述电感电流增大，所述输出电压Vout减小。由于电路中存在电流过冲过程，因此，电感电流增大后会将会保持高电流一段时间，同样的，所述输出电压Vout减小后也会保持低电压一段时间。由于所述关联电压FB随着输出电压Vout的变化而变化，所述转换电压FB_CC随着电感电流的变化而变化，因此，所述转换电压FB_CC增大后会将会保持高电压一段时间，同样的，所述关联电压FB减小后也会保持低电压一段时间。
[0072] 随着关联电压FB的减小，所述第二叠加电压Ripp_CV也会逐渐减小，直至低于所述第二参考电压VREF_CV，第二比较器32输出高电平。此时，虽然所述第二比较器32的输出端连接所述与门33的第二输入端，但所述第二比较器32输出的高电平信号实际上并不会影响与门33的输出，使得所述驱动信号将由第一叠加电压Ripp_CC与所述第一参考电压VREF_CC的比较结果控制。由于第一叠加电压Ripp_CC高于所述第一参考电压VREF_CC，则第一比较器31输出低电平；所述与门33接收所述第一比较器31输出的低电平以及所述第二比较器32输出的高电平，所述与门33的输出端产生的驱动信号为低电平；所述开关控制模块1接收所述驱动信号，并产生第一开关信号和第二开关信号，所述第一开关信号控制所述第一晶体管M1关断，所述第二开关信号控制所述第二晶体管M2导通，以使得所述电感电流降低，直至所述电感电流降低到稳定状态，此时，提供给负载的电流也降低至可以维持负载稳定运行的状态，而输出电压Vout会随着所述负载电流的降低而逐渐升高至稳定状态，负载波动对电路造成的干扰被消除，电路又重新回到稳定运行状态。
[0073] 进一步地，本发明实施例还提供了一种开关电源，所述开关电源包括前述的BUCK电路。所述开关电源可以为各种电子设备提供合适的工作电压。
[0074] 所述开关电源中BUCK电路对输入电压进行转换的详细过程说明可以参见上述图1-3所示实施例中的BUCK电路的实施过程，在此不再赘述。
[0075] 需要说明的是，本发明实施例中的“高频”和“低频”的频率值并不做具体限定，只要高频的频率值高于低频的频率值即可。
[0076] 另外，本发明实施例中的“高电平”和“低电平”的电压值也不做具体限定，只要高电平的电压值高于低电平的电压值即可。例如，高电平的电压值能够被识别为逻辑1，而低电平的电压值能够被识别为逻辑0。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 调制波驱动型精密光电检测器 | 2020-05-12 | 766 |
| 一种光信号的传输方法及装置、系统 | 2020-05-13 | 265 |
| 心电、脉搏波联合采集的前端模拟电路及前端模拟芯片 | 2020-05-14 | 978 |
| 脉冲激光间隔测量电路 | 2020-05-14 | 902 |
| 无线收发机系统及其混频器电路 | 2020-05-11 | 80 |
| 一种带外线性度增强的电流模结构的接收机前端电路 | 2020-05-14 | 781 |
| 用于超声应用的具有内置的时间增益补偿的放大器 | 2020-05-13 | 51 |
| 辐射探测宽带模拟光纤传输系统 | 2020-05-08 | 306 |
| 一种小体积多通道光接收模块结构 | 2020-05-12 | 515 |
| TO46探测器 | 2020-05-11 | 935 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
跨阻放大器热门专利
QQ群二维码
意见反馈
意见反馈