【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペースダイバーシティ方式を用いた無線通信装置に関する。

【０００２】

【従来の技術】従来より、スペースダイバーシティ方式を用いた無線通信装置においては、３つ以上のアンテナで受信した信号について２回以上（アンテナ数−１）の同相合成を行うものであり、それぞれの同相合成を行うために各アンテナによる受信信号の位相を制御する複数の無限移相器を有し、これら無限移相器による移相量を制御する複数の制御回路を有して構成されている（例えば、特開平４−２５２５２５号公報参照）。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従来のスペースダイバーシティ方式を用いた無線通信装置においては、複数の無限移相器を制御するために、互いに制御速度が異なるだけでの全く同一の構成を有する制御回路を、無限移相器の数に対応して設けることが必要となっていた。 また、このような制御回路を含む受信部全体の構成についても、アンテナ数に準じた数の受信部を並列に構成するようにしており、受信部の１ＩＣ化等が困難なため、装置の小型化を阻害する要因となっていた。

【０００４】そこで本発明の目的は、複数の無限移相器を制御するための複数の制御回路の一部を共通化でき、
装置の小型、低廉化に貢献することが可能な無線通信装置を提供することにある。

【０００５】

【課題を解決するための手段】本発明は前記目的を達成するため、３つ以上のアンテナによる受信信号に対し、
前記アンテナの数より少ない２つ以上の無限移相器を用いて２回以上の同相合成を行うスペースダイバーシティ方式を用いた無線通信装置において、前記複数の無限移相器に対し、各同相合成のための制御電圧を供給する複数の制御回路と、前記複数の制御回路が各無限移相器に対応する速度で動作するための複数種類のクロック信号を一括して生成するクロック発生部と、前記複数の制御回路が各無限移相器を制御するための電圧値データを記憶したメモリ部とを有し、前記クロック発生部及びメモリ部を複数の制御回路で共用するようにしたことを特徴とする。

【０００６】本発明の無線通信装置において、複数の無限移相器に対応して設けられた複数の制御回路は、クロック発生部から供給されるクロック信号によって互いに異なる動作速度によって動作する。 そして、複数のアンテナ及び無限移相器によって得られる２つの位相検波信号の位相差を検出し、その位相差を基準値と比較することにより、その比較結果に基づいてメモリ部にアクセスし、このメモリ部に記憶されている電圧値データを読み出し、同相合成のための制御電圧として無限移相器に供給する。

【０００７】以上のような動作を行う複数の制御回路において、複数種類のクロック信号を一括して生成するクロック発生部と、電圧値データを記憶したメモリ部とを共用することから、クロック発生部とメモリ部を複数の制御回路で個別に設けた場合に比べて構成要素を削減でき、受信部全体の小型、低廉化に貢献することが可能となる。 また、複数の制御回路でクロック発生部を共用することにより、各制御回路を集積化することが容易となり、受信部を１つのＩＣ内に統一的に構成することによる１ＩＣ化を促進することが可能となる。

【０００８】

【発明の実施の形態】以下、本発明による無線通信装置の実施の形態について説明する。 図１は、本実施の形態による無線通信装置のアンテナと無線移相器の接続構成を示すブロック図であり、図２は、同無線通信装置の各無線移相器に対する制御回路の内部構成を示すブロック図である。 図１に示すように、本実施の形態による無線通信装置は、３つアンテナ１１０、１２０、１３０で受信した信号について２回の同相合成を行うスペースダイバーシティ同相合成方式を用いたデジタル無線通信装置であり、２回の同相合成を行うための２つの無線移相器２１０、２２０を有している。 そして、図２に示すように、２つの無線移相器２１０、２２０を制御するための２つの制御回路３１０、３２０において、クロック発生部３３０とメモリ部（ＲＯＭ）１６とを共用化したものである。

【０００９】図１において、第１のアンテナ１１０からの受信信号は、２つに分岐され、一方は位相検波信号１
Ａとして第１の制御回路３１０に供給され、他方は電力合成器４１０に供給される。 また、第２のアンテナ１２
０からの受信信号は、第１の無線移相器２１０によって位相を制御された後、２つに分岐され、一方は位相検波信号１Ｂとして第１の制御回路３１０に供給され、他方は電力合成器４１０に供給される。 また、電力合成器４
１０によって合成された信号は、２つに分岐され、一方は位相検波信号２Ａとして第２の制御回路３２０に供給され、他方は電力合成器４２０に供給される。 また、第３のアンテナ１３０からの受信信号は、第２の無線移相器２２０によって位相を制御された後、２つに分岐され、一方は位相検波信号２Ｂとして第２の制御回路３２
０に供給され、他方は電力合成器４２０に供給される。
また、電力合成器４２０によって合成された信号は、図示しない復調部に供給される。

【００１０】次に図２において、クロック発生部３３０
は、発振器３１と、分周器３２と、分周器３３と、セレクタ（ＳＥＬ）３４とを有する。 発振器３１は、所定の発振周波数の第１のクロック信号（ＣＬＫ１）を出力するものであり、この第１のクロック信号（ＣＬＫ１）
は、最初の合成に使用する第１の無線移相器２１０を制御するための制御回路３１０の動作クロックとして供給されるものである。 また、分周器３２は、発振器３１のクロック信号を分周して、第２の制御回路３２０のためのクロック信号（ＣＬＫ２）を生成するものである。 すなわち、２回目以降の合成では、前の合成の制御速度と同じでは、無限移相器の制御が収束しないため、最初の合成より速い制御速度が必要な第２の無限移相器２２０
に対する第２の制御回路３２０のクロック信号（ＣＬＫ
２）を分周器３２によって生成する。

【００１１】また、分周器３３は、制御回路３１０と制御回路３２０とでメモリ部（ＲＯＭ）１６を時分割で使用するための切り替え周波数を有するクロック信号（Ｃ
ＬＫ３）を生成するものである。 また、セレクタ（ＳＥ
Ｌ）３４は、分周器３３からのクロック信号（ＣＬＫ
３）によってメモリ部１６に対するアクセスラインを切り替えるものである。 以上のような構成により、各制御回路３１０、３２０が、発振器やメモリ部を個別に有する必要がなく、また、制御回路３１０、３２０自体も、
１つの集積回路にまとめることが容易になる。

【００１２】次に、各制御回路３１０、３２０の構成について説明する。 第１の無限移相器２１０を制御する第１の制御回路３１０において、ミキサ１１は、２つの位相検波信号１Ａ、１Ｂの位相差情報を抽出するものであり、ローパスフィルタ１２は、ミキサ１１の出力に含まれる高調波成分を除去するものである。 電圧比較器１３
Ａ、１３Ｂは、ローパスフィルタ１２からの信号に基づいて、位相差の進み、遅れ、及び同相（不感帯幅内）を判断する。 メモリ部（ＲＯＭ）１６には、無限移相器の位相３６０°を一定の間隔で分割し、各アドレスに各々の位相位置での電圧値を記憶している。

【００１３】アップダウンカウンタ１４は、電圧比較器１３Ａ、１３Ｂによって判断した結果により、メモリ部１６のアドレスを増加または減少させるものである。 また、メモり部１６の前段に設けられたバッファ１５と、
後段に設けられたフリップフロップ１７は、セレクタ３
４からの選択信号に基づいて、メモリ部１６に対するアクセスラインを切り替える制御を行うためのものである。 また、フリップフロップ１８は、フリップフロップ１７を介してメモリ部１６から読み出したデータを一時的に保持し、無線移相器２１０の制御速度に対応し、Ｅ
ＰＳ１制御電圧として出力するものである。

【００１４】次に、第２の無限移相器２２０を制御する第２の制御回路３２０も、それぞれ第１の制御回路３１
０と同様の機能を有するものであるが、メモリ部１６については、第１の制御回路３１０に設けられたものを共用するものである。 この第２の制御回路３２０において、ミキサ２１は、２つの位相検波信号２Ａ、２Ｂの位相差情報を抽出するものであり、ローパスフィルタ２２
は、ミキサ２１の出力に含まれる高調波成分を除去するものである。 電圧比較器２３Ａ、２３Ｂは、ローパスフィルタ２２からの信号に基づいて、位相差の進み、遅れ、及び同相（不感帯幅内）を判断する。

【００１５】アップダウンカウンタ２４は、電圧比較器２３Ａ、２３Ｂによって判断した結果により、メモリ部１６のアドレスを増加または減少させるものである。 また、メモり部１６の前段に設けられたバッファ２５と、
後段に設けられたフリップフロップ２７は、セレクタ３
４からの選択信号に基づいて、メモリ部１６に対するアクセスラインを切り替える制御を行うためのものである。 また、フリップフロップ２８は、フリップフロップ２７を介してメモリ部１６から読み出したデータを一時的に保持し、無線移相器２２０の制御速度に対応し、Ｅ
ＰＳ２制御電圧として出力するものである。

【００１６】以上のような構成の各制御回路３１０、３
２０に対し、クロック生成部３３０では、発振器３１の発振周波数のクロック信号（ＣＬＫ１）を無限移相器２
１０に対応する制御回路３１０のクロックとし、また、
分周器３２にて制御回路３１０より速い制御速度が必要な無限移相器２２０に対応する制御回路３２０のクロック（ＣＬＫ２）を生成する。 また、分周器３３によって制御回路３１０と制御回路３２０がメモリ部１６を時分割で使用するための切り替え周波数（ＣＬＫ３）を生成し、各バッファ１５、２５、及び各フリップフロップ１
７、２７を切り替えることにより、メモリ部１６を共有する構成となっている。

【００１７】次に、以上のような構成の各制御回路３１
０、３２０における動作について説明する。 まず、制御回路３１０において、ミキサ１１で２つの位相検波信号１Ａ、１Ｂの位相差情報を検出し、ローパスフィルタ１
２で高調波成分を除去して、図３に示すような位相検波電圧を生成する。 図３は、位相差が３６０°推移した際の位相検波電圧と、各しきい値に対する電圧比較器１３
Ａ、１３Ｂ及びアップダウンカウンタの動作を示している。 そこで、電圧比較器１３Ａでは位相検波電圧としきい値＋を比較し、電圧比較器１３Ｂでは位相検波電圧としきい値−を比較する。 このとき位相検波電圧がしきい値＋より高い場合は、電圧比較器１３Ａはｈｉｇｈを出力、電圧比較器１３Ｂはｌｏｗを出力する。 アップダウンカウンタ１４は、電圧比較器１３Ａ、１３Ｂの電圧によりメモリ部１６のアドレス情報をアップカウントするか、ダウンカウントまたはストップするかの制御を行う。

【００１８】一方、制御回路３２０においても、ミキサ２１で２つの位相検波信号２Ａ、２Ｂの位相差情報を検出し、ローパスフィルタ２２で高調波成分を除去して、
図３に示すような位相検波電圧を生成する。 そこで、電圧比較器２３Ａでは位相検波電圧としきい値＋を比較し、電圧比較器２３Ｂでは位相検波電圧としきい値−を比較する。 このとき位相検波電圧がしきい値＋より高い場合は、電圧比較器２３Ａはｈｉｇｈを出力、電圧比較器２３Ｂはｌｏｗを出力する。 アップダウンカウンタ２
４は、電圧比較器２３Ａ、２３Ｂの電圧によりメモリ部１６のアドレス情報をアップカウントするか、ダウンカウントまたはストップするかの制御を行う。

【００１９】本形態では、メモリ部１６を制御回路３１
０、３２０によって共用するために各制御回路３１０、
３２０で使う無限移相器２１０、２２０の制御電圧の格納アドレスを分け、各制御回路３１０、３２０のアップダウンカウンタ１４、２４の信号を一度バッファ１５、
２５に格納し、セレクタ３４の選択信号により、制御回路３１０、３２０で切り替えて、メモリ部１６に送り、
メモリ部１６内のデータ（位相制御電圧）もフリップフロップ１７、２７にて時分割で読み出す。 そして、フリップフロップ１８、２８により、各々の制御スピードに対応したＣＬＫ１、ＣＬＫ２によってデータを読み出すことにより、無線移相器２１０、２２０を制御を行う。

【００２０】また、クロック発生部３３０の発信器３１
によって、無線移相器２１０の制御速度に対応したクロック信号（ＣＬＫ１）を生成し、制御回路３１０に送出する。 また、無限移相器２２０は、無線移相器２１０より速い制御速度が必要なため、クロック信号（ＣＬＫ
１）を分周器３２にて分周し、クロック信号（ＣＬＫ
２）を生成し、制御回路３２０に送出する。 制御回路３
１０、３２０を切り替える信号は、無限移相器２２０の制御より速い速度が必要なため、クロック信号（ＣＬＫ
２）を分周器３３にて分周し、クロック信号（ＣＬＫ
３）を生成し、メモリ部１６の時分割制御用の切り替えクロックとして使用する。

【００２１】以上のような構成の無線通信装置では、メモリ部１６を時分割制御で複数の制御を行うことにより、共通で使用するため、２つ以上の無限移相器の制御を少ない構成の制御回路で実現できることができる。 また、メモリ部１６や発信器３１を複数の制御回路で共用することにより、複数の制御回路を１つの集積回路にまとめ易くなり、受信部の１ＩＣ化することが容易となる。 従来は、それぞれ発振器を用いた同一構成の制御回路を複数必要としていたため、集積化するメリットが少なかったが、本形態のように発振器を共用することにより、その他の部分を集積化することにより、回路規模を大幅に縮小でき、装置の小型化や低廉化に大きく寄与することが可能となる。

【００２２】なお、以上の例は３つのアンテナと２つの無限移相器及び制御回路を用いた例を説明したが、本発明は４つ以上のアンテナと３つ以上（アンテナ数−１）
の無限移相器及び制御回路を用いた構成についても同様に適用し得るものである。

【００２３】

【発明の効果】以上説明したように本発明の無線通信装置では、スペースダイバーシティ方式を用いた無線通信装置において、複数の無限移相器に対し、各同相合成のための制御電圧を供給する複数の制御回路と、複数の制御回路が各無限移相器に対応する速度で動作するための複数種類のクロック信号を一括して生成するクロック発生部と、複数の制御回路が各無限移相器を制御するための電圧値データを記憶したメモリ部とを有し、クロック発生部及びメモリ部を複数の制御回路で共用するようにした。

【００２４】したがって、本発明の無線通信装置によれば、複数の制御回路において複数種類のクロック信号を一括して生成するクロック発生部と、電圧値データを記憶したメモリ部とを共用することから、クロック発生部とメモリ部を複数の制御回路で個別に設けた場合に比べて構成要素を削減でき、受信部全体の小型、低廉化に貢献することが可能となる。 また、複数の制御回路でクロック発生部を共用することにより、各制御回路を集積化することが容易となり、受信部を１つのＩＣ内に統一的に構成することによる１ＩＣ化を促進することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態による無線通信装置のアンテナと無線移相器の接続構成を示すブロック図である。

【図２】本発明の実施の形態による無線通信装置の各無線移相器に対する制御回路の内部構成を示すブロック図である。

【図３】本発明の実施の形態による無線通信装置における位相検波電圧の具体例と、各しきい値に対する電圧比較器１３Ａ、１３Ｂ及びアップダウンカウンタの動作を示す説明図である。

【符号の説明】

１Ａ、１Ｂ、２Ａ、２Ｂ……位相検波信号、１１、２１
……ミキサ、１２、２２……ローパスフィルタ、１３
Ａ、１３Ｂ、２３Ａ、２３Ｂ……電圧比較器、１４、２
４……アップダウンカウンタ、１５、２５……バッファ、１６……メモリ部（ＲＯＭ）、１７、１８、２７、
２８……フリップフロップ、３１……発振器、３２、３
３……分周器、３４……セレクタ、１１０、１２０、１
３０……アンテナ、２１０、２２０……無線移相器、３
２０、３２０……制御回路、３３０……クロック発生部。