技术领域
[0001] 本公开的一些
实施例总体涉及压控
振荡器(VCO)，并且更具体而言，涉及低电压VCO的控制电压范围的自动补偿。
背景技术
[0002] 便携式或可穿戴式
电子设备如今日益流行。在这些电子设备中，
锁相环(PLL)通常是时钟生成源，并且VCO是PLL的关键模
块。对于便携式或可穿戴式电子设备中的VCO而言，较少期望高的
频率。相反，更为期望低的功率消耗以实现更长的待机时间或
电池寿命。
[0003] 为了追求低功耗，经常向VCO提供诸如1V之类的低
电源电压。然而，提供低电源电压的VCO会遇到一些问题，例如电压余量。
发明内容
[0004] 本公开的实施例提供了一种设备、PPL和电子设备。该设备包括电压至
电流(V2I)转换器、流控振荡器和补偿
电路。V2I转换器可操作为接收第一电压并且基于第一电压生成第一电流。流控振荡器耦合至V2I转换器，并且可操作为基于来自或到V2I转换器的第二电流产生振荡
信号。补偿电路耦合至V2I转换器并且可操作为从V2I转换器接收第三电流或者向V2I转换器接收第三电流。第二电流和第三电流响应于装置的
温度变化和电源电压变化中的至少一个而变化。第三电流的变化方向与第二电流的变化方向相反。
[0005] 提供发明内容部分是为了简化的形式来介绍对概念的选择，它们在下文的具体实施方式中将被进一步描述。发明内容部分无意标识要求保护的主题的关键特征或主要特征，也无意限制要求保护的主题的范围。
附图说明
[0006] 通过结合附图对本公开示例性实施例进行更详细的描述，本公开的上述以及其他目的、特征和优势将变得更加明显，其中，在本公开示例性实施例中，相同的参考标号通常代表相同部件。
[0007] 图1示出了示例性电子设备的环境；
[0008] 图2示出了常规VCO的示意图；
[0009] 图3示出了根据本公开的一个实施例的PLL的
框图；
[0010] 图4示出了图3的示例性示意图；
[0011] 图5示出了图3的VCO的另一示例性示意图；
[0012] 图6示出了图3的VCO的又一示例性示意图；
[0013] 图7示出了根据本公开的另一实施例的示例性示意图。
具体实施方式
[0014] 现在将参照若干实施例来论述本公开。应当理解，论述了这些实施例仅是为了使得本领域普通技术人员能够更好地理解且因此实现本公开，而不是暗示对本公开的范围的任何限制。
[0015] 如本文中所使用的，术语“包括”及其变体要被解读为意味着“包括但不限于”的开放式术语。术语“基于”要被解读为“至少部分地基于”。术语“实施例”和“一个实施例”要被解读为“至少一个实施例”。术语“另一个实施例”要被解读为“至少一个其他实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。术语“变化方向”应被解释为包括增加的方向和减少的方向的变化方向。在下面的描述中可能还具有明示或暗示的其他一些定义。
[0016] 在下文描述中可能涉及一些具体的数值或者数值范围。应当理解，这些数值和数值范围仅仅是示例性的，其可能有利于将本公开的思想付诸于实践。然而，对这些示例的描述无意以任何方式限制本公开的范围。根据具体的应用场景和需求，这些数值或者数值范围可以被另行设置。
[0017] 另外，可以通过举例的方式描述一些具体材料。应该理解，这些材料仅用于说明的目的，这对于实践本公开的方面可能是有利的。然而，这些实例的描述并非意图以任何方式限制本公开的范围。根据具体的应用场景和需求，可以另外选择材料。
[0018] 如上所述，VCO广泛用于电子系统中。但是，对于低电压和低功耗的电子设备而言，由于环境变化(例如温度变化和/或不稳定的电源电压)，电压余量(headroom)有限。
[0019] 图1示出了示例性电子设备1的环境。例如，电子设备1可以是可穿戴设备，诸如智能
手表或智能眼镜。电子设备1可以包括PLL电路8和电子组件6等。电子组件6可以是处理器、
数字信号处理器(DSP)或
控制器等等。PLL电路可以包括VCO，并且PLL电路可操作来向电子部件6提供
时钟信号。
[0020] 图2示出了可穿戴式设备中的常规VCO 100的示意图。常规VCO 100包括V2I转换器12和流控振荡器(ICO)14。V2I转换器12包括
运算放大器A0、第一PMOS晶体管PM1、第二PMOS晶体管PM2、
电阻器R。V2I转换器12是可操作为接收控制电压V1并基于控制电压V1产生电流信号Ivco。具体而言，
运算放大器A0可操作为比较输入电压V1与基准电压Vref，并基于比较产生第二电压V2。第二电压V2被提供给PMOS晶体管PM1和PM2的栅极。响应于接收V2，PMOS晶体管PM1和PM2分别产生电流Ico和Ivco。电流Ico流入
电阻器，没有电流从PMOS晶体管PM1流向运算放大器A0。因此，基准电压Vref等于电流Ico的产生和电阻器R的电阻。
[0021] 在图2的示意图中，电源电压Vdd可以被设定为等于或小于1V。该电源电压远低于其他电子设备中的电源电压(例如3.6V)。尽管电源电压低，但是PMOS晶体管PM1和PM2的
阈值电压(例如阈值电压)不会相应地降低。而且，VCO 100的工艺电压-温度(PVT)可以变化。因此，由于PVT变化，电压余量可能被
挤压，并且对于第一电压V1可能需要较大的电压范围。
特别是在低于1V的低电源电压下，这一点非常重要。来自PMOS晶体管PM1的电流信号Ico可以由以下等式(1)表示。
[0022]
[0023] 其中，μ表示PMOS晶体管PM1的载流子迁移率，Cox表示PMOS晶体管PM1的每单位面积的栅极
氧化物的电容，w表示PMOS晶体管PM1的栅极宽度，l表示PMOS晶体管PM1的
栅极长度，Vth表示PMOS晶体管PM1的阈值电压。
[0024] PMOS晶体管PM1和PMOS晶体管PM2构成
电流镜。因此，来自PMOS晶体管PM2的电流Ivco可以由以下等式(2)表示。
[0025] Ivco＝N*Ico (2)
[0026] 其中，N表示电流放大，并取决于器件尺寸，例如栅极宽度。
[0027] 在PMOS晶体管PM2的项μ，Cox，w，l，Vth与PMOS晶体管PM1的项相同的情况下，可以将上述等式(2)改写为等式(3)。
[0028]
[0029] 在VCO处于高的温度或电源电压Vdd增加的情况下，阈值电压Vth降低。然而，与电源电压Vdd的增加和阈值电压Vth的减小相比，第二电压V2将增加更多。结果，根据等式(3)，电流Ivco在高的温度或电源电压Vdd下降低。
[0030] 在VCO处于低的温度或电源电压Vdd降低的情况下，阈值电压Vth增加。然而，与电源电压Vdd的减小和阈值电压Vth的增加相比，第二电压V2将降低得更多。结果，根据等式(3)，电流Ivco在低温或电源电压Vdd下增加。
[0031] 第一电压V1由前级提供，例如来自电荷
泵。第一电压V1可以由以下等式(4)确定。
[0032]
[0033] 由于N基本恒定，所以第一电压V1的变化取决于电阻R和电流Ivco的变化。类似于“N”的参数可以在下文中指代预定数目。如上所述，在VCO处于高的温度或电源电压Vdd增加的情况下，电流Ivco减小。因此，第一电压相应地减小。在VCO处于低的温度或电源电压Vdd降低的情况下，电流Ivco增加。因此，第一电压相应地增加。在一些情况下，在高温或高电源电压Vdd下，在低温或低电源电压Vdd下的电流Ivco(L)可以是电流Ivco(H)的两倍。例如，仿真显示电流Ivco(L)可能在2mA左右，电流Ivco(H)可能在1mA左右。
[0034] 此外，电阻R可以在不同的温度下变化。在某些情况下，电阻R可能会有20％的变化。这可能导致第一电压V1变化更大。例如，低温或低电源电压Vdd下的电阻R(L)可以是高温或高电源电压Vdd下电阻R(H)的1.5倍。考虑到电流Ivco和电阻R的变化因素，低温或低电源电压Vdd下的第一电压V1(L)可以是高温或高电源电压Vdd下的第一电压V1(H)的三倍，如以下等式(5)所示。
[0035]
[0036] 在一个示例中，低电源Vdd可以是0.8V，并且第一电压V1(H)可以是200mV。在这种情况下，需要将第一电压V1(L)限制在600mV以内，以将上游
电荷泵失配保持在可接受的范围内。而且，可以看出，在这种情况下，对于具有1V最大电源电压的可穿戴设备而言，不可能有多于一个的频率点。
[0037] 图3示出了根据本公开的实施例的PLL电路8的框图。PLL电路8包括电荷泵11和VCO 10等。VCO 10包括V2I转换器12、ICO14和补偿电路13。电荷泵将第一电压V1提供给V2I转换器12。V2I转换器12将第一电压V1转换为第一电流信号I1。ICO14从V2I12接收第二电流I2，并且补偿电路16从V2I12接收第三电流I3。ICO14基于第二电流I2产生用于PLL电路8中的下游部件的时钟电流I2。VCO 10的例子可以在图4-图6中找到，并且VCO 20也可以应用于图3的框图。
[0038] 图4示出了图3的VCO 10的示例性示意图。VCO 10包括运算放大器A0、电流镜122、基准电压发生器124、ICO14和补偿电路16。操作放大器A0可操作为比较输入电压V1与基准电压Vref，并基于比较产生第二电压V2。第二电压V2被提供给电流镜122。电流镜122提供第四电流I4和第一电流I1。第四电流I4与第一电流I1成比例。基准电压发生器124基于第四电流I4向运算放大器A0提供基准电压Vref。
[0039] 在图4的示意电路中，参考发生器124包括耦合在电流镜122和地GND之间的电阻器R1。尽管参照参考生成器124描述了本公开的实施例，但这仅仅是为了说明而不对本公开的范围提出任何限制。在替代实施例中，参考发生器124可以包括MOS晶体管或双极晶体管。
[0040] 在图4的示意图中，电流镜122可以包括并联耦合的一对PMOS晶体管PM1和PM2。PMOS晶体管PM1和PM2可以用相同的工艺技术制造。PMOS晶体管PM1和PM2的栅极分别接收第二电压V2。在接收到第二电压V2时，PMOS晶体管PM1和PM2可以导通，使得第四电流I4和第一电流I1可以分别流过PMOS晶体管PM1和PM2。如上所述，第四电流I4可以与第一电流I1成比例。这个比例取决于几个因素，包括器件尺寸。通常，PMOS晶体管PM1和PM2可以共享相同的栅极长度。在这种情况下，该比例可能取决于PMOS晶体管PM1和PM2的栅极宽度。
[0041] 例如，假设第一电流I1与第四电流I4的比率为N，则PMOS晶体管PM2的栅极宽度与PMOS晶体管PM1的栅极宽度之比需要为N，以便维持电流比N。在另一实例中，PMOS晶体管PM2可包含并联耦合至彼此的N个PMOS晶体管。N个PMOS晶体管中的每个PMOS晶体管可以具有与PMOS晶体管PM1的栅极宽度相同的栅极宽度。尽管参考电流镜122描述了本公开的一个实施例，但这仅仅是为了说明，而不对本公开的范围提出任何限制。在替代实施例中，电流镜122可以包括NMOS晶体管，如图7所示。尽管图4中示出了电流镜122的具体配置，但是可以应用电流镜122的其他配置。
[0042] 在图4的示意图中，补偿电路16可以包括PMOS晶体管PM3。PMOS晶体管PM3耦合在电流镜122和地GND之间，并且PMOS晶体管PM3的栅极耦合至地GND。补偿电路16可操作为接收来自电流镜122的第三电流I3。第一电流I1可分成第二电流I2和第三电流I3，或等于第二电流I2与第三电流I3之和。
[0043] 由于第一电压V1等于基准电压Vref，并且基准电压Vref等于第四电流I4和电阻器R1的电阻的产生，所以相对稳定的第四电流I4将是有益的。四个电流I4可以取决于施加到PMOS晶体管PM1的栅极的第二电压V2。根据PMOS晶体管PM1的物理模型，第二电压V2可以由以下等式(6)表示。
[0044]
[0045] 其中，μ表示PMOS晶体管PM1的载流子迁移率，Cox表示PMOS晶体管PM1的每单位面积的栅极氧化物的电容，w表示PMOS晶体管PM1的栅极宽度，l表示PMOS晶体管PM1的栅极长度，Vth表示PMOS晶体管PM1的阈值电压。
[0046] 根据等式(2)，PMOS晶体管PM1和PM2的栅极处的第二电压V2可以被改写为等式(7)。
[0047]
[0048] 根据等式(7)，在第二电流I2的变化方向与第三电流I3的变化方向相反的情况下，可以实现相对稳定的第二电压V2。利用相对稳定的第二电压V2，相对稳定的电流I4可以流过第一PMOS晶体管PM1，并且第一电压V1因此可以由以下等式(8)表示。
[0049]
[0050] 如上所述，第三电流I3可以以与第二电流I2和/或第一电阻器R1的变化相反的方向变化。因此，可以实现各种条件下相对稳定的第一电压V1。
[0051] 在高的温度或高电源电压下，第二电流I2和第一电阻器R1的电阻可能降低。为了实现相对稳定的V1，需要增加第三电流I3。第三电流I3可以由以下等式(9)表示。
[0052]
[0053] 其中，μ表示PMOS晶体管PM3的载流子迁移率，Cox表示PMOS晶体管PM3的每单位面积的栅极氧化物的电容，w表示PMOS晶体管PM3的栅极宽度，l表示PMOS晶体管PM3的栅极长度，并且Vth代表PMOS晶体管PM3的阈值电压。
[0054] 在高的温度和/或高电源电压Vdd的情况下，电压V3随着电源电压Vdd增加而增加，并且PMOSPM3的Vth减小，使得第三电流I3相应地增加，如在等式(9)中显而易见的。根据等式(8)，由于在高的温度和/或高电源电压的条件下，第二电流I2和电阻器R1的电阻减小并且第三电流I3增加，所以第一电压V1变得相对稳定。
[0055] 另外，在高的温度和/或高电源电压Vdd的情况下，PMOS晶体管PM3倾向于在饱和区域中操作，并且阈值电压Vth变得非常低。这会进一步增加第三电流I3，如等式(9)所示。
[0056] 在低的温度和/或低电源电压Vdd的情况下，电压V3随着电源电压Vdd降低而减小，并且PMOSPM3的Vth增加，使得第三电流I3相应地减小，如在等式(9)中显而易见的。根据等式(8)，由于在低温和/或低电源电压的条件下，第二电流I2和电阻器R1的电阻增加并且第三电流I3减小，所以第一电压V1也变得相对稳定。
[0057] 另外，在低的温度和/或低电源电压Vdd的情况下，PMOS晶体管PM3倾向于在亚阈值区域中操作。与饱和区域相比，工作在亚阈值区域中的PMOS晶体管PM3通常消耗很少的电流。因此，在亚阈值区域中操作的MOS晶体管PM3导致较低的功耗。
[0058] 响应于温度变化和电源电压Vdd中的至少一个，第三电流I3的变化方向与第二电流I2的变化方向相反，导致相对稳定的第一电流I1和用于电流的相对稳定的第四电流I4镜像。相对稳定的第四电流I4导致相对稳定的基准电压Vref和相对稳定的第一电压V1。结果，无论环境如温度或电源电压如何变化，第一电压V1都相对稳定。
[0059] 例如，仿真显示：高的温度或高电源电压下的第二电流I2和第三电流I3分别可以是大约1mA和0.2mA，而低的温度或高电源电压下的第二电流I2和第三电流I3可以是大约2mA和0.1mA。基于等式(6)，该比率可以如下改写成等式(10)。
[0060]
[0061] 与不具有补偿电路16的常规VCO的等式(6)相比，等式(10)示出可以降低各种温度或各种电源电压下的第一电压变化(2.625<3)。例如，对于第一电压V1而言，300mV-800mV就足够了，并且该电压范围可以用于产生到ICO14的第二电流(例如，10mA)以产生第一频率的时钟，例如1600MHz。对于另一第一电压V1，100mV-300mV是足够的，并且此电压范围可用于产生到ICO14的另一第二电流(例如，2mA)以产生第二频率(例如，800MHz)的时钟。换言之，流控振荡器可操作为基于不同值的第二电流I2产生不同频率的振荡信号。可以理解，响应于温度和/或电源电压的变化的第二电流I2的变化不会构成不同值的第二电流I2。
[0062] 因此，对于低电源电压环境，多于一个频率点是可行的，因为第一电压V1的变化范围减小，并且在低电压域中可以适应不同频率点的更多范围。
[0063] 图5示出了图3的VCO的另一个示例性示意图。图5的示意图类似于图4的示意图。因此，这里省略对类似组件的解释。不同之处在于补偿电路16的配置。在图5中，采用NMOS晶体管NM3代替PMOS晶体管PM3。NMOS晶体管NM3耦合在电流镜122和接地GND之间。NMOS晶体管NM3的栅极耦合至其漏极和电流镜122。第三电流I3的等式(9)也适用于流过NMOS晶体管NM3的第三电流I3。在这种情况下，第三电流I3的变化方向也与第二电流I2的变化方向相反。该示意图还可以实现在各种温度或各种电源电压下相对稳定的第一电压的效果。因此，对于低电源电压环境，多于一个的频率点是可行的，因为第一电压V1的变化范围减小，并且在低电压域中可以适应不同频率点的更多范围。
[0064] 图6示出了图3的VCO的另一示例性示意图。图6的示意图类似于图4的示意图。因此，这里省略了对相似部件的解释。不同之处在于补偿电路16的配置。在图6中，采用第二电阻器R2代替PMOS晶体管PM3。第二电阻器R2耦合在电流镜122和接地GND之间。第二电阻器R2的电阻可以在不同的条件下变化。具体而言，在高温情况下，如上面参照第一电阻器R1所讨论的，第二电阻器R2的电阻可以减小，使得第三电流I3可以相应地增加。而且，在低温的情况下，如上面参照第一电阻器R1所讨论的，第二电阻器R2的电阻可以增大，使得第三电流I3可以相应地减小。结果，第三电流I3的变化方向也与第二电流I2的变化方向相反。该示意图还可以实现在各种温度或各种电源电压下相对稳定的第一电压的效果。因此，对于低电源电压环境，多于一个的频率点是可行的，因为第一电压V1的变化范围减小，并且在低电压域中可以适应不同频率点的更多范围。
[0065] 图7示出了根据本公开另一实施例的VCO 20的示例性示意图。VCO 20的示意图建立在基于NMOS的结构。
[0066] VCO 20包括运算放大器A0、电流镜122、基准电压发生器124、ICO14和补偿电路16。运算放大器A0可操作为比较输入电压V1和基准电压Vref，并基于该比较生成第二电压V1。第二电压V2被提供给电流镜122。电流镜122提供第四电流I4和第一电流I1。第四电流I4与第一电流I1成比例。基准电压发生器124基于第四电流I4向运算放大器A0提供基准电压Vref。
[0067] 在图7的示意图中，参考发生器124包括耦合在电流镜122和电源电压Vdd之间的电阻器R1。尽管参照参考生成器124描述了本公开的实施例，但这仅仅是为了说明而不对本公开的范围提出任何限制。在一些替代实施例中，参考发生器124可以包括MOS晶体管或双极晶体管。
[0068] 在图7的示意图中，电流镜122可以包括并联耦合的成对的NMOS晶体管NM1和NM2。NMOS晶体管NM1和NM2可以用相同的工艺技术制造。NMOS晶体管NM1和NM2的栅极分别接收第二电压V2。在接收到第二电压V2时，NMOS晶体管NM1和NM2可以导通，使得第四电流I4和第一电流I1可以分别流过NMOS晶体管NM1和NM2。如上所述，第四电流I4可以与第一电流I1成比例。这个比例取决于若干因素，包括器件尺寸等。通常，NMOS晶体管NM1和NM2可以共享相同的栅极长度。在这种情况下，该比例可以取决于NMOS晶体管NM1和NM2的栅极宽度。
[0069] 例如，假设第一电流I1与第四电流I4的比率为N，则NMOS晶体管NM2的栅极宽度与NMOS晶体管NM1的栅极宽度之比需要为N，以便维持电流比N。在另一实例中，NMOS晶体管NM2可包含并联耦合至彼此的N个NMOS晶体管。N型NMOS晶体管中的每个NMOS晶体管可以具有与NMOS晶体管NM1的栅极宽度相同的栅极宽度。尽管参考电流镜122描述了本公开的实施例，但这仅仅是为了说明，而不对本公开的范围提出任何限制。在替代实施例中，电流镜122可以包括PMOS晶体管，如图4所示。尽管图7中示出了电流镜122的具体配置，但是可以应用电流镜122的其他配置。
[0070] 在图7的示意图中，补偿电路16可以包括耦合在电源电压Vdd和电流镜122之间的图5的NMOS晶体管NM3，或图4的PMOS晶体管PM3或者图6的第二电阻器R2。补偿电路16可操作为将第三电流I3递送到电流镜122。第一电流I1可以由第二电流I2和第三电流I3合并，或者等于第二电流I2和第三电流I3的和。在图7的示意性配置中，第四电流I4可以由以下等式(11)表示。
[0071]
[0072] μ表示NMOS晶体管NM1的载流子迁移率，Cox表示NMOS晶体管NM1的每单位面积的栅极氧化物的电容，w表示NMOS晶体管NM1的栅极宽度，l表示NMOS晶体管NM1的栅极长度，Vth表示阈值电压NMOS晶体管NM1。
[0073] NMOS晶体管NM1和NMOS晶体管NM2构成电流镜。因此，来自NMOS晶体管NM2的电流I1可以由以下等式(12)表示。
[0074] I1＝N*I4 (12)
[0075] 其中，N表示电流放大，并取决于器件尺寸，例如栅极宽度。
[0076] 在NMOS晶体管NM2的项μ，Cox，w，l，Vth与NMOS晶体管NM1的项μ，Cox，w，l，Vth相同的情况下，可以将上述等式(12)改写为等式(13)。
[0077]
[0078] 以上等式(13)可以如下地改写为等式(14)。
[0079]
[0080] μ表示NMOS晶体管NM1的载流子迁移率，Cox表示NMOS晶体管NM1的每单位面积的栅极氧化物的电容，w表示NMOS晶体管NM1的栅极宽度，l表示NMOS晶体管NM1的栅极长度，Vth表示阈值电压NMOS晶体管NM1。
[0081] 根据等式(14)，在第二电流I2的变化方向与第三电流I3的变化方向相反的情况下，可以实现相对稳定的第二电压V2。利用相对稳定的第二电压V2，相对稳定的电流I4可以流过第一PMOS晶体管PM1，并且第一电压V1因此可以由以下等式(15)表示。
[0082]
[0083] 如上所述，第三电流I3可以以与第二电流I2和/或第一电阻器R1的变化相反的方向变化。因此，可以实现各种条件下相对稳定的第一电压V1。
[0084] 在高的温度或高电源电压下，第二电流I2和第一电阻器R1的电阻可能降低。为了实现相对稳定的V1，在这种情况下需要增加第三电流I3。假定补偿电路16是图4的PMOS晶体管PM3，则第三电流I3可以由以下等式(16)表示。
[0085]
[0086] 其中，μ表示PMOS晶体管PM3的载流子迁移率，Cox表示PMOS晶体管PM3的每单位面积的栅极氧化物的电容，w表示PMOS晶体管PM3的栅极宽度，l表示PMOS晶体管PM3的栅极长度，并且Vth代表PMOS晶体管PM3的阈值电压。
[0087] 在高的温度和/或高电源电压Vdd的情况下，电压V3随着电源电压Vdd增加而增加，并且PMOSPM3的Vth减小，使得第三电流I3相应地增加，如等式(16)。由于在高温和/或高电源电压的条件下，第二电流I2和电阻器R1的电阻减小并且第三电流I3增加，所以第一电压V1变得相对稳定。
[0088] 另外，在高的温度和/或高电源电压Vdd的情况下，PMOS晶体管PM3倾向于在饱和区中操作，并且阈值电压Vth变得非常低。这将进一步增加第三电流I3，如等式(15)所示。
[0089] 在低的温度和/或低电源电压Vdd的情况下，电压V3随着电源电压Vdd减小而减小，并且PMOSPM3的Vth增加，使得第三电流I3相应减小，如等式(15)。由于在低温和/或低电源电压的条件下，第二电流I2和电阻器R1的电阻增加并且第三电流I3减小，所以第一电压V1也变得相对稳定。
[0090] 另外，在低的温度和/或低电源电压Vdd的情况下，PMOS晶体管PM3倾向于在亚阈值区域中操作。与饱和区域相比，工作在亚阈值区域中的PMOS晶体管PM3通常消耗很少的电流。因此，在亚阈值区域中操作的MOS晶体管PM3导致较低的功耗。
[0091] 响应于温度变化和电源电压Vdd中的至少一个，第三电流I3的变化方向与第二电流I2的变化方向相反，导致相对稳定的第一电流I1和相对稳定的第四电流I4用于当前镜像。相对稳定的第四电流I4导致相对稳定的基准电压Vref和相对稳定的第一电压V1。结果，无论环境如温度或电源电压如何变化，第一电压V1都相对稳定。
[0092] 在下文中，将列出本公开的一些示例实现。
[0093] 在一些实施例中，提供了一种装置，其包括电压至电流转换器、流控振荡器和补偿电路。电压至电流转换器可操作为接收第一电压并且基于第一电压生成第一电流。流控振荡器耦合至V2I转换器，并且可操作为基于来自或去往V2I转换器的第二电流产生振荡信号。补偿电路耦合至V2I转换器，并且可操作为接收来自V2I转换器的第三电流或去往V2I转换器的第三电流。第一电流包括第二和第三电流的组合。第二和第三电流响应于装置的温度变化和电源电压变化中的至少一个而变化。第三电流的变化方向与第二电流的变化方向相反。
[0094] 在一些实施例中，V2I转换器包括运算放大器、电流镜和基准电压发生器。运算放大器可操作为接收第一电压和基准电压，并且响应于第一电压和基准电压的比较而生成第二电压。电流镜耦合至运算放大器，并且可操作来接收第二电压并产生第一电流和第四电流。第一电流是第四电流的预定数目倍，并且预定数目等于或大于1。基准电压发生器耦合至电流镜和运算放大器，并且可操作为基于第四个电流。
[0095] 在一些实施例中，基准电压发生器包括第一电阻器或晶体管。
[0096] 在一些实施例中，电流镜包括：第一晶体管单元和第二晶体管单元。第一晶体管单元耦合至基准电压产生器，且可操作为响应于施加至第一晶体管单元的控制
端子的第二电压而产生第四电流。第二晶体管单元耦合至流控振荡器，并且可操作为响应于施加到第二晶体管单元的控制端子的第二电压而产生第一电流。
[0097] 在一些实施例中，第一晶体管单元包括耦合在电源电压和基准电压发生器之间的第一PMOS晶体管。第二晶体管单元包括耦合在电源电压和流控振荡器之间的第二PMOS晶体管。第二PMOS晶体管的栅极宽度是第一PMOS晶体管的栅极宽度的预定数目倍。
[0098] 在一些实施例中，第一晶体管单元包括耦合在电源电压和基准电压发生器之间的PMOS晶体管。第二晶体管单元包括在电源电压和流控振荡器之间并联耦合的预定数目的第二PMOS晶体管。预定数目的第二晶体管中的每一个的栅极宽度等于第一PMOS晶体管的栅极宽度。
[0099] 在一些实施例中，第一晶体管单元包括耦合在地和基准电压发生器之间的第一NMOS晶体管。第二晶体管单元包括耦合在地和流控振荡器之间的第二NMOS晶体管。第二NMOS晶体管的栅极宽度是第一晶体管的栅极宽度的N倍。
[0100] 在一些实施例中，第一晶体管单元包括耦合在地和基准电压发生器之间的第一NMOS晶体管。第二晶体管单元包括并联耦合在地和流控振荡器之间的预定数目的第二NMOS晶体管。预定数目的第二NMOS晶体管中的每一个的栅极宽度等于第一NMOS晶体管的栅极宽度。
[0101] 在一些实施例中，补偿电路包括耦合在电流镜和地之间的第三PMOS晶体管，PMOS晶体管的栅极耦合至地。
[0102] 在一些实施例中，补偿电路包括耦合在电流镜与地之间的第三NMOS晶体管，NMOS晶体管的栅极耦合至电流镜。
[0103] 在一些实施例中，补偿电路包括第二电阻器，第二电阻器的电阻响应于设备的升高的温度和增加的电源电压中的至少一个而降低，并且第二电阻器的电阻响应于设备的温度下降和电源电压下降中的至少一个而增加。
[0104] 在一些实施例中，电源电压低于1V。
[0105] 在一些实施例中，流控振荡器还可操作为基于不同值的第二电流产生不同频率的振荡信号。
[0106] 在一些实施例中，提供了一种
锁相环电路，其包括：产生第一电压的电荷泵和压控振荡器。压控振荡器耦合至电荷泵，并且包括电压至电流转换器，流控振荡器和补偿电路。电压至电流转换器可操作为接收第一电压并且基于第一电压生成第一电流。流控振荡器耦合至V2I转换器，并且可操作为基于来自V2I转换器的第二电流或去往V2I转换器的第二电流产生振荡信号。补偿电路耦合至V2I转换器并且可操作为从V2I转换器接收第三电流或者向V2I转换器传输第三电流。第一电流包括第二和第三电流的组合。第二和第三电流响应于装置的温度变化和电源电压变化中的至少一个而变化。第三电流的变化方向与第二电流的变化方向相反。
[0107] 在一些实施例中，V2I转换器包括：运算放大器，电流镜和基准电压发生器。运算放大器可操作为接收第一电压和基准电压，并且响应于第一电压和基准电压的比较而生成第二电压。电流镜耦合至运算放大器，并且可操作来接收第二电压并产生第一电流和第四电流。第一电流是第四电流的预定数目倍。预定数目等于或大于1。基准电压发生器耦合至电流镜和运算放大器，并且可操作为基于第四电流产生基准电压。
[0108] 在一些实施例中，基准电压发生器包括第一电阻器或晶体管。
[0109] 在一些实施例中，电流镜包括：第一晶体管单元和第二晶体管单元。第一晶体管单元耦合至基准电压产生器，且可操作为响应于施加至第一晶体管单元的控制端子的第二电压而产生第四电流。第二晶体管单元耦合至流控振荡器，并且可操作为响应于施加到第二晶体管单元的控制端子的第二电压而产生第一电流。
[0110] 在一些实施例中，补偿电路包括耦合在电流镜与地之间的第三PMOS晶体管，PMOS晶体管的栅极耦合至地。
[0111] 在一些实施例中，补偿电路包括耦合在电流镜和地之间的第三NMOS晶体管，NMOS晶体管的栅极耦合至电流镜。
[0112] 在一些实施例中，提供了一种电子设备，其包括锁相环电路和耦合至PLL电路以基于振荡信号进行操作的电部件。锁相环电路包括产生第一电压的电荷泵和耦合至电荷泵的压控振荡器。压控振荡器包括电压至电流转换器，流控振荡器和补偿电路。电压至电流转换器可操作为接收第一电压并且基于第一电压生成第一电流。流控振荡器耦合至V2I转换器，并且可操作为基于来自或去往V2I转换器的第二电流产生振荡信号。补偿电路耦合至V2I转换器并且可操作为从V2I转换器接收第三电流或者向V2I转换器接收第三电流。第一电流包括第二和第三电流的组合。第二和第三电流响应于装置的温度变化和电源电压变化中的至少一个而变化。第三电流的变化方向与第二电流的变化方向相反。
[0113] 以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所公开的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多
修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其他普通技术人员能理解本文公开的各实施例。存在于
权利要求中的附图标记(如果有的话)仅仅作为帮助理解在给定的权利要求要素的范围内的示例结构或行为，并且不限制权利要求或其要素的范围。
