技术领域
[0001] 本
申请涉及集成电路技术领域，尤其涉及一种振荡电路。
背景技术
[0002]
振荡器是能够通过自激励方式使自身的输出
信号按固定周期变化的电路，作为
频率产生源，振荡器是大多数
电子系统的重要组成部分。其中，环形振荡器具有较宽的调节范围、功耗低、集成度高、
相位噪声较高等优点。
[0003] 现有的环形振荡器产生的时钟频率单一，只能通过安装不同的环形振荡器得到不同的时钟频率。一旦环形振荡器安装好，其产生的时钟频率将无法改变。这大大降低了电路的适应性，无形中增加了电路的制作成本。
发明内容
[0004] 有鉴于此，本申请
实施例提供了一种振荡电路，以解决
现有技术中环形振荡器产生的时钟频率单一、无法得到不同的时钟频率的问题。
[0005] 本申请实施例的第一方面提供了一种振荡电路，包括：
[0007] 所述频率配置模块的输入端连接所述电流源的输出端，所述频率配置模块的第一输出端连接所述环形振荡器的第一输入端，所述频率配置模块的第二输出端连接所述环形振荡器的第二输入端；
[0008] 所述电流源向所述频率配置模块输入初始电流，所述频率配置模块对所述初始电流进行配置得到偏置电流，并将所述偏置电流输入所述环形振荡器，所述环形振荡器接收所述偏置电流，并输出振荡电流。
[0009] 可选的，所述频率配置模块包括：
[0010]
开关单元、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管；
[0011] 所述第一晶体管的漏极为所述频率配置模块的输入端，所述第一晶体管的源极接地，所述第一晶体管的栅极分别连接所述第一晶体管的漏极、所述第二晶体管的栅极；
[0012] 所述第二晶体管的源极接地，所述第二晶体管的漏极分别连接所述第三晶体管的漏极、所述第三晶体管的栅极；
[0013] 所述第三晶体管的源极连接外部电源，所述第三晶体管的栅极连接所述开关单元的第一输入端；
[0014] 所述第四晶体管源极连接所述开关单元的第二输入端，所述第四晶体管的栅极连接所述第四晶体管的漏极，所述第四晶体管的漏极连接所述第五晶体管的漏极；
[0015] 所述第五晶体管的栅极分别连接所述第五晶体管的漏极、所述第六晶体管的栅极、所述第七晶体管的栅极，所述第五晶体管的栅极作为所述频率配置模块的第一输出端，所述第五晶体管的源极接地；
[0016] 所述第六晶体管的源极、漏极分别接地；
[0017] 所述第七晶体管的源极接地，所述第七晶体管的源极连接所述第八晶体管的漏极；
[0018] 所述第八晶体管的源极连接外部电源，所述第八晶体管的栅极分别连接所述第八晶体管的漏极、所述第九晶体管的栅极，第八晶体管的栅极作为所述频率配置模块的第二输出端；
[0019] 所述第九晶体管的源极、漏极分别连接外接电源。
[0020] 可选的，所述开关单元包括：
[0021] 至少两个晶体管、与每个晶体管对应的开关元件；
[0022] 每个晶体管的源极分别连接外部电源，每个晶体管的栅极相互连接后作为所述开关单元的第一输入端，每个晶体管的漏极连接与所述晶体管对应的开关元件的第一端；
[0023] 每个开关元件的第二端相互连接后作为所述开关单元的第二输入端。
[0024] 可选的，所述环形振荡器包括：
[0025] 第一差分单元、第二差分单元、第三差分单元、比较器；
[0026] 所述第一差分单元的第一输入端、所述第二差分单元的第一输入端、所述第三差分单元的第一输入端均为所述环形振荡器的第一输入端，所述第一差分单元的第二输入端、所述第二差分单元的第二输入端、所述第三差分单元的第二输入端均为所述环形振荡器的第二输入端；
[0027] 所述第一差分单元的第三输入端连接所述第三差分单元的第一输出端，所述第一差分单元的第四输入端连接所述第三差分单元的第二输出端，所述第一差分单元的第一输出端连接所述第二差分单元的第三输入端，所述第一差分单元的第二输出端连接所述第二差分单元的第四输入端；
[0028] 所述第二差分单元的第一输出端连接所述第三差分单元的第三输入端，所述第二差分单元的第二输出端连接所述第三差分单元的第四输入端；
[0029] 所述第三差分单元的第一输出端连接所述比较器的第一输入端，所述第三差分单元的第二输出端连接所述比较器的第二输入端；
[0030] 所述比较器的输出端为所述环形振荡器的输出端，且为所述振荡电路的输出端。
[0031] 可选的，所述差分单元包括：
[0032] 第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管；
[0033] 所述第十晶体管的源极、所述第十一晶体管的源极、所述第十二晶体管的源极、所述第十三晶体管的源极分别连接外部电源；
[0034] 所述第十晶体管的栅极连接所述第十晶体管的漏极，所述第十晶体管的漏极连接所述第十一晶体管的漏极后作为所述差分单元的第一输出端；
[0035] 所述第十一晶体管的栅极连接所述第十二晶体管的栅极后作为所述差分单元的第二输入端；
[0036] 所述第十二晶体管的漏极连接所述第十三晶体管的漏极后作为所述差分单元的第二输出端；
[0037] 所述第十三晶体管的栅极连接所述第十三晶体管的漏极；
[0038] 所述第十四晶体管的漏极连接所述差分单元的第一输出端，所述第十四晶体管的栅极作为所述差分单元的第三输入端，所述第十四晶体管的源极分别连接所述第十五晶体管的源极、所述第十六晶体管的漏极；
[0039] 所述第十五晶体管的漏极连接所述差分单元的第二输出端，所述第十五晶体管的栅极作为所述差分单元的第四输入端；
[0040] 所述第十六晶体管的栅极作为所述差分单元的第一输入端，所述第十六晶体管的源极接地。
[0041] 可选的，所述电流源包括：
[0043] 所述基准电流模块的第一输出端连接所述温度补偿模块的第一输入端，所述基准电流模块的第二输出端连接所述温度补偿模块的第四输入端，所述基准电流模块的第三输出端连接所述温度补偿模块的第二输入端，所述基准电流模块的第四输出端连接所述温度补偿模块的第三输入端；
[0044] 所述温度补偿模块的输出端为所述电流源的输出端；
[0045] 所述基准电流模块分别向所述温度补偿模块的第一输入端和第四输入端输入第一
正温度系数电流，所述基准电流模块分别向所述温度补偿模块的第二输入端和第三输入端输入第一负温度系数电流，所述温度补偿模块对接收到的第一正温度系数电流和第一负温度系数电流进行温度补偿得到所述初始电流，并将所述初始电流输入所述频率配置模块。
[0046] 可选的，所述基准电流模块包括：
[0047] 第一电流生成单元、第二电流生成单元；
[0048] 所述第一电流生成单元的第一输出端为所述基准电流模块的第一输出端，所述第一电流生成单元的第二输出端为所述基准电流模块的第二输出端，所述第一电流生成单元的第三输出端连接所述第二电流生成单元的输入端；
[0049] 所述第二电流生成单元的第一输出端为所述基准电流模块的第三输出端，所述第二电流生成单元的第二输出端为所述基准电流模块的第四输出端；
[0050] 所述第一电流生成单元将生成的第一正温度系数电流输入所述温度补偿模块，所述第二电流生成单元将生成的第一负温度系数电流输入所述温度补偿模块。
[0051] 可选的，所述第一电流生成单元包括：
[0052] 第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管、第二十四晶体管、第二十五晶体管、第二十六晶体管、第一
电阻、第二电阻、第一放大管、第二放大管、第三放大管；
[0053] 所述第十七晶体管的源极、所述第十八晶体管的源极、所述第十九晶体管的源极、所述第二十晶体管的源极、所述第二十一晶体管的源极分别连接外接电源；
[0054] 所述第十七晶体管的栅极分别连接所述第十八晶体管的栅极、所述第十九晶体管的栅极、所述第二十晶体管的栅极、所述第二十一晶体管的栅极，所述第十七晶体管的漏极连接所述第二十二晶体管的漏极；
[0055] 所述第十八晶体管的漏极连接所述第二十三晶体管的漏极；
[0056] 所述十九晶体管的漏极连接所述第二电阻的第一端；
[0057] 所述第二十晶体管的漏极为所述基准电流模块的第一输出端；
[0058] 所述第二十一晶体管的漏极为所述基准电流模块的第二输出端；
[0059] 所述第二十二晶体管的栅极分别连接所述第二十二晶体管的漏极、所述第二十三晶体管的栅极，所述第二十二晶体管的源极连接所述第一放大管的发射极；
[0060] 所述第二十三晶体管的源极连接所述第一电阻的第一端；
[0061] 所述第一放大管的集
电极、所述第一放大管的基极、所述第二放大管的集电极、第二放大管的基极、所述第三放大管的集电极、所述第三放大管的基极均接地；
[0062] 所述第二放大管的发射极连接所述第一电阻的第二端；
[0063] 所述第三放大管的发射极连接所述第二电阻的第二端；
[0064] 所述第二电阻的第二端为所述第一电流生成单元的第三输出端。
[0065] 可选的，所述第二电流生成单元包括：
[0066]
放大器、第二十四晶体管、第二十五晶体管、第二十六晶体管、第三电阻；
[0067] 所述放大器的正输入端为所述第二电流生成单元的输入端，所述放大器的负输入端连接所述第三电阻的第一端，所述放大器的输出端连接所述第二十四晶体管的栅极；
[0068] 所述第二十四晶体管的栅极分别连接所述第二十五晶体管的栅极、所述第二十六晶体管的栅极，所述第二十四晶体管的源极分别连接所述第二十五晶体管的源极、所述第二十六晶体管的源极，所述第二十四晶体管的漏极连接所述第三电阻的第一端；
[0069] 所述第二十五晶体管的漏极为所述第二电流生成单元的第一输出端；
[0070] 所述第二十六晶体管的漏极为所述第二电流生成单元的第二输出的。
[0071] 可选的，所述温度补偿模块包括：
[0072] 第一温度补偿单元、第二温度补偿单元、第一电流配置单元、第二电流配置单元；
[0073] 所述第一温度补偿单元的第一输入端为所述温度补偿模块的第一输入端，所述第一温度补偿单元的第二输入端为所述温度补偿模块的第二输入端，所述第一温度补偿单元的输出端连接所述第一电流配置单元的输入端；
[0074] 所述第二温度补偿单元的第一输入端为所述温度补偿模块的第三输入端，所述第二温度补偿单元的第二输入端为所述温度补偿模块的第四输入端，所述第二温度补偿单元的输出端连接所述第二电流配置单元的输入端；
[0075] 所述第一电流配置单元的输出端连接所述第二电流配置单元的输出端后作为所述温度补偿模块的输出端；
[0076] 所述第一温度补偿单元将接收到的第一负温度系数电流减去接收到的第一正温度系数电流得到第二负温度系数电流，并将所述第二负温度系数电流输入所述第一电流配置单元，所述第一电流配置单元对所述第二负温度系数电流进行配置得到配置后的第三负温度系数电流；
[0077] 所述第二温度补偿单元将接收到的第一正温度系数电流减去接收到的第一负温度系数电流得到第二正温度系数电流，并将所述第二正温度系数电流输入所述第二电流配置单元，所述第二电流配置单元对所述第二正温度系数电流进行配置得到配置后的第三正温度系数电流；
[0078] 所述配置后的第三负温度系数电流与所述配置后的第三正温度系数电流相加得到初始电流。
[0079] 可选的，所述第一温度补偿单元包括：
[0080] 第二十七晶体管、第二十八晶体管、第二十九晶体管、第三十晶体管、第三十一晶体管；
[0081] 所述第二十七晶体管的漏极为所述第一温度补偿单元的第一输入端，所述第二十七晶体管的源极分别连接所述第二十八晶体管的源极、所述第二十就晶体管的源极、所述第三十晶体管的源极后接地，所述第二十七晶体管的栅极分别连接所述第二十七晶体管的漏极、所述第二十八晶体管的栅极；
[0082] 所述第二十八晶体管的漏极连接所述第二十九晶体管的漏极后作为所述第一温度补偿单元的第二输入端；
[0083] 所述第二十九晶体管的栅极分别连接所述第二十九晶体管的漏极、所述第三十晶体管的栅极；
[0084] 所述第三十晶体管的漏极连接所述第三十一晶体管的漏极；
[0085] 所述第三十一晶体管的源极连接外部电源，所述第三十一晶体管的栅极连接所述第三十一晶体管的漏极后作为所述第一温度补偿单元的输出端。
[0086] 可选的，所述第二温度补偿单元包括：
[0087] 第三十二晶体管、第三十三晶体管、第三十四晶体管、第三十五晶体管、第三十六晶体管；
[0088] 所述第三十二晶体管的漏极为所述第二温度补偿单元的第一输入端，所述第三十二晶体管的源极分别连接所述第三十三晶体管的源极、所述第三十四晶体管的源极、所述第三十五晶体管的源极后接地，所述第三十二晶体管的栅极分别连接所述第三十二晶体管的漏极、所述第三十三晶体管的栅极；
[0089] 所述第三十三晶体管的漏极连接所述第三十四晶体管的漏极后作为所述第二温度补偿单元的第二输入端；
[0090] 所述第三十四晶体管的栅极分别连接所述第三十四晶体管的漏极、所述第三十五晶体管的栅极；
[0091] 所述第三十五晶体管的漏极连接所述第三十六晶体管的漏极；
[0092] 所述第三十六晶体管的源极连接外接电源，所述第三十六晶体管的栅极连接所述第三十六晶体管的漏极后作为所述第二温度补偿单元的输出端。
[0093] 可选的，所述第一电流配置单元包括：
[0094] 至少两个晶体管、与每个晶体管对应的开关元件；
[0095] 每个晶体管的源极分别连接外部电源，每个晶体管的栅极相互连接后作为所述第一电流配置单元的输入端，每个晶体管的漏极连接与所述晶体管对应的开关元件的第一端；
[0096] 每个开关元件的第二端相互连接后作为所述第一电流配置单元的输出端。
[0097] 可选的，所述第二电流配置单元包括：
[0098] 至少两个晶体管、与每个晶体管对应的开关元件；
[0099] 每个晶体管的源极分别连接外部电源，每个晶体管的栅极相互连接后作为所述第二电流配置单元的输入端，每个晶体管的漏极连接与所述晶体管对应的开关元件的第一端；
[0100] 每个开关元件的第二端相互连接后作为所述第二电流配置单元的输出端。
[0101] 本申请实施例与现有技术相比存在的有益效果是：
[0102] 本申请实施例通过电流源向频率配置模块输入初始电流，频率配置模块对初始电流进行配置得到偏置电流，并将偏置电流输入环形振荡器，使得环形振荡器可以根据不同的偏置电流输出相应的振荡电流，产生不同的时钟频率，有效解决了现有技术中环形振荡器产生的时钟频率单一的问题。
附图说明
[0103] 为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0104] 图1是本申请实施例提供的振荡电路的结构示意图；
[0105] 图2是本申请另一实施例提供的振荡电路的结构示意图；
[0106] 图3是本申请实施例提供的频率配置模块的电路示意图；
[0107] 图4是本申请实施例提供的环形振荡器的电路示例图；
[0108] 图5是本申请实施例提供的差分单元的电路示意图；
[0109] 图6是本申请实施例提供的基准电流模块的电路示意图；
[0110] 图7是本申请实施例提供的温度补偿模块的电路示意图。
具体实施方式
[0111] 以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
[0112] 应当理解，当在本
说明书和所附
权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
[0113] 还应当理解，在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
[0114] 还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
[0115] 如在本说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
[0116] 为了说明本申请所述的技术方案，下面通过具体实施例来进行说明。
[0117] 图1是本申请实施例提供的振荡电路的结构示意图，图2是本申请另一实施例提供的振荡电路的结构示意图，如图1和图2所示，所述振荡电路包括：
[0118] 电流源100、频率配置模块200、环形振荡器300。
[0119] 所述频率配置模块200的输入端连接所述电流源100的输出端，所述频率配置模块200的第一输出端连接所述环形振荡器300的第一输入端，所述频率配置模块200的第二输出端连接所述环形振荡器300的第二输入端。
[0120] 所述电流源100向所述频率配置模块200输入初始电流，所述频率配置模块200对所述初始电流进行配置得到偏置电流，并将所述偏置电流输入所述环形振荡器300，所述环形振荡器300接收所述偏置电流，并输出振荡电流。
[0121] 在本申请实施例中，参见图3，图3是本申请实施例提供的频率配置模块的电路示意图，如图3所示，所述频率配置模块200包括：
[0122] 开关单元210、第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4、第五晶体管Q5、第六晶体管Q6、第七晶体管Q7、第八晶体管Q8、第九晶体管Q9。
[0123] 所述第一晶体管Q1的漏极为所述频率配置模块200的输入端，所述第一晶体管Q1的源极接地，所述第一晶体管Q1的栅极分别连接所述第一晶体管Q1的漏极、所述第二晶体管Q2的栅极。
[0124] 所述第二晶体管Q2的源极接地，所述第二晶体管Q2的漏极分别连接所述第三晶体管Q3的漏极、所述第三晶体管Q3的栅极。
[0125] 所述第三晶体管Q3的源极连接外部电源，所述第三晶体管Q3的栅极连接所述开关单元210的第一输入端。
[0126] 所述第四晶体管Q4源极连接所述开关单元210的第二输入端，所述第四晶体管Q4的栅极连接所述第四晶体管Q4的漏极，所述第四晶体管Q4的漏极连接所述第五晶体管Q5的漏极。
[0127] 所述第五晶体管Q5的栅极分别连接所述第五晶体管Q5的漏极、所述第六晶体管Q6的栅极、所述第七晶体管Q7的栅极，所述第五晶体管Q5的栅极作为所述频率配置模块200的第一输出端，所述第五晶体管Q5的源极接地。
[0128] 所述第六晶体管Q6的源极、漏极分别接地。
[0129] 所述第七晶体管Q7的源极接地，所述第七晶体管Q7的源极连接所述第八晶体管Q8的漏极。
[0130] 所述第八晶体管Q8的源极连接外部电源，所述第八晶体管Q8的栅极分别连接所述第八晶体管Q8的漏极、所述第九晶体管Q9的栅极，第八晶体管Q8的栅极作为所述频率配置模块200的第二输出端。
[0131] 所述第九晶体管Q9的源极、漏极分别连接外接电源。
[0132] 可选的，所述开关单元210包括：
[0133] 至少两个晶体管、与每个晶体管对应的开关元件；
[0134] 每个晶体管的源极分别连接外部电源，每个晶体管的栅极相互连接后作为所述开关单元的第一输入端，每个晶体管的漏极连接与所述晶体管对应的开关元件的第一端。
[0135] 每个开关元件的第二端相互连接后作为所述开关单元210的第二输入端。
[0136] 示例性的，如图3所示，开关单元210包括10个晶体管，以及与这10个晶体管对应的10个开关s0～s9。此处只是开关单元的一个示例，并不对晶体管和开关元件的数量做具体限定。
[0137] 在本申请实施例中，参见图2和图4，图4是本申请实施例提供的环形振荡器的电路示例图，所述环形振荡器300包括：
[0138] 第一差分单元310、第二差分单元320、第三差分单元330、比较器340。
[0139] 所述第一差分单元310的第一输入端、所述第二差分单元320的第一输入端、所述第三差分单元330的第一输入端均为所述环形振荡器300的第一输入端，所述第一差分单元310的第二输入端、所述第二差分单元320的第二输入端、所述第三差分单元330的第二输入端均为所述环形振荡器300的第二输入端。
[0140] 所述第一差分单元310的第三输入端连接所述第三差分单元330的第一输出端，所述第一差分单元310的第四输入端连接所述第三差分单元330的第二输出端，所述第一差分单元310的第一输出端连接所述第二差分单元320的第三输入端，所述第一差分单元310的第二输出端连接所述第二差分单元320的第四输入端。
[0141] 所述第二差分单元320的第一输出端连接所述第三差分单元330的第三输入端，所述第二差分单元320的第二输出端连接所述第三差分单元330的第四输入端；
[0142] 所述第三差分单元330的第一输出端连接所述比较器340的第一输入端，所述第三差分单元330的第二输出端连接所述比较器340的第二输入端。
[0143] 所述比较器340的输出端为所述环形振荡器300的输出端，且为所述振荡电路300的输出端。
[0144] 可选的，参见图5，图5是本申请实施例提供的差分单元的电路示意图，如图所示，所述差分单元包括：
[0145] 第十晶体管Q10、第十一晶体管Q11、第十二晶体管Q12、第十三晶体管Q13、第十四晶体管Q14、第十五晶体管Q15、第十六晶体管Q16。
[0146] 所述第十晶体管Q10的源极、所述第十一晶体管Q11的源极、所述第十二晶体管Q12的源极、所述第十三晶体管Q13的源极分别连接外部电源。
[0147] 所述第十晶体管Q10的栅极连接所述第十晶体管Q10的漏极，所述第十晶体管Q10的漏极连接所述第十一晶体管Q11的漏极后作为所述差分单元的第一输出端。
[0148] 所述第十一晶体管Q11的栅极连接所述第十二晶体管Q12的栅极后作为所述差分单元的第二输入端。
[0149] 所述第十二晶体管Q12的漏极连接所述第十三晶体管Q13的漏极后作为所述差分单元的第二输出端。
[0150] 所述第十三晶体管Q13的栅极连接所述第十三晶体管Q13的漏极。
[0151] 所述第十四晶体管Q14的漏极连接所述差分单元的第一输出端，所述第十四晶体管Q14的栅极作为所述差分单元的第三输入端，所述第十四晶体管Q14的源极分别连接所述第十五晶体管Q15的源极、所述第十六晶体管Q16的漏极。
[0152] 所述第十五晶体管Q15的漏极连接所述差分单元的第二输出端，所述第十五晶体管Q15的栅极作为所述差分单元的第四输入端。
[0153] 所述第十六晶体管Q16的栅极作为所述差分单元的第一输入端，所述第十六晶体管Q16的源极接地。
[0154] 在实际应用中，第一差分单元、第二差分单元、第三差分单元的电路均为上述差分单元的电路。
[0155] 在本申请实施例中，参见图2，所述电流源100包括：
[0156] 基准电流模块110、温度补偿模块120；
[0157] 所述基准电流模块110的第一输出端连接所述温度补偿模块120的第一输入端，所述基准电流模块110的第二输出端连接所述温度补偿模块120的第四输入端，所述基准电流模块110的第三输出端连接所述温度补偿模块120的第二输入端，所述基准电流模块110的第四输出端连接所述温度补偿模块120的第三输入端。
[0158] 所述温度补偿模块120的输出端为所述电流源100的输出端。
[0159] 所述基准电流模块110分别向所述温度补偿模块120的第一输入端和第四输入端输入第一正温度系数电流，所述基准电流模块110分别向所述温度补偿模块的第二输入端和第三输入端输入第一负温度系数电流，所述温度补偿模块120对接收到的第一正温度系数电流和第一负温度系数电流进行温度补偿得到所述初始电流，并将所述初始电流输入所述频率配置模块200。
[0160] 可选的，参见图6，图6是本申请实施例提供的基准电流模块的电路示意图，如图所示，所述基准电流模块110包括：
[0161] 第一电流生成单元1101、第二电流生成单元1102。
[0162] 所述第一电流生成单元1101的第一输出端为所述基准电流模块110的第一输出端，所述第一电流生成单元1101的第二输出端为所述基准电流模块110的第二输出端，所述第一电流生成单元1101的第三输出端连接所述第二电流生成单元1102的输入端。
[0163] 所述第二电流生成单元1102的第一输出端为所述基准电流模块110的第三输出端，所述第二电流生成单元1102的第二输出端为所述基准电流模块110的第四输出端。
[0164] 所述第一电流生成单元1101将生成的第一正温度系数电流输入所述温度补偿模块120，所述第二电流生成单元1102将生成的第一负温度系数电流输入所述温度补偿模块120。
[0165] 可选的，所述第一电流生成单元1101包括：
[0166] 第十七晶体管Q17、第十八晶体管Q18、第十九晶体管Q19、第二十晶体管Q20、第二十一晶体管Q21、第二十二晶体管Q22、第二十三晶体管Q23、第二十四晶体管Q24、第二十五晶体管Q25、第二十六晶体管Q26、第一电阻R1、第二电阻R2、第一放大管Z1、第二放大管Z2、第三放大管Z3。
[0167] 所述第十七晶体管Q17的源极、所述第十八晶体管Q18的源极、所述第十九晶体管Q19的源极、所述第二十晶体管Q20的源极、所述第二十一晶体管Q21的源极分别连接外接电源。
[0168] 所述第十七晶体管Q17的栅极分别连接所述第十八晶体管Q18的栅极、所述第十九晶体管Q19的栅极、所述第二十晶体管Q20的栅极、所述第二十一晶体管Q21的栅极，所述第十七晶体管Q17的漏极连接所述第二十二晶体管Q22的漏极。
[0169] 所述第十八晶体管Q18的漏极连接所述第二十三晶体管Q23的漏极。
[0170] 所述十九晶体管Q19的漏极连接所述第二电阻的第一端。
[0171] 所述第二十晶体管Q20的漏极为所述基准电流模块110的第一输出端。
[0172] 所述第二十一晶体管Q21的漏极为所述基准电流模块110的第二输出端。
[0173] 所述第二十二晶体管Q22的栅极分别连接所述第二十二晶体管Q22的漏极、所述第二十三晶体管Q23的栅极，所述第二十二晶体管Q22的源极连接所述第一放大管Z1的发射极。
[0174] 所述第二十三晶体管Q23的源极连接所述第一电阻R1的第一端。
[0175] 所述第一放大管Z1的集电极、所述第一放大管Z1的基极、所述第二放大管Z2的集电极、第二放大管Z2的基极、所述第三放大管Z3的集电极、所述第三放大管Z3的基极均接地。
[0176] 所述第二放大管Z2的发射极连接所述第一电阻R1的第二端。
[0177] 所述第三放大管Z3的发射极连接所述第二电阻R2的第二端。
[0178] 所述第二电阻R2的第二端为所述第一电流生成单元1101的第三输出端。
[0179] 可选的，所述第二电流生成单元1102包括：
[0180] 放大器OP、第二十四晶体管Q24、第二十五晶体管25、第二十六晶体管26、第三电阻R3；
[0181] 所述放大器OP的正输入端为所述第二电流生成单元1102的输入端，所述放大器OP的负输入端连接所述第三电阻R3的第一端，所述放大器OP的输出端连接所述第二十四晶体管Q24的栅极。
[0182] 所述第二十四晶体管Q24的栅极分别连接所述第二十五晶体管Q25的栅极、所述第二十六晶体管Q26的栅极，所述第二十四晶体管Q24的源极分别连接所述第二十五晶体管25的源极、所述第二十六晶体管Q26的源极，所述第二十四晶体管Q24的漏极连接所述第三电阻R3的第一端。
[0183] 所述第二十五晶体管Q25的漏极为所述第二电流生成单元1102的第一输出端。
[0184] 所述第二十六晶体管Q26的漏极为所述第二电流生成单元1102的第二输出的。
[0185] 可选的，参见图7，图7是本申请实施例提供的温度补偿模块的电路示意图，如图所示，所述温度补偿模块120包括：
[0186] 第一温度补偿单元1201、第二温度补偿单元1202、第一电流配置单元1203、第二电流配置单元1204。
[0187] 所述第一温度补偿单元1201的第一输入端为所述温度补偿模块120的第一输入端，所述第一温度补偿单元1201的第二输入端为所述温度补偿模块120的第二输入端，所述第一温度补偿单元1201的输出端连接所述第一电流配置单元1203的输入端。
[0188] 所述第二温度补偿单元1202的第一输入端为所述温度补偿模块120的第三输入端，所述第二温度补偿单元1202的第二输入端为所述温度补偿模块120的第四输入端，所述第二温度补偿单元1202的输出端连接所述第二电流配置单元1204的输入端。
[0189] 所述第一电流配置单元1203的输出端连接所述第二电流配置单元1204的输出端后作为所述温度补偿模块120的输出端。
[0190] 所述第一温度补偿单元1201将接收到的第一负温度系数电流减去接收到的第一正温度系数电流得到第二负温度系数电流，并将所述第二负温度系数电流输入所述第一电流配置单元1203，所述第一电流配置单元1203对所述第二负温度系数电流进行配置得到配置后的第三负温度系数电流。
[0191] 所述第二温度补偿单元1202将接收到的第一正温度系数电流减去接收到的第一负温度系数电流得到第二正温度系数电流，并将所述第二正温度系数电流输入所述第二电流配置单元1204，所述第二电流配置单元1204对所述第二正温度系数电流进行配置得到配置后的第三正温度系数电流。
[0192] 所述配置后的第三负温度系数电流与所述配置后的第三正温度系数电流相加得到初始电流。
[0193] 可选的，所述第一温度补偿单元1201包括：
[0194] 第二十七晶体管Q27、第二十八晶体管Q28、第二十九晶体管Q29、第三十晶体管Q30、第三十一晶体管Q31。
[0195] 所述第二十七晶体管Q27的漏极为所述第一温度补偿单元1201的第一输入端，所述第二十七晶体管Q27的源极分别连接所述第二十八晶体管Q28的源极、所述第二十九晶体管Q29的源极、所述第三十晶体管Q30的源极后接地，所述第二十七晶体管Q27的栅极分别连接所述第二十七晶体管Q27的漏极、所述第二十八晶体管Q28的栅极。
[0196] 所述第二十八晶体管Q28的漏极连接所述第二十九晶体管Q29的漏极后作为所述第一温度补偿单元1201的第二输入端。
[0197] 所述第二十九晶体管Q29的栅极分别连接所述第二十九晶体管Q29的漏极、所述第三十晶体管Q30的栅极。
[0198] 所述第三十晶体管Q30的漏极连接所述第三十一晶体管Q31的漏极。
[0199] 所述第三十一晶体管Q31的源极连接外部电源，所述第三十一晶体管Q31的栅极连接所述第三十一晶体管Q31的漏极后作为所述第一温度补偿单元1201的输出端。
[0200] 可选的，所述第二温度补偿单元1202包括：
[0201] 第三十二晶体管Q32、第三十三晶体管Q33、第三十四晶体管Q34、第三十五晶体管Q35、第三十六晶体管Q36。
[0202] 所述第三十二晶体管Q32的漏极为所述第二温度补偿单元的第一输入端，所述第三十二晶体管Q32的源极分别连接所述第三十三晶体管Q33的源极、所述第三十四晶体管Q34的源极、所述第三十五晶体管Q35的源极后接地，所述第三十二晶体管Q32的栅极分别连接所述第三十二晶体管Q32的漏极、所述第三十三晶体管Q33的栅极。
[0203] 所述第三十三晶体管Q33的漏极连接所述第三十四晶体管Q34的漏极后作为所述第二温度补偿单元1202的第二输入端。
[0204] 所述第三十四晶体管Q34的栅极分别连接所述第三十四晶体管Q34的漏极、所述第三十五晶体管Q35的栅极。
[0205] 所述第三十五晶体管Q35的漏极连接所述第三十六晶体管Q36的漏极。
[0206] 所述第三十六晶体管Q36的源极连接外接电源，所述第三十六晶体管Q36的栅极连接所述第三十六晶体管Q36的漏极后作为所述第二温度补偿单元1202的输出端。
[0207] 可选的，所述第一电流配置单元1203包括：
[0208] 至少两个晶体管、与每个晶体管对应的开关元件。
[0209] 每个晶体管的源极分别连接外部电源，每个晶体管的栅极相互连接后作为所述第一电流配置单元1203的输入端，每个晶体管的漏极连接与所述晶体管对应的开关元件的第一端。
[0210] 每个开关元件的第二端相互连接后作为所述第一电流配置单元1203的输出端。
[0211] 示例性的，如图7所示，第一电流配置单元1203包括10个晶体管，以及与这10个晶体管对应的10个开关sn0～sn9。此处只是第一电流配置单元的一个示例，并不对晶体管和开关元件的数量做具体限定。
[0212] 可选的，所述第二电流配置单元1204包括：
[0213] 至少两个晶体管、与每个晶体管对应的开关元件。
[0214] 每个晶体管的源极分别连接外部电源，每个晶体管的栅极相互连接后作为所述第二电流配置单元1204的输入端，每个晶体管的漏极连接与所述晶体管对应的开关元件的第一端。
[0215] 每个开关元件的第二端相互连接后作为所述第二电流配置单元1204的输出端。
[0216] 示例性的，如图7所示，第二电流配置单元1204包括10个晶体管，以及与这10个晶体管对应的10个开关sp0～sp9。此处只是第一电流配置单元的一个示例，并不对晶体管和开关元件的数量做具体限定。
[0217] 在实际应用中，温度系数电流只取决于晶体管和电阻。其中，正温度系数电流为Ipt1＝Ipt0＝VTlnn/R1，VT＝kT/q(n＝12/2＝6；lnn＝ln6；R1固定值；k波尔兹曼系数；q电子电荷；T绝对温度)；负温度系数电流为Int1＝Int0＝VBE/R2，VBE＝VTln(IC/IS)，Is＝bT4+mexp(-Eg/kT)，VBE温度系数求导得VBE)，＝(VBE-(4+m)VT-Eg/q)/T≈-1.5mv/K。由此可见，正负温度系数电流在各工艺
角下的温度系数不变。所以，在
选定温度补偿配置后，各个工艺角下环形振荡器的温度系数相同，即在选定的特定的温度补偿配置值时，可实现环形振荡器频率温度漂移小于1％。
[0218] 在实际应用中，10个开关分别对应1、2、4、8、16、32、64、128、256、512比例关系，第一负温度系数电流选择通过开关sn0～sn9，第一正温度系数电流选择通过开关sp0～sp9。在确定温度系数后，人工通过将环形振荡器输出频率与参考时钟频率进行对比，选择合适的频率配置，即从开关单元的s0～s1中选择对应的开关进行通断，进而使环形振荡器输出的时钟频率接近参考时钟频率，本申请中的技术方案可使环形振荡器的时钟频率达到1％的
精度。
[0219] 具体的，在固定时间周期内统计环形振荡器输出的时钟个数，采用逐次逼近原理，对环形振荡器的频率进行配置(即确定s0～s9的通断)。并将最终的sp9～sp0、sn9～sn0以及s9～s0的值写入储存单元，在芯片重新上电时可直接读取配置，调整到目标时钟频率。
[0220] 本申请实施例通过电流源向频率配置模块输入初始电流，频率配置模块对初始电流进行配置得到偏置电流，并将偏置电流输入环形振荡器，使得环形振荡器可以根据不同的偏置电流输出相应的振荡电流，产生不同的时钟频率，有效解决了现有技术中环形振荡器产生的时钟频率单一的问题。
[0221] 所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用
硬件的形式实现，也可以采用
软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
[0222] 在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
[0223] 在本申请所提供的实施例中，应该理解到，所揭露的装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些
接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
[0224] 所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0225] 另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
[0226] 以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行
修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
