专利汇可以提供一种通信系统时钟分配管理电路专利检索,专利查询,专利分析的服务。并且本 发明 公开了一种通信系统时钟分配管理 电路 ,其包括: 基础 时钟分配管理电路和二次时钟分配管理电路,晶振时钟基准传送至基础时钟分配管理电路,经第一时钟扇出模 块 扇出多路时钟 信号 ,分别供给二次时钟分配电路、核心处理器芯片、射频发射和接收模块;进入二次时钟分配电路的二次时钟参考信号经 锁 相环模块 频率 合成后由第二时钟扇出模块扇出多路 时钟信号 ,每路时钟信号由外置 分频器 DIV生成高速 采样 信号,分别供给外部 信号处理 装置。本发明提出两级时钟分配管理方案,将时钟分配管理电路分为基础时钟分配管理电路和二次时钟分配管理电路,提高时钟信号的 质量 ,进而优化通信系统的性能指标。,下面是一种通信系统时钟分配管理电路专利的具体信息内容。
1.一种通信系统时钟分配管理电路,其特征在于,包括:基础时钟分配管理电路和二次时钟分配管理电路,晶振时钟基准传送至基础时钟分配管理电路,经第一时钟扇出模块扇出多路时钟信号,分别供给二次时钟分配电路、核心处理器芯片、射频发射和接收模块;进入二次时钟分配电路的二次时钟参考信号经锁相环模块频率合成后由第二时钟扇出模块扇出多路时钟信号,每路时钟信号由外置分频器DIV生成高速采样信号,分别供给外部信号处理装置。
2.如权利要求1所述的通信系统时钟分配管理电路,其特征在于,所述晶振时钟基准为恒温晶振或温补晶振。
3.如权利要求2所述的通信系统时钟分配管理电路,其特征在于,所述第一时钟扇出模块扇出六路时钟信号,其中三路供给DSP、FPGA、ARM作为系统工作时钟,两路供给射频发射和接收模块作为射频发射本振和射频接收本振,一路供给二次时钟分配电路作为二次时钟参考。
4.如权利要求3所述的通信系统时钟分配管理电路,其特征在于,所述基础时钟分配管理电路还包括六路CMOS信号,分别将第一时钟扇出模块扇出的六路时钟信号转换为CMOS信号,以供给二次时钟分配电路、核心处理器芯片、射频发射和接收模块。
5.如权利要求4所述的通信系统时钟分配管理电路,其特征在于,所述二次时钟分配管理电路中,锁相环模块包括R分频器、鉴相器、N分频器、滤波器和压控振荡器,二次时钟参考信号输入R分频器,R分频器分频后传送至鉴相器,鉴相器、压控振荡器、N分频器、滤波器依次连接形成回路,经由压控振荡器输出频率合成时钟信号。
6.如权利要求5所述的通信系统时钟分配管理电路,其特征在于,所述第二时钟扇出模块扇出四路时钟信号,分别由四路外置分频器DIV生成高速采样信号,分别供给ADC采样时钟、DAC成形时钟、FPGA和FPGA的SerDes接口辅助时钟。
7.如权利要求6所述的通信系统时钟分配管理电路,其特征在于,所述DAC成形时钟是ADC采样时钟的整数倍。
标题 | 发布/更新时间 | 阅读量 |
---|---|---|
数字芯片片内电源波动的检测方法、系统和存储介质 | 2020-05-08 | 584 |
一种利用FPGA生成SPWM波的方法及系统 | 2020-05-08 | 495 |
一种磁谐振耦合无线携能通信系统的电能干扰抑制方法 | 2020-05-08 | 326 |
显示设备 | 2020-05-08 | 896 |
光电混合振荡锁相环 | 2020-05-08 | 266 |
一种锁相环路频率合成器自动校准电路及方法 | 2020-05-08 | 571 |
一种通信系统时钟分配管理电路 | 2020-05-08 | 685 |
基于电平宽度提取的锁相加速电路及锁相环系统 | 2020-05-08 | 518 |
一种C波段半双工射频组件 | 2020-05-08 | 429 |
一种安检信号收发组件 | 2020-05-08 | 901 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。