芯片封装件和用于制造芯片封装件的方法专利检索-专用集成电路集成电路专利检索查询-专利查询网

芯片封装件和用于制造芯片封装件的方法

阅读：3发布：2020-12-07

专利汇可以提供芯片封装件和用于制造芯片封装件的方法专利检索，专利查询，专利分析的服务。并且本发明提供了一种芯片封装件和用于制造芯片封装件的方法，该芯片封装件包括：芯片，包括在芯片正面上形成的至少一个接触焊垫；密封材料，至少部分围绕所述芯片和覆盖所述至少一个接触焊垫；以及至少一个电气互连件，穿过所述密封材料形成，其中，所述至少一个电气互连件被配置为将所述至少一个接触焊垫从在所述芯片正面处的芯片封装件第一面电重定向到在芯片背面处的芯片封装件第二面上方形成的至少一个焊接结构。，下面是芯片封装件和用于制造芯片封装件的方法专利的具体信息内容。

权利要求

1.一种芯片封装件，包括：
芯片，包括在芯片正面上形成的至少一个接触焊垫；
密封材料，至少部分围绕所述芯片并覆盖所述至少一个接触焊垫；以及
至少一个电气互连件，穿过所述密封材料形成，
其中，所述至少一个电气互连件被配置为将所述至少一个接触焊垫从在所述芯片正面处的芯片封装件第一面电重定向到在芯片背面处的芯片封装件第二面上方形成的至少一个焊接结构。
2.根据权利要求1所述的芯片封装件，
其中，所述芯片包括半导体逻辑芯片，以及
其中，所述半导体逻辑芯片包括专用集成电路芯片、驱动器、控制器和传感器中的至少一个。
3.根据权利要求1所述的芯片封装件，
其中，所述芯片包括功率半导体芯片，以及
其中，所述功率半导体芯片包括功率晶体管、功率MOS晶体管、功率双极型晶体管、功率场效应晶体管、功率绝缘栅双极型晶体管、晶闸管、MOS控制晶闸管、可控硅整流器、功率肖特基二极管、碳化硅二极管以及氮化镓器件中的至少一个。
4.根据权利要求1所述的芯片封装件，
其中，所述芯片包括在所述芯片正面处的有源芯片区域，以及
其中，所述有源芯片区域被配置为发送信号和接收信号中的至少一个。
5.根据权利要求4所述的芯片封装件，
其中，所述信号包括电磁波信号。
6.根据权利要求5所述的芯片封装件，
其中，所述电磁波信号包括射频信号。
7.根据权利要求1所述的芯片封装件，
其中，所述芯片包括在所述芯片正面处的有源芯片区域，以及
其中，所述有源芯片区域包括感测区域，所述感测区域被配置为接收由所述芯片测量的外部刺激和感测由所述芯片测量的外部刺激中的至少一个。
8.根据权利要求1所述的芯片封装件，
其中，所述密封材料在所述芯片的一个或多个侧壁和所述芯片正面上方形成。
9.根据权利要求1所述的芯片封装件，
其中，所述密封材料包括电绝缘材料。
10.根据权利要求1所述的芯片封装件，
其中，所述密封材料包括填充或无填充的环氧树脂、预浸渍复合纤维、增强纤维、层压板、模制材料、热固性材料和热塑性材料中的至少一个。
11.根据权利要求1所述的芯片封装件，
其中，所述至少一个接触焊垫包括第一接触焊垫和第二接触焊垫，以及
其中，所述第一接触焊垫由在所述芯片正面上形成的钝化材料与所述第二接触焊垫电绝缘。
12.根据权利要求11所述的芯片封装件，
其中，所述钝化材料包括氮化硅、二氧化硅和聚酰亚胺中的至少一个。
13.根据权利要求1所述的芯片封装件，还包括：
至少一个接触焊垫延伸区域，在所述至少一个接触焊垫上方形成；
其中，所述至少一个电气互连件经由所述至少一个接触焊垫延伸区域被电连接到所述至少一个接触焊垫。
14.根据权利要求1所述的芯片封装件，还包括：
电绝缘材料，在所述芯片封装件第一面处的所述密封材料上方和在所述芯片正面上方形成；以及
至少一个导电再分配层，穿过所述电绝缘材料形成；
其中，所述导电再分配层将所述至少一个接触焊垫电连接到所述至少一个电气互连件。
15.根据权利要求1所述的芯片封装件，
其中，所述芯片包括在芯片背面上形成的芯片背面金属化层，以及
其中，所述芯片背面金属化层被电连接到在芯片封装件第二面处形成的至少一个其他焊接结构。
16.根据权利要求15所述的芯片封装件，还包括：
延伸层，在所述芯片背面金属化层上方形成，
其中，所述芯片背面金属化层经由所述延伸层被电连接到所述至少一个其他焊接结构。
17.根据权利要求1所述的芯片封装件，还包括：
延伸层，在所述芯片背面上方形成，
其中，所述延伸层被电连接到在所述芯片封装件第二面处形成的至少一个其他焊接结构。
18.根据权利要求1所述的芯片封装件，还包括：
至少一个其他导电再分配层，在芯片封装件第二面上方形成，
其中，所述至少一个其他导电再分配层将所述至少一个电气互连件电连接到被布置在芯片封装件第二面上的至少一个焊接结构。
19.根据权利要求1所述的芯片封装件，
其中，所述芯片封装件第一面在所述芯片正面上方形成；以及
其中，所述芯片封装件第二面在芯片背面上方形成。
20.根据权利要求1所述的芯片封装件，
其中，所述至少一个电气互连件在所述芯片封装件第一面与所述芯片封装件第二面之间的所述密封材料内形成的至少一个通孔中形成。
21.根据权利要求20所述的芯片封装件，
其中，所述至少一个电气互连件包括被沉积在所述至少一个通孔中的导电材料。
22.根据权利要求1所述的芯片封装件，
其中，所述至少一个焊接结构包括焊球、焊料凸点和肋形互连结构中的至少一个。
23.根据权利要求1所述的芯片封装件，还包括：
阻焊层，在所述芯片封装件第二面处形成，
其中，所述阻焊层在所述密封材料和所述芯片背面上方形成。
24.一种用于制造芯片封装件的方法，所述方法包括：
用密封材料至少部分围绕包括在芯片正面上形成的至少一个接触焊垫的芯片，所述密封材料覆盖所述至少一个接触焊垫；以及
形成穿过所述密封材料的至少一个电气互连件，所述至少一个电气互连件将所述至少一个接触焊垫从芯片封装件第一面电重定向到在芯片背面处的芯片封装件第二面上方形成的至少一个焊接结构。

说明书全文

芯片封装件和用于制造芯片封装件的方法

技术领域

[0001] 各种实施方式总体上涉及芯片封装件和用于制造芯片封装件的方法。

背景技术

[0002] 许多挑战与嵌入式电子组件（例如，芯片封装件中）的散热相关。尤其是对于嵌入式晶圆级球栅阵列封装件，在达到芯片的良好散热和冷却方面仍存在许多挑战。可为散热提供附加的电气和/或散热结构是可行的。然而，它们可能产生明显扩大的芯片封装件。发明内容

[0003] 各种实施方式提供了一种芯片封装件，包括：芯片，包括在芯片正面上形成的至少一个接触焊垫；密封材料，至少部分围绕所述芯片和覆盖所述至少一个接触焊垫；至少一个电气互连件，穿过所述密封材料形成，其中，所述至少一个电气互连件被配置为将所述至少一个接触焊垫从芯片封装件第一面电重定向到在芯片背面处的芯片封装件第二面上方形成的至少一个焊接结构。附图说明

[0004] 在附图中，同样的附图标记通常是指不同示图中的相同部件。附图不一定按比例绘制，而是通常将重点放在示出本发明的原理上。在下列描述中，本发明的各种实施方式参照以下附图进行描述，其中：

[0005] 图1示出了根据实施方式的芯片封装件的剖视图；

[0006] 图2示出了根据实施方式的芯片封装件的剖视图；

[0007] 图3示出了根据实施方式的芯片封装件的剖视图；

[0008] 图4示出了根据实施方式的芯片封装件的剖视图；

[0009] 图5示出了根据实施方式的芯片封装件的剖视图；

[0010] 图6示出了根据实施方式的芯片封装件的剖视图；

[0011] 图7示出了根据实施方式的芯片封装件的剖视图；

[0012] 图8示出了根据实施方式的芯片封装件的剖视图；

[0013] 图9示出了根据实施方式的芯片封装件的剖视图；

[0014] 图10示出了根据实施方式的芯片封装件的剖视图；

[0015] 图11示出了用于制造根据实施方式的芯片封装件的方法。

具体实施方式

[0016] 以下详细描述涉及通过说明方式示出可实施本发明的具体细节以及实施方式的附图。

[0017] 本文中使用术语“示例性”来表示“用作一个实例、示例或说明”。本文中描述成“示例性”的任何实施方式或设计不一定被解释为优选于或优于其他实施方式或设计。

[0018] 本文使用术语“在…上方”来描述形成特征，例如层，“在面或表面上方”，并可被用来指该特征（例如，层）可“直接”形成在隐含面或表面“上”，例如与其直接接触。本文也使用术语“在…上方”来描述形成特征，例如“在面或表面上方”的层，并可被用来指该特征（例如，层）可“间接”形成在隐含面或表面“上”，且一个或多个附加层被设置在隐含面或表面与形成的层之间。

[0019] 各种实施方式提供了一种芯片封装件，其中，芯片背面可通过机械连接到基板（例如，电路板）而被冷却。机械连接还可充当整体连接，诸如芯片背面与电路板之间的电气整体连接。

[0020] 各种实施方式提供了一种芯片封装件，其中，与当前的嵌入式晶圆级球栅阵列（eWLB）封装件和工艺相比，芯片可经由芯片的背面与载体和/或基板键合，并随后被嵌入。在芯片的正面，管芯焊垫和/或管芯焊垫外延件（例如，铜柱）可被形成，其可从封装件背面被暴露，且可充当接触件。被暴露的芯片背面可被机械连接到基板，且热量可从芯片被传递到所述基板，所述被暴露的芯片背面还可形成芯片封装件正面的一部分。

[0021] 图1在示图100中示出了根据实施方式的芯片封装件110的剖视图。

[0022] 芯片封装件110可包括：芯片102，所述芯片102包括在芯片正面106上形成的至少一个接触焊垫104；密封材料108，其至少部分围绕芯片102和并覆盖至少一个接触焊垫104；穿过密封材料108形成的至少一个电气互连件112，其中，至少一个电气互连件112可被配置为将至少一个接触焊垫104从芯片正面106处的芯片封装件第一面114电学重定向到在芯片背面122处的芯片封装件第二面118上方形成的至少一个焊接结构116。

[0023] 图2在示图200中示出了根据实施方式的芯片封装件210的剖视图。

[0024] 芯片封装件210可包括参照芯片封装件110描述的一个或多个或全部特征。

[0025] 芯片封装件210可包括芯片102，其中，芯片102可包括在芯片正面106上形成的至少一个接触焊垫104。芯片102可包括半导体管芯，例如，厚度范围从约50μm到约800μm。

[0026] 芯片正面106也可被称为芯片的“第一面”、“顶面”或“上面”。术语“顶面”、“第一面”、“正面”或“上面”可在下文中被互换使用。芯片背面122也可被称为芯片的“第二面”、“底面”。术语“第二面”、“背面”或“底面”可在下文中被互换使用。

[0027] 芯片102通常可包括在芯片102中形成的一个或多个电气电路。这些一个或多个电气电路（未示出）可在前端处理期间（例如，在前端线（FEOL）处理期间形成。所述一个或多个电气电路通常可在芯片102的正面106上形成。例如，对于晶体管和/或二极管，“顶面”、“第一面”、“正面”或“上面”106通常可以指芯片面或晶圆面，其中，源极/漏极区和/或栅极区可被形成。一般来说，“顶面”、“第一面”、“正面”或“上面”106通常可以指芯片面，其中，键合焊垫或电气连接件可被连接在可以是所述芯片面的位置，所述芯片面可几乎被金属化层覆盖。一般来说，“顶面”、“第一面”、“正面”或“上面”106通常可以指芯片或晶圆的有源面，或具有大多数有源结构和/或元件的芯片面或晶圆面，或者具有电气有源结构的芯片面或晶圆面。可选地，功率半导体芯片也可携带在芯片背面122上形成的背面金属化焊垫。没有背面金属化，芯片背面122通常可脱离金属接触件和/或金属化层。

[0028] 可进一步理解，在芯片正面106中形成的一个或多个电气电路可被电气连接到在芯片正面106上形成的至少一个接触焊垫。如果必要的话，所述一个或多个电气电路甚至可被电气连接到芯片背面122。所述在芯片正面106中形成的一个或多个电气电路通常可在芯片正面106处的有源（active，活性）芯片区域226中被发现。可以理解，芯片102可包括多于一个的接触焊垫104，其中，接触焊垫104可被钝化材料隔离和电气绝缘。例如，至少一个接触焊垫104可包括第一接触焊垫，例如104A，以及第二接触焊垫，例如104B，其中，第一接触焊垫104A可由在芯片正面106上形成的钝化材料与第二接触焊垫104B电气绝缘。钝化材料可包括氮化硅、二氧化硅、聚酰亚胺中的至少一个。钝化材料可具有范围从约1nm到约100nm的厚度。

[0029] 密封材料108可至少部分围绕芯片102和覆盖至少一个接触焊垫104。密封材料108可在芯片102的一个或多个侧壁224上方以及芯片正面106上方形成。例如，密封材料
108可覆盖和围绕除芯片背面122以外的芯片102。密封材料108可包括电气绝缘材料。例如，密封材料108可包括填充或无填充的环氧树脂、预浸渍的复合纤维、增强纤维、层压板、模制材料、热固性材料和热塑性材料中的至少一个。根据某些实施方式的密封材料108可通过模制工艺（例如，压缩模制）来形成。根据其他实施方式，密封材料108可通过层压来形成。密封材料108可具有范围从约200μm到约1500μm的厚度t。

[0030] 至少一个电气互连件112可通过密封材料108形成，其中，至少一个电气互连件112可被配置为将至少一个接触焊垫104从在芯片正面106处的芯片封装件第一面114电气重定向到在芯片背面122处的芯片封装件第二面118上形成的至少一个焊接结构116。
术语“在芯片背面122处”可以指至少一个焊接结构116可能不一定在芯片背面122上方形成和/或直接在芯片背面122上形成，而是可在芯片背面122附近形成。例如，至少一个焊接结构116可邻接芯片背面122，或被定位在芯片封装件110的与芯片背面122相同的面。
芯片封装件第一面114可在芯片正面106上方形成，以及芯片封装件第二面118可在芯片背面122上方形成。可以理解，芯片封装件第一面114可面向与芯片封装件第二面118所面向的方向大致相反的方向。由于芯片封装件的正面通常可被称为焊接结构可在其上被形成的面，因此，芯片封装件第一面114（没有焊接结构）可被称为芯片封装件背面，以及芯片封装件第二面118（有焊接结构）可被称为芯片封装件正面。

[0031] 至少一个电气互连件112可具有高度h，其可大致等于密封材料108的厚度；例如，从约200μm到约1500μm的范围。

[0032] 芯片封装件210可进一步包括在至少一个接触焊垫104上方形成的至少一个接触焊垫延伸区域228。至少一个电气互连件112可经由至少一个接触焊垫延伸区域228被电气连接到至少一个接触焊垫104。例如，通过在接触焊垫104上方的密封材料108中形成一个或多个孔，接触焊垫延伸区域228可被形成。通过光学结构化（例如，化学刻蚀）和/或激光结构化或钻孔，一个或多个孔可被形成。接触焊垫延伸区域228可略微大于接触焊垫104，且可通过在所述一个或多个孔中沉积导电材料被形成。接触焊垫延伸区域228可包括，例如诸如铜柱的导电支柱。足够厚的密封材料108可在芯片正面106上方形成。作为一个实例，约60μm厚的密封材料108可在芯片正面106上方形成。因此，在接触焊垫114上方穿过密封材料108的孔可被接触焊垫延伸区域228填充，该接触焊垫延伸区域228可包括，例如60μm厚的铜柱。所述一个或多个孔可至少部分被导电材料填充以形成接触焊垫延伸区域228。接触焊垫延伸区域228可包括铜、铝、银、锡、金、钯、锌、镍和铁中的至少一个。接触焊垫延伸区域228可通过例如电镀或无电电镀被沉积。根据其他实施方式，接触焊垫延伸区域228可通过例如溅射或蒸发被沉积。

[0033] 芯片封装件210可进一步包括在芯片封装件第一面114处的密封材料108上方和在芯片正面106上方形成的电绝缘材料232。电绝缘材料232可用作对随后沉积的导电再分配层的钝化。例如，电绝缘材料232可包括氮化硅、二氧化硅和聚酰亚胺中的至少一个。电绝缘材料232可被沉积在密封材料108上方，例如，在芯片第一面106和/或接触焊垫延伸区域228上方。电绝缘材料232可包括电绝缘层，所述电绝缘层具有范围从约5μm到几百μm（例如，到约300μm、例如约400μm、以及例如约500μm）的厚度。

[0034] 利用结构化和沉积工艺，导电再分配层可穿过电绝缘材料232形成。可以理解，光学结构化（例如，光刻）可被执行以确保至少一个导电再分配层234可穿过电绝缘材料232而形成。例如，一个或多个光学结构化步骤可被执行，以及形成电绝缘材料232的一个或多个电绝缘层可被沉积。至少一个导电再分配层234可通过例如电镀或通过无电电镀被沉积，并可包括铜、铝、银、锡、金、钯、锌、镍和铁中的至少一个。至少一个导电再分配层234可将至少一个接触焊垫104电气连接到至少一个电气互连件112。至少一个导电再分配层234可被电绝缘材料232彼此电绝缘。

[0035] 至少一个电气互连件112可包括穿过密封材料108形成的导电材料。至少一个电气互连件112可在至少一个导电再分配层234的形成之前或之后穿过电绝缘材料232被沉积。至少一个电气互连件112可包括模制通孔，该模制通孔可包括在至少一个通孔236中形成的至少一个电气互连件，所述通孔236在芯片封装件第一面114与芯片封装件第二面118之间的密封材料108中形成。至少一个电气互连件112可包括在至少一个通孔236中沉积的导电材料。至少一个电气互连件112可通过例如电镀、例如无电电镀和/或其他间隙填充工艺被沉积。至少一个电气互连件112可包括铜、铝、银、锡、金、钯、锌、镍和铁中的至少一个。

[0036] 芯片102可包括在芯片背面122上形成的芯片背面金属化层238。如根据各种实施方式所示，芯片背面金属化层238可选地在芯片背面122上方和/或芯片背面122上被沉积。芯片背面金属化层238可包括铜、铝、银、锡、金、钯、锌、镍和铁中的至少一个。芯片背面金属化层238可提供到例如在芯片正面106处（例如，有源芯片区域226处）形成的一个或多个电气电路的电气连接。例如，芯片背面金属化层238可提供到功率半导体器件的背面源极/漏极区的电气连接。芯片背面金属化层238可具有范围从约5nm到约100nm的厚度。

[0037] 芯片封装件210可进一步包括在芯片封装件第二面118处和/或芯片封装件第二面118上形成的阻焊层242。阻焊层242可在密封材料108（从芯片封装件第二面118）和芯片背面122上方形成。阻焊层242可包括来自下列材料组中的至少一种材料，所述组由聚合物、环氧树脂、光敏电介质和聚酰亚胺组成。光敏电介质的实例可包括WPR。聚酰亚胺的实例可包括光敏性聚酰亚胺（Durimide）7320或低温固化光敏性聚酰亚胺7320。聚合物的实例可包括苯并环丁烯（BCB）。阻焊层242可包括可将焊接结构116彼此电绝缘的电绝缘材料。此外，阻焊层242可防止焊接材料在所选区域中的流动和/或存在。因此，阻焊层242可被图案化和结构化，使得焊接结构116可在没有阻焊层242被形成的芯片背面122和/或芯片封装件第二面118的区域中被形成。

[0038] 焊接结构116（例如，至少一个焊接结构116）可包括焊球、焊料凸点、肋形互连结构中的至少一个。凸点下金属化（UBM）可在每个焊接结构116下方被形成。

[0039] 如图2所示，除了在芯片封装件第二面118上形成的焊接结构116以外，芯片封装件210可包括在芯片背面122上方形成的其他焊接结构244。芯片背面金属化层238可被电气连接到在芯片封装件第二面118处形成的至少一个其他焊接结构244。其他焊接结构244可类似于焊接结构116，然而，其他焊接结构244可在例如芯片背面金属化层238上形成，而不像可在芯片封装件第二面118处的密封材料108上方形成的焊接结构116。焊接结构116和其他焊接结构244可包括可被用于散热的热球。

[0040] 因此，可以理解，不像芯片可被布置为芯片正面106面向PCB的常规eWLB封装件，各种实施方式提供了芯片封装件可被布置在印刷电路板（PCB）上方且芯片背面122面向PCB的芯片封装件。以此方式，有源芯片区域226可背离PCB。此外，芯片背面122可被用于散热，例如，热量可通过芯片背面122被传导到PCB。

[0041] 图3在示图300中示出了根据实施方式的芯片封装件310的剖视图。

[0042] 芯片封装件310可包括已参照芯片封装件310描述的一个或多个或全部特征，除了芯片封装件310可进一步包括在芯片背面金属化层238和从芯片封装件第二面118起的至少部分密封材料108上方形成的延伸层346之外。芯片背面金属化层238可经由延伸层346被电气连接到至少一个其他焊接结构244。延伸层346可包括放大的背面冷却层，例如，所述背面冷却层可以比芯片背面122更大。延伸层346可提高从芯片背面122和芯片封装件第二面118耗散的热量。延伸层346可包括铜、铝、银、锡、金、钯、锌、镍和铁中的至少一个。延伸层346可包括热耗散层，所述热耗散层可被用于芯片背面122的冷却。

[0043] 图4在示图400中示出了根据实施方式的芯片封装件410的剖视图。如图4所示，芯片封装件410可包括已参照芯片封装件310描述的一个或多个或全部特征，除了芯片背面金属化层238可被省略以外。延伸层346可在芯片背面122上方（例如，直接在芯片背面122上）形成，其中，延伸层346可被电连接到在芯片封装件第二面118处形成的至少一个其他焊接结构244。

[0044] 图5在示图500中示出了根据实施方式的芯片封装件510的剖视图。如图5所示，芯片封装件510可包括已参照芯片封装件310描述的一个或多个或全部特征。此外，芯片封装件510可包括在芯片封装件第二面118上方形成的至少一个其他导电的再分配层548。至少一个其他导电再分配层548可将焊接结构116的位置例如重定向在芯片封装件第二面
118上方，例如，在风扇出风（fan out，扇出）和/或风扇进风（fan in，扇入）配置中。至少一个其他再分配层548可将至少一个电气互连件112电气连接到被布置在芯片封装件第二面118上的至少一个焊接结构116。因此，再分配层234、548可在芯片封装件510的面114和118两者上形成。至少一个其他导电再分配层548可穿过阻焊层242或在芯片封装件第二面118上方形成的其他电绝缘材料而形成。通过在芯片封装件第二面118上方形成的其他电绝缘材料（类似于电绝缘材料232），至少一个其他导电再分配层548可彼此电绝缘。

[0045] 图6在示图600中示出了根据实施方式的芯片封装件610的剖视图。如图6所示，芯片封装件610可包括已参照芯片封装件510描述的一个或多个或全部特征，除了芯片背面金属化层238可被省略以外。

[0046] 图7在示图700中示出了根据实施方式的芯片封装件710的剖视图。如图7所示，芯片封装件710可包括已参照芯片封装件510描述的一个或多个或全部特征。可选地，涂层752可在芯片封装件第一面114上方（例如，在密封材料108上方和/或在电绝缘材料232和至少一个导电再分配层234上方）形成。涂层752可包括例如用于保护芯片封装件的黑色和/或暗色材料。可以理解，涂层752可选地在本文描述的芯片封装件中的任一个上方（例如，在芯片封装件第一面114中的任一个上方）形成。

[0047] 图8在示图800中示出了根据实施方式的芯片封装件810的剖视图。如图8所示，芯片封装件810可包括已参照芯片封装件710描述的一个或多个或全部特征，除了芯片背面金属化层238可被省略以外。

[0048] 可以理解，根据本文描述的关于芯片封装件110、210、310、410、510、610、710、810、910、1010的各种实施方式，芯片封装件可包括晶圆级封装件。换句话说，尽管用单个芯片仅示出单个芯片封装件，但各种实施方式可包括重新构成的晶圆，例如，包括多个芯片，其中，多个芯片（例如，一个、两个、三个、例如数十个、例如数百个、例如数千个芯片）可以整块晶圆级工艺制造。

[0049] 可以理解，根据本文描述的关于芯片封装件110、210、310、410、510、610、710、810、910、1010的各种实施方式，芯片102（例如，半导体管芯）可包括晶圆基板。晶圆基板可包括各种材料，例如，半导体材料。晶圆基板可包括硅、锗、III至V族材料以及聚合物中的至少一个。根据一种实施方式，晶圆基板可包括掺杂或未掺杂的硅。根据另一实施方式，晶圆基板可包括绝缘体上硅SOI晶圆。根据一种实施方式，晶圆基板可包括半导体复合材料、砷化镓（GaAs）以及磷化铟（InP）中的至少一个。根据一种实施方式，晶圆基板可包括四元半导体复合材料，例如，铟镓砷化物（InGaAs）。

[0050] 根据某些实施方式，芯片102可包括半导体逻辑芯片，其中，半导体逻辑芯片可包括专用集成电路芯片ASIC、驱动器、控制器和传感器中的至少一个。

[0051] 根据某些实施方式，芯片102可包括半导体功率芯片，其中，半导体功率芯片可包括功率晶体管、功率MOS晶体管、功率双极型晶体管、功率场效应晶体管、功率绝缘栅双极型晶体管、晶闸管、MOS控制的晶闸管、可控硅整流器、功率肖特基二极管、碳化硅二极管以及氮化镓器件中的至少一个。

[0052] 根据某些实施方式，芯片102可包括在芯片正面104处的有源芯片区域226。例如，芯片102可包括在芯片正面104处的有源芯片区域226，其中，有源芯片区域226可包括被配置为接收和感测由芯片102测量的外部刺激中的至少一个的感测区域。外部刺激可包括液体和/或气体和/或固体和/或化学制品和/或生物物种。例如，芯片有源区域226可包括在芯片表面（例如，在芯片正面106）上的用于感测的开放式空间。

[0053] 图9在示图900中示出了根据实施方式的芯片封装件910的剖视图。如图9所示，芯片封装件910的芯片102可包括有源芯片区域226，其可被配置为发送信号和接收信号中的至少一个。所述信号可包括电磁波信号，例如，可包括射频信号。换句话说，例如，电磁辐射（例如，射频辐射）可从芯片正面106上的有源芯片区域226被发送和/或接收，以及电磁辐射可从芯片封装件第一面114自由发送和/或接收。芯片102在芯片正面106上可基本不含金属，该金属可能潜在吸收、干扰或衰减被发送和/或接收的信号。因此，芯片102可经由焊接结构116和/或在芯片封装件第二面118（芯片封装件910的有源芯片区域226所面向的相反面）上方形成的其他焊接结构244被电气和/或物理连接到印刷电路板（PCB）954。因此，有源芯片区域226可背离PCB954。

[0054] 图10在示图1000中示出了根据实施方式的芯片封装件1010的顶视图，其中，至少一个导电再分配层234和有源芯片区域226可被观察。如图10所示，可在芯片封装件第二面118和芯片封装件第一面114上为有源芯片区域226提供足够的空间，所述有源芯片区域226可包括例如天线结构和/或线圈结构。换句话说，至少一个接触焊垫104经由例如至少一个导电再分配层234、接触焊垫延伸区域228和电气互连件112从芯片封装件第一面114到在芯片封装件第二面118上方形成的至少一个焊接结构116的电气重定向可允许用于在芯片封装件第一面114处的有源芯片区域226的更多空间，由于在取代芯片封装件第一面114的芯片封装件第二面118上的球栅阵列布局，所述空间没有限制。

[0055] 根据各种实施方式，其他冷却结构（未示出）可在本文所述的各种实施方式中的芯片封装件第一面114上方，例如在电绝缘材料232上方、例如在导电再分配层234、接触焊垫延伸区域228和电气互连件112上方形成。其他冷却结构可从芯片封装件第一面114被热重定向到芯片封装件第二面118。

[0056] 图11示出了用于制造根据实施方式的芯片封装件的方法1100。

[0057] 方法1100可包括：

[0058] 用密封材料至少部分围绕包括在芯片正面上形成的至少一个接触焊垫的芯片，所述密封材料覆盖所述至少一个接触焊垫（在1110中）；以及

[0059] 形成穿过密封材料的至少一个电气互连件，所述至少一个电气互连件将所述至少一个接触焊垫从在芯片正面处的芯片封装件第一面电气重定向到在芯片背面处的芯片封装件第二面上方形成的至少一个焊接结构（在1120中）。

[0060] 各种实施方式提供了一种芯片封装件，包括：芯片，包括在芯片正面上形成的至少一个接触焊垫；密封材料，至少部分围绕所述芯片和覆盖所述至少一个接触焊垫；至少一个电气互连件，穿过所述密封材料形成，其中，所述至少一个电气互连件被配置为将所述至少一个接触焊垫从在所述芯片正面处的芯片封装件第一面电重定向到在芯片背面处的芯片封装件第二面上方形成的至少一个焊接结构。

[0061] 根据一种实施方式，所述芯片包括半导体逻辑芯片，其中，所述半导体逻辑芯片包括专用集成电路芯片、驱动器、控制器、传感器中的至少一个。

[0062] 根据一种实施方式，所述芯片包括功率半导体芯片，其中，所述功率半导体芯片包括功率晶体管、功率MOS晶体管、功率双极型晶体管、功率场效应晶体管、功率绝缘栅双极型晶体管、晶闸管、MOS控制晶闸管、可控硅整流器、功率肖特基二极管、碳化硅二极管以及氮化镓器件中的至少一个。

[0063] 根据一种实施方式，所述芯片包括在所述芯片正面处的有源芯片区域，其中，所述有源芯片区域被配置为发送信号和接收信号中的至少一个。

[0064] 根据一种实施方式，所述信号包括电磁波信号。

[0065] 根据一种实施方式，所述电磁波信号包括射频信号。

[0066] 根据一种实施方式，所述芯片包括在所述芯片正面处的有源芯片区域，其中，所述有源芯片区域包括感测区域，所述感测区域被配置为接收由所述芯片测量的外部刺激和感测由所述芯片测量的外部刺激中的至少一个。

[0067] 根据一种实施方式，所述密封材料在所述芯片的一个或多个侧壁和所述芯片正面上方形成。

[0068] 根据一种实施方式，所述密封材料包括电绝缘材料。

[0069] 根据一种实施方式，所述密封材料包括填充或无填充的环氧树脂、预浸渍复合纤维、增强纤维、层压板、模制材料、热固性材料和热塑性材料中的至少一个。

[0070] 根据一种实施方式，所述至少一个接触焊垫包括第一接触焊垫和第二接触焊垫，其中，所述第一接触焊垫由在所述芯片正面上形成的钝化材料与所述第二接触焊垫电绝缘。

[0071] 根据一种实施方式，所述钝化材料包括氮化硅、二氧化硅和聚酰亚胺中的至少一个。

[0072] 根据一种实施方式，所述芯片封装件还包括：至少一个接触焊垫延伸区域，在所述至少一个接触焊垫上方形成；其中，所述至少一个电气互连件经由所述至少一个接触焊垫延伸区域被电连接到所述至少一个接触焊垫。

[0073] 根据一种实施方式，所述芯片封装件还包括：电绝缘材料，在所述芯片封装件第一面处的所述密封材料上方和在所述芯片正面上方形成；至少一个导电再分配层，穿过所述电绝缘材料形成；其中，所述导电再分配层将所述至少一个接触焊垫电连接到所述至少一个电气互连件。

[0074] 根据一种实施方式，所述芯片包括在芯片背面上形成的芯片背面金属化层，其中，所述芯片背面金属化层被电连接到在芯片封装件第二面处形成的至少一个其他焊接结构。

[0075] 根据一种实施方式，所述芯片封装件还包括：延伸层，在所述芯片背面金属化层上方形成，其中，所述芯片背面金属化层经由所述延伸层被电连接到所述至少一个其他焊接结构。

[0076] 根据一种实施方式，所述芯片封装件还包括：延伸层，在所述芯片背面上方形成，其中，所述延伸层被电连接到在所述芯片封装件第二面处形成的至少一个其他焊接结构。

[0077] 根据一种实施方式，所述芯片封装件还包括：至少一个其他导电再分配层，在芯片封装件第二面上方形成，其中，所述至少一个其他导电再分配层将所述至少一个电气互连件电连接到被布置在芯片封装件第二面上的至少一个焊接结构。

[0078] 根据一种实施方式，所述芯片封装件第一面在所述芯片正面上方形成；以及其中，所述芯片封装件第二面在芯片背面上方形成。

[0079] 根据一种实施方式，所述至少一个电气互连件在所述芯片封装件第一面与所述芯片封装件第二面之间的所述密封材料内形成的至少一个通孔中形成。

[0080] 根据一种实施方式，所述至少一个电气互连件包括被沉积在所述至少一个通孔中的导电材料。

[0081] 根据一种实施方式，所述至少一个焊接结构包括焊球、焊料凸点和肋形互连结构中的至少一个。

[0082] 根据一种实施方式，所述芯片封装件还包括：阻焊层，在所述芯片封装件第二面处形成，其中，所述阻焊层在所述密封材料和所述芯片背面上方形成。

[0083] 各种实施方式提供了一种用于制造芯片封装件的方法，所述方法包括：用密封材料至少部分围绕包括在芯片正面上形成的至少一个接触焊垫的芯片，所述密封材料覆盖所述至少一个接触焊垫；以及形成穿过所述密封材料的至少一个电气互连件，所述至少一个电气互连件将所述至少一个接触焊垫从芯片封装件第一面电重定向到在芯片背面处的芯片封装件第二面上方形成的至少一个焊接结构。

[0084] 尽管已针对具体实施方式具体示出并描述了本发明，但本领域技术人员应理解，在不背离由所附权利要求限定的本发明的精神和范围的情况下，可对其进行形式和细节上的各种改变。因此，由所附权利要求指示本发明的范围，且因此，属于权利要求等同物的含义和范围内的所有改变均意味着被包括在本发明中。

标题	发布/更新时间	阅读量
使用线扫描摄像机以用于监测在线网的系统和方法	2021-01-09	6
多屏显示拼接控制器	2021-01-29	6
路由下发方法、报文转发方法、转发引擎和报文转发设备	2021-03-31	5
智能设备的触控板半导体封装件及其制造方法	2020-08-31	4
制作沟槽和浅沟槽隔离结构的方法	2021-01-26	7
用于在单个移动电子设备内仿真多个RFID标签的方法和设备	2021-05-29	0
Programmable test clock generation responsive to clock signal characterization	2021-03-01	4
Integrated vcsel on asic module using flexible electric connection	2021-10-17	2
멀티 프로세서를 포함하는 초음파 시스템 및 멀티프로세싱을 이용한 초음파 영상 데이터 형성 방법	2021-04-12	6
냉장고	2022-01-24	2

芯片封装件和用于制造芯片封装件的方法

芯片封装件和用于制造芯片封装件的方法

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：