本発明は、半導体素子に関し、詳しくは、ダイオードの逆サージ耐量を改善する技術に関する。

半導体素子の一例であるダイオード、例えばショットキーバリアダイオード(以下、SBDと称する場合がある)は、半導体層と金属層とをショットキー接合させたショットキー障壁の整流作用を利用した半導体素子である。SBDは、一般的なpn接合ダイオードよりも高速動作が可能で、順方向電圧降下が小さいという特性を持つ。

例えば、こうしたSBDを備えたスイッチング電源では、非常時における緊急停止などを行うと、n型半導体層から金属層に向けて印加される逆方向電圧が、SBDの耐圧上限(逆方向耐圧特性)を超えてしまうことがある。逆方向電圧が耐圧上限を超えてしまうとSBDの特性が低下する懸念がある。

図8は、従来のショットキーバリアダイオードの一例を示す断面図である。図8に示すショットキーバリアダイオード1では、例えば、n型半導体である半導体基板2を有する。半導体基板2は、例えばSiC(炭化ケイ素)から構成されている。半導体基板2の一主面2a側の一部には、p型半導体からなるガードリング6が形成されている。ガードリング6は、半導体基板2の一主面2a側で露出し、半導体基板2の厚み方向に向かって所定の深さまで形成されている。そして、このガードリング6の一部と電気的に接続されるように、半導体基板2の一主面2a側に金属層3が形成されている。金属層3は、その底面3aの一部はガードリング6に接し、それ以外の部分は一主面2aに接することで、半導体基板2に対してショットキー接合されている。

ガードリング6は、互いに不純物濃度が異なるp+型半導体部6aおよびp−型半導体部6bから構成されている。p−型半導体部6bは、p+型半導体部6aの側面、および底面を覆うように形成されている。そして、p+型半導体部6aが半導体基板2の一主面2a側に露出した部分のうちの一部、およびp−型半導体部6bが半導体基板2の一主面2a側に露出した部分のうちの一部が、それぞれ金属層3の底面3aの一部に接している。

これによって、金属層3と半導体基板2との接合部の逆方向耐圧特性を改善することができる。

ここで、図8に示すダイオードとは別な構成として、例えば、非特許文献1に示すショットキーバリアダイオードがある。この非特許文献1では、逆サージ耐量の改善に関する記述がある。

Material Science Forum Vols.527-529(2006),pp1155-1158

しかしながら、非特許文献1とは異なる構成よって逆サージ耐量を改善することも考えられる。 本発明は、上述した技術とは異なる構成によって、半導体素子、例えばショットキーバリアダイオードにおける、ショットキー接合部の逆サージ耐量を改善することを目的とする。

前記課題を解決するために、請求項1記載の半導体素子は、 第一導電型である半導体基板と、前記半導体基板の一主面側の一部に形成された、前記第一導電型とは逆導電型の第二導電型である第一部位と、前記第一部位の一部と電気的に接続されるようにして、前記半導体基板の一主面側に形成された導電性の第二部位と、を少なくとも備え、 前記第一部位の一部に対して、前記第二部位は、その側面の一部とこれに連結する底面の一部とが接する構成を有することを特徴とする。

請求項2に記載の発明は、請求項1に半導体素子において、 前記第二部位の底面は、前記半導体基板の厚み方向に沿って前記半導体基板の一主面よりも深い位置にあることを特徴とする。

請求項3に記載の発明は、請求項1に半導体素子において、 前記第二部位の底面は、前記半導体基板の一主面に接してなり、 前記第一部位の一部は、前記半導体基板の一主面から更に上方に向けて形成されており、 前記第二部位の側面は、前記半導体基板の一主面よりも上方で前記第一部位と接することを特徴とする。

請求項4に記載の発明は、請求項1ないし3のいずれか1項に記載の半導体素子において、 前記第一部位は、互いに不純物濃度が異なる第一濃度部と第二濃度部とからなり、 前記第一濃度部の一部に対して、前記第二部位は、その側面の一部とこれに連結する底面の一部とが接し、 前記第二濃度部は、その側面の少なくとも一部が、前記第一濃度部の側面と接してなることを特徴とする。

本発明の半導体素子によれば、第一部位の一部に対し、第二部位の側面の一部とこれに連結する底面の一部とが接するようにしたので、半導体基板の他の主面から、第二部位の底面と半導体基板とがショットキー接合されたショットキー接合面までの厚みは、半導体基板の他の主面から、第一部位が形成された半導体基板の一主面までの厚みよりも薄くなる。これにより、ショットキー接合された部分の半導体基板の抵抗値を、第一部位が形成された部分の半導体基板の抵抗値よりも小さくすることができる。よって、サージ電流を、より抵抗値の小さいショットキー接合部分に向けて確実に流すことができる。その結果、半導体素子の逆サージ耐量を改善することが可能になる。

本発明に係る半導体素子の一例であるショットキーバリアダイオードの第二実施形態における要部拡大断面図、および平面方向に沿った平面図である。

本発明に係るショットキーバリアダイオードの第二実施形態における構成のバリエーションを示す要部拡大断面図である。

本発明に係るショットキーバリアダイオードの第三実施形態における要部拡大断面図である。

従来のJBS(ジャンクションバリアショットキー)ダイオードにPRSM(定格サージ逆電力)試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇の分布図である。

従来のJBSダイオードにPRSM試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇の分布図である。

本発明に係るショットキーバリアダイオードにPRSM試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇の分布図である。

本発明に係るショットキーバリアダイオードにPRSM試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇の分布図である。

従来のショットキーバリアダイオードの一例を示す断面図である。

本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。

本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。

本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。

本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。

本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。

本発明に係る半導体素子の一例であるショットキーバリアダイオードの第一実施形態における要部拡大断面図である。

次に図面を参照しながら、本発明の実施形態の具体例としての実施例を説明するが、本発明は以下の実施例に限定されるものではない。 また、以下の図面を使用した説明において、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきであり、理解の容易のために説明に必要な部材以外の図示は適宜省略されている。なお、以後の説明の理解を容易にするために、図面において、ダイオードの断面厚み方向をZ軸方向、Z軸方向と直交する平面方向をX軸方向およびY軸方向とする。

まず最初に、本実施形態で説明する半導体素子の一例として挙げるショットキーバリアダイオードについて、全体構成の概要を説明する。ショットキーバリアダイオードは、例えばn−型半導体からなる半導体基板の一主面に、金属層(バリアメタル)が形成されている。この金属層は、半導体基板に対してショットキー接合されている。この金属層の周縁部を環状に取り囲むようにガードリングがある。 以下、本発明の特徴であるガードリングの内部構造を備えた半導体素子について図面を参照して詳細に説明する。

以下に説明する本願発明の半導体素子の一例として挙げるショットキーバリアダイオードは、上述したショットキーバリアダイオードの全体構成のうち、ガードリング(p型リサーフ層)を含むショットキーバリアダイオードの周縁領域における一構成例を挙げて説明するものである。よって、これら周縁領域よりも中心側の構成は特に限定されるものではない。

(1)ショットキー接合部の第一実施形態 図14は、本発明に係る半導体素子の一例であるショットキーバリアダイオードの周縁領域における一実施形態を示すZ軸方向に沿った要部断面図である。 本実施形態に係るショットキーバリアダイオード(半導体素子)10は、n型(第一導電型)である半導体基板11と、この半導体基板11の一主面11a側の一部に形成された、n型とは逆導電型のp型(第二導電型)であるp型半導体部位(第一部位)14と、p型半導体部位14の一部と電気的に接続されるようにして、半導体基板11の一主面11a側に形成された導電性の金属部位(第二部位)13と、を少なくとも備えている。そして、p型半導体部位14の一部に対して、金属部位13は、その側面13Sの一部とこれに連結する底面13Bの一部とが接している。

より具体的には、p型半導体部位14は、半導体基板11の周縁部分における一周面11a側において、半導体基板11の一主面11a側から厚み方向に沿って所定の深さまで形成されている。また、金属部位13は、その底面13Bが半導体基板11の一主面11aよりも半導体基板11の厚み方向(Z軸方向)に深い位置に形成され、側面13Sの一部と底面13Bの一部とがp型半導体部位14に接している。金属部位13の底面13Bが半導体基板11の一主面11aよりも深い位置となるように形成する場合、例えば、半導体基板11の一主面11aから厚み方向に掘り込まれた凹部Tを、p型半導体部位14の一部とその一部に隣接する半導体基板11の一部にわたって形成すればよい。そして、この凹部Tを埋めるように金属部位13を形成すればよい。

半導体基板11は、例えばSiC(炭化ケイ素)から構成されている。SiC基板を用いて構成されたショットキーバリアダイオードは、Si(ケイ素)基板を用いて構成されたショットキーバリアダイオードと比較して、逆回復時間が極めて短く高速スイッチングが可能であり、また、逆回復時間が小さいため、スイッチング損失を低減できる。さらに、Si基板を用いて構成されたショットキーバリアダイオードの逆回復時間は、温度上昇に伴って長くなるのに対して、SiC基板を用いて構成されたショットキーバリアダイオードの逆回復時間は、温度に依存せずほぼ一定であるため、高温動作時であってもスイッチング損失が増加しない。 なお、半導体基板11は、SiCに限定されず、Siから構成されていてもよい。本発明は、Si基板であっても、SiC基板であっても適用することができるが、Si基板に比べてSiC基板に適用したほうがより有用である。

なお、本実施形態では、n型半導体である半導体基板11と金属部位13とがショットキー接合される場合について説明している。しかし、半導体基板11の一主面11a側に、例えば低濃度の不純物を含んだn−型半導体をエピタキシャル成長などによって積層し、このn−型半導体と金属部位13とがショットキー接合された構成であってもよい。

金属部位13は、例えば、Al(アルミニウム)、Mo(モリブデン)、Ti(チタン)等を含む金属材料から形成されている。

図14に示すショットキーバリアダイオード10によれば、p型半導体部位14の一部に対し、金属部位13の側面13Sの一部とこれに連結する底面13Bの一部とが接するようにしたので、金属部位13の底面13Bと半導体基板11とがショットキー接合された第一領域E1における、半導体基板11の他の主面11bから金属部位13の底面13Bまでの、半導体基板11の厚みt1は、p型半導体部位14が形成された第二領域E2における、半導体基板11の他の主面11bから一主面11aまでの、半導体基板11の厚みt2よりも薄くなる。これにより、第一領域E1の抵抗値を、第二領域E2の抵抗値よりも小さくできる。

従来のショットキーバリアダイオードにおいては、半導体基板と金属層とのショットキー接合部から空乏層が広がりきってしまうと、ショットキーバリアダイオードの周縁領域への電界集中が緩和されず、逆サージ耐量は低下する。 しかし、上述したような構成の本発明のショットキーバリアダイオード10によれば、金属部位13と半導体基板11とがショットキー接合された第一領域E1の抵抗値を、p型半導体部位14が形成された第二領域E2の抵抗値よりも小さくすることができるため、サージ電流は、より抵抗値の小さいショットキー接合部に向けて流れる。その結果、ショットキーバリアダイオード10の逆サージ耐量を改善することが可能になる。このような本発明のショットキーバリアダイオード10を、例えばスイッチング電源に適用すれば、非常時における緊急停止などによって過大な逆方向電圧が生じても、ショットキーバリアダイオード10の機能低下を防止することが可能になる。

(2)ショットキー接合部の第二実施形態 図1(a)は、本発明に係る半導体素子の一例であるショットキーバリアダイオードの周縁領域における一実施形態を示すZ軸方向に沿った要部断面図である。なお、図14に示す第一実施形態と同様の構成には同一の番号を付す。 本実施形態に係るショットキーバリアダイオード10は、n型である半導体基板11と、この半導体基板11の一主面11a側の一部に形成された、n型とは逆導電型のp型であるp型半導体部位14と、p型半導体部位14の一部と電気的に接続されるようにして、半導体基板11の一主面11a側に形成された導電性の金属部位13と、を少なくとも備えている。

p型半導体部位14は、互いに不純物濃度が異なるp+型半導体部(第一濃度部)14aと、p−型半導体部(第二濃度部)14bとからなる。そして、p+型半導体部14aの一部に対して、金属部位13は、その側面13Sの一部とこれに連結する底面13Bの一部とが接している。また、p−型半導体部14bは、その側面14bSの少なくとも一部が、p+型半導体部14aの側面14aSと接している。本実施形態では、p−型半導体部14bは、側面14bSの下部から更にp+型半導体部14aの底面14aBを覆い、金属部位13に接する位置まで延びている。

また、p型半導体部位14は、半導体基板11の周縁部分における一周面11a側において、半導体基板11の一主面11a側から厚み方向に沿って所定の深さまで形成されている。また、金属部位13は、その底面13Bが半導体基板11の一主面11aよりも半導体基板11の厚み方向に深い位置となるように形成され、側面13Sの一部と底面13Bの一部とがp+型半導体部14aに接している。金属部位13の底面13Bが半導体基板11の一主面11aよりも深い位置となるように形成する場合、例えば、半導体基板11の一主面11aから厚み方向に掘り込まれた凹部Tを、p型半導体部位14の一部とその一部に隣接する半導体基板11の一部にわたって形成すればよい。そして、この凹部Tを埋めるように金属部位13を形成すればよい。

図1(a)に示すショットキーバリアダイオード10によれば、p+型半導体部14aの一部に対し、金属部位13の側面13Sの一部とこれに連結する底面13Bの一部とが接するようにしたので、金属部位13の底面13Bと半導体基板11とがショットキー接合された第一領域E1における、半導体基板11の他の主面11bから金属部位13の底面13Bまでの、半導体基板11の厚みt1は、p型半導体部位14が形成された第二領域E2における、半導体基板11の他の主面11bから一主面11aまでの、半導体基板11の厚みt2よりも薄くなる。

これにより、第一領域E1の抵抗値を、第二領域E2の抵抗値よりも小さくでき、サージ電流は、より抵抗値の小さいショットキー接合部に向けて流れる。その結果、ショットキーバリアダイオード10の逆サージ耐量を改善することが可能になる。また、p型半導体部位14を互いに不純物濃度が異なるp+型半導体部14aと、p−型半導体部14bとから構成することによって、より一層電界の集中を緩和できる。

図1(b)、(c)は、ショットキーバリアダイオードの平面方向(X軸方向およびY軸方向)に沿った平面図である。なお、これら図1(b)、(c)は、ショットキーバリアダイオードの周縁領域の一部を選択的に示している。 p型半導体部位14に、例えば製造工程でコンタミネーション等が生じると、不純物イオンが注入されない領域が発生し、ショットキーバリアダイオード10の機能に影響を及ぼす懸念があるが、逆方向バイアス時には空乏層が広がるので、その影響が緩和され、サージ電流をより抵抗値の小さいショットキー接合部分に向けて確実に流すことができる効果を期待することができる。 また、一方では、結晶構造の乱れを低減するために、意図的に不純物イオンを注入しないようにすることもできる。即ち、例えば、図1(b)に示すショットキーバリアダイオード10Aのように、半導体基板11(図1(a)参照)にp+型半導体部14a、p−型半導体部14bに対応)を形成しない非形成部d1を設けることで、半導体基板11に対する不純物イオンの注入量を少なくすることができ、不純物イオン注入による半導体基板11の結晶構造の乱れを抑えることができる。こうした非形成部d1は、任意の形状であればよく、例えば、半導体基板11の一主面11a側から見て、矩形、円形、楕円形などの形状であればよい。

また、図1(c)に示すショットキーバリアダイオード10Bのように、半導体基板11の一主面11a側における周縁領域に沿って形成されているp型半導体部位14B(図1(a)のp+型半導体部14a、p−型半導体部14bに対応)のうち、p型半導体部位14Bを形成しない非形成部d2(図1(c)中では1か所のみ図示している)を1つないし複数形成してもよい。

なお、図1(c)において、非形成部d2は、例えば、平面視した時の形状が略矩形である半導体基板11の各辺中央に1か所づつ設定する場合、環状のp型半導体部位14Bは4つに分割される。非形成部d2は、半導体基板11の各辺のうち、任意の個所に設定されればよい。そして、非形成部d2よって分割されたp型半導体部位14Bの形成個数は限定されるものではない。なお、非形成部d2は、p型半導体部位14Bが分割されるように設定(図1(c))することもできるし、p型半導体部位14Aが分割されないように、p型半導体部位14Aに囲まれた非形成部d1を設定(図1(b))することもできる。

(3)ショットキー接合部の第二実施形態の変形例 上述した第二実施形態のショットキーバリアダイオードの変形例を図2(a)〜(d)に示す。なお、図1に示す第二実施形態と同様の構成には同一の番号を付し、その説明は省略する。 図2(a)に示すショットキーバリアダイオード10では、p+型半導体部14aの一部に対し、金属部位13の側面13Sの一部とこれに連結する底面13Bの一部とが接している。そして、p−型半導体部14bは、その側面14bSの下部からp+型半導体部14aの底面14aBの一部まで覆い、金属部位13には接しない構成となっている。

図2(b)に示すショットキーバリアダイオード10では、p+型半導体部14aの一部に対し、金属部位13の側面13Sの一部とこれに連結する底面13Bの一部とが接している。そして、p−型半導体部14bは、半導体基板11の周縁部分における一主面11a側において、p−型半導体部14bの側面14bSと、p+型半導体部14aの側面14aSの一部とが接する深さまで形成される一方、金属部位13の底面13Bおよびp+型半導体部14aの底面14aBには接しない構成となっている。そして、p−型半導体部14bは、p+型半導体部14aの厚みよりも薄くなるように形成されている。

図2(c)に示すショットキーバリアダイオード10では、p+型半導体部14aの一部に対し、金属部位13の側面13Sの一部とこれに連結する底面13Bの一部とが接している。そして、p−型半導体部14bは、半導体基板11の一主面11a側における周縁部分において、p−型半導体部14bの側面14bSの一部と、p+型半導体部14aの側面14aSの一部とが接する深さまで形成される一方、金属部位13の底面13Bおよびp+型半導体部14aの底面14aBには接しない構成となっている。そして、p−型半導体部14bは、p+型半導体部14aの厚みよりも厚くなるように形成されている。

図2(d)に示すショットキーバリアダイオード10では、半導体基板11の一主面11a側の一部にp型半導体部位14が形成されている。このp型半導体部位14は、半導体基板11の周縁に接しないように形成されている。そして、p型半導体部位14の一部に対し、金属部位13の側面13Sの一部とこれに連結する底面13Bの一部とが接している。

(3)ショットキー接合部の第三実施形態 次に、図3(a)を参照しながら、第三実施形態に係るショットキーバリアダイオードについて説明する。なお、上述した第二実施形態に係るショットキーバリアダイオードと同一の構成要素には同一の符号を付して、その詳細な説明は省略する。 図3(a)に示すショットキーバリアダイオード20は、図1(a)に示すショットキーバリアダイオード20の構造の一部と同じであるが、p+型半導体部14aの構造が異なる。p型半導体部位14の一部、即ちp型半導体堆積部14cは、p型半導体部位14が形成されている半導体基板11の一主面11aから更に上方(一主面11aを基準として他の主面11bとはZ軸方向において逆の方向)に向けて金属部位13の側面13Sの一部まで形成されている。また、この金属部位13の側面13Sの一部は、半導体基板11の一主面11aよりも上方でp型半導体堆積部14cと接する構成となっている。

p型半導体堆積部14cは、例えば、半導体基板11の一主面11a側におけるp+型半導体部14aのうち、金属部位13に接していない領域に重ねて、例えばエピタキシャル成長によりp+型半導体を堆積させて形成する。金属部位13の側面13Sは、p型半導体堆積部14cに接する。

このような第三実施形態の構成のショットキーバリアダイオード20によれば、p型半導体部位14の一部であるp型半導体堆積部14cの一部に対し、金属部位13の側面13Sの一部および底面113Bの一部を接するようにした。また、p+型半導体部14aの一部に対し金属部位13の側面13Sと連結する底面13Bの一部が接するようにした。これによって、金属部位13の底面13Bと半導体基板11とがショットキー接合された第一領域E1における、半導体基板11の他の主面11bから金属部位13の底面13Bまでの、半導体基板11の厚みt1は、p型半導体部位14が形成された第二領域E2における、半導体基板11の他の主面11bからp型半導体堆積部14cの上面14cTまでの、p型半導体堆積部14cと半導体基板11との合計の厚みt2よりも薄くなる。これにより、第一領域E1の抵抗値を、第二領域E2の抵抗値よりも小さくできる。

第一領域E1の抵抗値を、第二領域E2の抵抗値よりも小さくすることによって、サージ電流は、より抵抗値の小さいショットキー接合部に向けて流れる。その結果、ショットキーバリアダイオード20の逆サージ耐量を改善することが可能になる。 (4)ショットキー接合部の第三実施形態の変形例 上述した第三実施形態のショットキーバリアダイオードの変形例を図3(b)〜(e)に示す。なお、図3(a)に示す第三実施形態と同様の構成には同一の番号を付し、その説明は省略する。

図3(b)に示すショットキーバリアダイオード20では、p型半導体堆積部14cの一部に対し、金属部位13の側面13Sの一部が接し、また、p+型半導体部14aの一部に対し金属部位13の側面13Sに連結する底面13Bの一部が接している。そして、p−型半導体部14bは、その側面14bSの下部からp+型半導体部14aの底面14aBの一部まで覆い、金属部位13には接していない構成となっている。

図3(c)に示すショットキーバリアダイオード20では、p型半導体堆積部14cの一部に対し、金属部位13の側面13Sの一部が接し、また、p+型半導体部14aの一部に対し金属部位13の側面13Sに連結する底面13Bの一部が接している。そして、p−型半導体部14bは、半導体基板11の周縁部分における一主面11a側において、p−型半導体部14bの側面14bSと、p+型半導体部14aの側面14aSの一部とが接する深さまで形成される一方、金属部位13の底面13Bおよびp+型半導体部14aの底部14aBには接しない構成となっている。そして、p−型半導体部14bは、p+型半導体部14aの厚みよりも薄くなるように形成されている。

図3(d)に示すショットキーバリアダイオード20では、p型半導体堆積部14cの一部に対し、金属部位13の側面13Sの一部が接し、また、p+型半導体部14aの一部に対し、金属部位13の側面13Sに連結する底面13Bの一部が接している。そして、p−型半導体部14bは、半導体基板11の周縁部分における一主面11a側において、p−型半導体部14bの側面14bSの一部と、p+型半導体部14aの側面14aSとが接する深さまで形成される一方、金属部位13の底面13Bおよびp+型半導体部14aの底部14aBには接しない構成となっている。そして、p−型半導体部14bは、p+型半導体部14aの厚みよりも厚くなるように形成されている。

図3(e)に示すショットキーバリアダイオード20では、半導体基板11の一主面11a側の一部にp型半導体部位14が形成されている。このp型半導体部位14は、半導体基板11の周縁に接しないように形成されている。そして、p型半導体部位14に重ねて、p+型半導体を堆積させたp型半導体堆積部14cを形成している。

(5)ショットキー接合部の他の実施形態 以下、本発明に係る半導体素子の一例であるショットキーバリアダイオードのショットキー接合部について、幾つかの変形例を例示するが、本発明はこれらの形態に限定されるものではない。なお、上述した第一実施形態、第二実施形態、および第三実施形態に係るショットキーバリアダイオードと同一の構成要素には同一の符号を付して、その詳細な説明は省略する。

図9(a)に示すショットキーバリアダイオード30は、図1(a)のショットキーバリアダイオード10の構成と一部が同じである。このショットキーバリアダイオード30において、p型半導体部位14を構成するp−型半導体部14bのX軸方向に沿った半導体基板11の周縁側における端部(エッジ部分)は、半導体基板11の周縁側に向かって丸みを帯びるように厚みを漸減させた構成となっている。

図9(b)に示すショットキーバリアダイオード30は、図9(a)のショットキーバリアダイオード30の構成と一部が同じである。このショットキーバリアダイオード30においては、p+型半導体部14aがp−型半導体部14bによって覆われずに、金属部位13と重なる部分でp+型半導体部14aが第一半導体領域12に接した構成となっている。

図9(c)に示すショットキーバリアダイオード30は、図9(a)のショットキーバリアダイオード30の構成と一部が同じである。このショットキーバリアダイオード30においては、p+型半導体部14aの底面全体が第一半導体領域12に接し、かつp−型半導体部14bはp+型半導体部14aよりも厚みが薄くなっている。 図9(d)に示すショットキーバリアダイオード30は、図9(a)のショットキーバリアダイオード30の構成と一部が同じである。このショットキーバリアダイオード30においては、p+型半導体部14aの底面全体が第一半導体領域12に接し、かつ、p−型半導体部14bはp+型半導体部14aよりも厚みが厚くなっている。

図10(a)に示すショットキーバリアダイオード40では、図3(a)のショットキーバリアダイオード20の構成と一部が同じである。その相違点は次のとおりである。即ち、ショットキーバリアダイオード40においては、p型半導体部位14を構成するp−型半導体部14bのX軸方向に沿った半導体基板11の周縁側における端部(エッジ部分)側は、半導体基板11の周縁から所定の距離だけ離れた位置に向かって丸みを帯びるように膨らませ、厚みを増加させた構成となっている。 図10(b)に示すショットキーバリアダイオード40は、図10(a)のショットキーバリアダイオード40の構成と一部が同じである。このショットキーバリアダイオード40においては、p+型半導体部14aがp−型半導体部14bによって覆われずに、金属部位13と重なる部分でp+型半導体部14aが第一半導体領域12に接した構成となっている。 図10(c)に示すショットキーバリアダイオード40は、図10(a)のショットキーバリアダイオード40の構成と一部が同じである。このショットキーバリアダイオード40においては、p+型半導体部14aの底面全体が第一半導体領域12に接し、かつp−型半導体部14bはp+型半導体部14aよりも厚みが薄くなっている。 図10(d)に示すショットキーバリアダイオード40は、図10(a)のショットキーバリアダイオード40の構成と一部が同じである。このショットキーバリアダイオード40においては、p+型半導体部14aの底面全体が第一半導体領域12に接し、かつ、p−型半導体部14bはp+型半導体部14aよりも厚みが厚くなっている。

図11に示すショットキーバリアダイオード50では、図2(d)のショットキーバリアダイオード10の構成に対して、更に、p型半導体部位14が加えられている。即ち、加えられているp型半導体部位14は、他のp型半導体部位14と接しない位置であり、かつ、金属部位13と接するp型半導体部位14よりも、半導体基板11の周縁側における外側において金属部位13の周縁部を環状に取り囲むように複数配列した構成となっている。

図12に示したショットキーバリアダイオード60では、図11における複数のp型半導体部位14のうち、半導体基板11の周縁に近いp型半導体部位14ほど、Z軸方向に沿った厚みを増加させた構成である。

図13に示したショットキーバリアダイオード70では、図12における複数のp型半導体部位14のうち、半導体基板11の周縁に近いp型半導体部位14ほど、Z軸方向に沿った厚みを増加させている。更に、環状に形成されたp型半導体部位14のうち周方向の一部を分割するように設定されたp型半導体部位14が形成されない非形成部が、Y軸方向において異なる位置に、p型半導体部位14のそれぞれに形成されている。そして、Y軸方向に沿って、隣接するp型半導体部位14どうしが重なり合うように配したものである。

以下、本発明の効果を検証した実施例を従来例との対比で示す。 本検証においては、逆サージ耐量の指標として、PRSM試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇をシミュレーションした。

図4、図5は、従来例として図8に示した従来のJBS構造のショットキーバリアダイオードにPRSM試験を行った場合の、基板の周縁領域における電流の流れ(図4)と、温度上昇の分布(図5)とを時間の経過(5μsec,8μsec,20μsec)とともに示した分布図である。 図4、図5に示す分布図において、上部中央に金属層3が示され、その両側にガードリング6が示されている。この図4、図5におけるショットキーバリアダイオードは、図8に示す従来のショットキーバリアダイオードに対応する。 図4、図5に示すシミュレーション結果によれば、試験開始から時間が5μsec、8μsec、11μsecと経過しても、電流の流れはX軸方およびY軸方向のショットキー接合面全体には広がらず、ガードリング6が形成された部分に集中している(図4)。そして、電流の流れはX軸方およびY軸方向のショットキー接合面全体に広がらないため、試験開始から時間が5μsec、8μsec、11μsecと経過するに従って、半導体基板のガードリング6付近での温度が、電流の集中によって大きく上昇した(図5)。半導体基板のガードリング6付近での温度は、最も高い部分で600〜700℃となった。 なお、定格サージ逆電力としては0.1kwないし0.2kwであった。

図6、図7は、本発明の実施例として、図1(a)に示したショットキーバリアダイオード(半導体素子)に、同様に定格サージ逆電力(PRSM)試験を行った場合の、基板の周縁領域における電流の流れ(図6)と温度上昇の分布(図7)をシミュレーションして、時間の経過(5μsec,8μsec,20μsec)とともに示した分布図である。なお、本実施例のショットキーバリアダイオードにおいて、半導体基板11の一面側には、0.15μmの凹部Tを形成し、この凹部Tの内部を埋設するように金属部位13を形成した場合を想定した。図6、図7に示す分布図において、上部中央に金属部位13が示され、その両側にガードリングであるp型半導体部位14が示されている。この図6、図7におけるショットキーバリアダイオードは、図14に示す本発明のショットキーバリアダイオードに対応する。

図6に示した結果によれば、時間が5μsec、8μsec、20μsecと経過するにつれて、電流の流れは金属部位13が形成されたショットキー接合面全体に広がり、p型半導体部位14への電流の集中が緩和された。この電流の流れのショットキー接合面全体への広がりに伴って、ショットキー接合面全体の温度分布が均一化された。これによって、p型半導体部位14の近傍の温度上昇が、図4、図5に示す従来例に対して緩和された(図7)。半導体基板のガードリング6付近での温度は、図5に示す従来例と比べて50〜100℃程度低下した。 以上の結果から、従来例のショットキーバリアダイオードではガードリング付近での温度上昇によって特性低下が生じる虞があるが、本発明のショットキーバリアダイオードでは、ショットキー接合面全体の温度分布の均一化によって、特性低下が生じないというシミュレーション結果が得られた。また、定格サージ逆電力としては1kwないし2kwとなり、従来例に対して大きく改善された。

10・・ショットキーバリアダイオード(半導体素子)、11・・半導体基板、13・・金属部位(第二部位)、14・・p型半導体部位(第一部位)、14a・・p+型半導体部(第一濃度部)、14b・・p−型半導体部(第二濃度部)、14c・・・p型半導体堆積部。