本発明は、スイッチング電源装置に関する。

共振型のスイッチング電源装置は、電流または電圧を正弦波状に制御し、電流及び電圧のいずれかがほぼ0の状態でスイッチング素子をスイッチング(いわゆるソフトスイッチング)させることにより、スイッチング損失及びノイズを劇的に低減することができる。

共振型の絶縁型スイッチング電源装置には、LLC方式と呼ばれ、スイッチング素子の周波数変調制御(PFM[pulse frequency modulation]制御)により出力電圧の調整を行うものがある。ただし、バイポーラ動作するSiベースの高耐圧IGBT[insulated gate bipolar transistor]をスイッチング素子として使用すると、テール電流に起因するスイッチング損失がソフトスイッチングでもゼロにできないため、出力電力を制御する周波数の変動によってスイッチング素子の損失が変動し、場合によっては高周波動作によって大きな発熱が発生する問題がある。このことから、Siベースの中耐圧MOSFET[metal-oxide-semiconductor field effect transistor]が使用される方式が一般的になり、高電圧・大電力を取り扱う分野への適用が困難であった。

一方、位相制御方式のスイッチング電源装置では、位相制御により出力電圧の調整が行われる。同制御方式のスイッチング電源装置では、LLC方式のスイッチング電源装置と異なりスイッチング周波数が一定のため、その素子耐圧が比較的高いSiベースのIGBTをスイッチング素子として用いることができる。そのため、同方式のスイッチング電源装置は、高電圧・大電力を取り扱いながら高効率を実現することのできる回路として、産業機器向け電源など多くの分野に導入されている。

特開平1−295675号公報(第3図)

特開平10−308510号公報

特開2012−213260号公報

特許第3981181号明細書

”低損失スナバを用いたDC/DCコンバータ”、オリジンテクニカルジャーナル、No.66 (2003)、p19-28.

位相制御方式のスイッチング電源装置において、注意すべき点は、主に2つある。1点目は、絶縁トランスの二次側に平滑リアクトル(チョークコイル)を必要とすることである。2点目は、絶縁トランスの二次側に設けられた整流ダイオードの逆回復電流発生時に絶縁トランスの二次巻線が瞬間的に短絡して一次側から大電流が流れる影響により、その時点で絶縁トランスに蓄積されていた余剰エネルギーが整流ダイオードの両端間に大きなサージ電圧となって現れることである。

なお、特許文献1には、二次側の整流ダイオードにスナバ回路を並列接続することにより、上記のサージ電圧をコンデンサで吸収して抵抗で消費させる手法が開示されている。

ここで、一次側のスイッチング素子や二次側の整流ダイオードとして、Siデバイスよりもワイドバンドギャップで絶縁破壊電界の大きいSiCデバイス(特許文献2を参照)などを用いることにより、さらなる高電圧・大電力を取り扱う場合を考える。この場合、入力電圧や出力電圧の上昇に伴い、二次側のサージ電圧も高くなる。そのため、サージ電圧抑制用のスナバ回路を設けることはもちろん、二次側の整流ダイオードとしては、より安全を見て、トランス定格出力の2倍以上のサージ電圧にも耐え得る素子設計を行う必要がある。

しかしながら、整流ダイオードの耐圧を高めると背反的にオン抵抗値が高くなるので、導通損失が増大してしまう。また、オン抵抗値を下げるために半導体チップ面積を大きくすると、寄生容量が増加してスナバ回路での消費エネルギーが増大するので、電力変換効率が低下してしまう。

また、スナバ回路でサージ電圧を吸収・消費しているということは、入力電力の一部を損失しているということに他ならない。特に、高周波動作に適したSiCデバイスを用いてスイッチング周波数を高めるほど、スナバ回路の動作頻度が高くなるので、その電力損失が顕在化してしまう。

なお、特許文献3には、電力損失の少ないスナバ回路を備えたスイッチング電源装置が開示されている。しかしながら、本従来手法では、スナバコンデンサに掛かる電圧がスイッチング周波数の2倍の周波数で振動するので、インピーダンスの観点から、スナバコンデンサの容量値を大きくすることができない。従って、スナバ回路で取り扱うエネルギーが増えるほど、振動が大きくかつ高周波で発生する懸念があり、これを解消するための対策は別途必要である。

また、特許文献4及び非特許文献1には、ステップリカバリダイオードを用いることにより、二次側の整流ダイオードに生じるサージ電圧を抑制し、かつ、ステップリカバリダイオードの逆回復電流を還流させて電力損失を低減したスイッチング電源装置が開示されている。しかしながら、本従来手法は、1石のスイッチング素子を用いたフォワード型またはフライバック型のスイッチング電源装置(特にその一次側に設けられるスナバ回路)に適用されるものであり、位相制御方式のスイッチング電源装置にそのまま適用することはできなかった。

本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、サージ電圧を抑制しつつ電力損失を低減することのできる位相制御方式のスイッチング電源装置を提供することを目的とする。

本明細書中に開示されているスイッチング電源装置は、複数のスイッチング素子を含むフルブリッジ回路と、前記フルブリッジ回路を位相制御方式で駆動する制御回路と、前記フルブリッジ回路に接続された一次巻線とこれに磁気結合された二次巻線とを含む絶縁トランスと、前記二次巻線に接続された複数の整流素子を含む整流回路と、第1端が前記整流回路の正側出力端に接続された第1リアクトルと、前記第1リアクトルの第2端と前記整流回路の負側出力端との間に接続された第1コンデンサと、前記第1リアクトルに対して並列に接続されたスナバ回路と、を有し、前記スナバ回路は、アノードが前記第1リアクトルの第1端に接続された第1ダイオードと、前記第1ダイオードのカソードと前記第1リアクトルの第2端との間に接続されたCR回路部とを含み、前記第1ダイオードは、ステップリカバリダイオードである構成(第1の構成)とされている。

なお、上記第1の構成から成るスイッチング電源装置において、前記スナバ回路は、アノードが前記第1ダイオードのカソードに接続されてカソードが前記CR回路部に接続された第2ダイオードと、前記第2ダイオードに対して並列に接続された第2リアクトルとをさらに含む構成(第2の構成)にするとよい。

また、上記第1の構成から成るスイッチング電源装置において、前記制御回路は、スイッチング周波数を固定したまま位相制御により前記絶縁トランスの二次側出力時間を所定の下限値を下回らない範囲で負荷に応じて調整する第1モードと、前記二次側出力時間を前記下限値に固定したまま前記スイッチング周波数を負荷に応じて調整する第2モードとを備え、前記下限値は、前記第1ダイオードの動作時間よりも長い値に設定されている構成(第3の構成)にしてもよい。

また、上記第1〜第3いずれかの構成から成るスイッチング電源装置において、前記複数のスイッチング素子及び前記複数の整流素子の少なくとも一方は、SiCベースの半導体素子である構成(第4の構成)にするとよい。

また、上記第1〜第4いずれかの構成から成るスイッチング電源装置において、前記フルブリッジ回路に入力される入力電圧は、DC600V以上である構成(第5の構成)にするとよい。

また、上記第1〜第4いずれかの構成から成るスイッチング電源装置において、前記フルブリッジ回路に入力される入力電圧は、AC400Vの交流電圧を、PFC[Power-Factor-Correction]回路を通して平滑した電圧である構成(第6の構成)にするとよい。

また、上記第1〜第6いずれかの構成から成るスイッチング電源装置において、前記CR回路部は、互いに並列接続された第2コンデンサと抵抗を含む構成(第7の構成)にするとよい。

また、上記第2の構成から成るスイッチング電源装置において、前記第1ダイオードと前記第2ダイオードは、双方が単一のパッケージに封止されている構成(第8の構成)にするとよい。

また、上記第8の構成から成るスイッチング電源装置において、前記パッケージは、端子部を除いてリードフレームが全面樹脂封止されているフルモールド型である構成(第9の構成)にするとよい。

本明細書中に開示されている発明によれば、サージ電圧を抑制しつつ電力損失を低減することのできる位相制御方式のスイッチング電源装置を提供することが可能となる。

スイッチング電源装置1の第1実施形態を示す回路図

ステップリカバリダイオードの逆回復特性図

スイッチング動作の一例を示すタイミングチャート

時刻t11での動作状態図

時刻t12での動作状態図

時刻t13での動作状態図

時刻t14での動作状態図

時刻t15での動作状態図

スナバ動作波形図(SRD適用なし)

スナバ動作波形図(SRD適用あり)

スイッチング電源装置1の第2実施形態を示す回路図

時刻t14での動作状態図(D動作時)

時刻t15での動作状態図(L動作時)

スナバ動作波形図(D+L追加)

パッケージ100の一構成例を示す模式図

パッケージ100の外観図(表面)

パッケージ100の外観図(裏面)

第3実施形態で実施されるスイッチング制御の一例を示す図

<第1実施形態> 図1は、スイッチング電源装置1の第1実施形態を示す回路図である。第1実施形態のスイッチング電源装置1は、一次回路系1pの直流電源2から入力電圧Vin(例えば800V)の供給を受け、二次回路系1sの負荷3に所望の出力電圧Vout(例えば800V)を出力する絶縁型DC/DCコンバータであり、フルブリッジ回路10と、制御回路20と、絶縁トランス30と、整流回路40と、第1リアクトル50と、第1コンデンサ60と、スナバ回路70と、を有する。

フルブリッジ回路10は、スイッチング素子11〜14と共振コンデンサ15〜18を含む。スイッチング素子11及び12は、フルブリッジ回路10の第1アームとして、直流電源2の正極端(=入力電圧Vinの入力端)と負極端(=一次回路系1pの接地端)との間に直列接続されている。一方、スイッチング素子13及び14は、フルブリッジ回路10の第2アームとして、直流電源2の正極端と負極端との間に直列接続されている。スイッチング素子11及び12相互間の接続ノードは、フルブリッジ回路10の第1出力端に相当し、スイッチング素子13及び14相互間の接続ノードは、フルブリッジ回路10の第2出力端に相当する。

なお、入力電圧Vinが高電圧(例えば、DC600V以上の直流電圧、ないしは、AC400Vの交流電圧を、PFC回路を通して平滑した直流電圧)である場合には、スイッチング素子11〜14として、高耐圧(例えば1200V耐圧)かつ低オン抵抗のSiCデバイス(例えばSiCベースのMOSFET)を用いることが望ましい。このような構成とすることにより、スイッチング電源装置1で高電圧を取り扱う場合であっても、スイッチング素子11〜14の破壊を防ぐとともに、フルブリッジ回路10での電力損失を低減することが可能となる。ただし、入力電圧Vinがそれほど高くない場合には、SiベースのMOSFETやIGBTなどをスイッチング素子11〜14として用いても構わない。

共振コンデンサ15〜18(例えばそれぞれ1nF)は、スイッチング素子11〜14にそれぞれ並列接続されている。このような共振コンデンサ15〜18を設けることにより、共振による電圧変動をより遅くしてソフトターンオフ(ゼロ電圧スイッチング)を実現しやすくすることができるので、フルブリッジ回路10で生じるスイッチング損失及びノイズを劇的に低減することが可能となる。なお、共振コンデンサ15〜18としては、スイッチング素子11〜14に付随する寄生コンデンサを流用しても構わない。

制御回路20は、出力電圧Voutが目標値と一致するように、フルブリッジ回路10を位相制御方式(詳細は後述)で駆動する。なお、制御回路20における出力電圧Voutの監視手法としては、例えば、フォトカプラなどを介して二次回路系1sから一次回路系1pへ出力電圧Voutに応じた帰還信号を返し、これを制御回路20で監視する手法が挙げられる。

絶縁トランス30は、互いに磁気結合された一次巻線31と二次巻線32を含み、一次回路系1pと二次回路系1sとの間を電気的に絶縁しつつ、一次回路系1pから二次回路系1sに電力を伝達する。一次巻線31は、一次回路系1pのフルブリッジ回路10に接続されている。二次巻線32は、二次回路系1sの整流回路40に接続されている。

整流回路40は、整流素子(例えばダイオード)41〜44を含む。整流素子41のアノードと整流素子42のカソードは、二次巻線32の第1端に接続されている。整流素子43のアノードと整流素子44のカソードは、二次巻線32の第2端に接続されている。整流素子41及び43のカソードは、整流回路40の正側出力端に相当する。整流素子42及び44のアノードは、整流回路40の負側出力端に相当する。

なお、入力電圧Vinが高電圧(例えば、DC600V以上の直流電圧、ないしは、AC400Vの交流電圧を、PFC回路を通して平滑した直流電圧)である場合には、それぞれの整流素子41〜44として、高耐圧(例えば1700V耐圧)のSiCデバイス(例えば、SiCベースのショットキーバリアダイオード)を用いることが望ましい。

第1リアクトル50は、第1端が整流回路40の正側出力端に接続されて、第2端が出力電圧Voutの出力端に接続された平滑リアクトル(例えば850μH)である。

第1コンデンサ60は、第1端が出力電圧Voutの出力端に接続されて、第2端が整流回路40の負側出力端に接続された平滑コンデンサ(例えば840μF)である。

このように接続された整流回路40、第1リアクトル50、及び、第2コンデンサ60は、二次巻線32に現れる誘起電圧から出力電圧Voutを生成する全波整流型の整流平滑部として機能する。ただし、整流平滑部の構成は、必ずしもこれに限定されるものではなく、例えば、半波整流型を採用しても構わない。

スナバ回路70は、第1リアクトル50に対して並列に接続されたサージ電圧吸収回路であり、第1ダイオード71と、第2コンデンサ72と、抵抗73と、を含む。

第1ダイオード71は、整流回路40の正側出力端に出力電圧Voutを超えるサージ電圧が現れたときに順バイアス状態となってスナバ回路70を動作させるためのスナバダイオード(例えば1600V耐圧)である。第2コンデンサ72は、サージ電圧によるエネルギーを吸収するためのスナバコンデンサ(例えば0.1μF)である。抵抗73は、サージ電圧によるエネルギーを消費するためのスナバ抵抗(例えば2.5kΩ)である。

第1ダイオード71のアノードは、第1リアクトル50の第1端(=整流回路40の正側出力端)に接続されている。第1ダイオード71のカソードは、第2コンデンサ72の第1端と抵抗73の第1端にそれぞれ接続されている。第2コンデンサ72の第2端と抵抗73の第2端は、いずれも第1リアクトル50の第2端(=出力電圧Voutの出力端)に接続されている。このように、互いに並列接続された第2コンデンサ72と抵抗73は、第1ダイオード71のカソードと第1リアクトル50の第2端との間に接続されたCR回路部として機能する。

上記構成から成るスナバ回路70は、第1ダイオード71としてステップリカバリダイオードが用いられていることを特徴とする。以下では、図2を参照しながら、ステップリカバリダイオードの逆回復特性について説明する。

図2は、第1ダイオード71として用いられるステップリカバリダイオードの逆回復特性図である。本図の横軸は時間tを示しており、縦軸は第1ダイオード71に流れるダイオード電流I71を示している。なお、ダイオード電流I71については、アノードからカソードに向けて流れる順方向電流Ifを正とし、カソードからアノードに向けて流れる逆回復電流Irを負として定義する。

ステップリカバリダイオードは、少数キャリアの寿命(いわゆるキャリアライフタイムτ)が通常のダイオードよりも長く、順方向伝導期間Tf(=順方向電流Ifが流れる期間)に大きな電荷を蓄積することができる。そのため、時刻t1において、ステップリカバリダイオードが順バイアスから逆バイアスに切り替わると、その後、比較的長いリカバリ期間Tr(=時刻t1〜t2)に亘り逆回復電流Irが流れ続ける。

通常のダイオードでは、リカバリ期間Trが長いほど逆回復電流Irが0Aに戻るまでの遷移期間Ttも長くなる。一方、ステップリカバリダイオードでは、リカバリ期間Trと比べて十分に短い遷移期間Tt(=時刻t2〜t3)を呈するようにその素子設計が行われている。

すなわち、ステップリカバリダイオードは、リカバリ期間Trを長くして遷移期間Ttを短くするように設計されており、順バイアスから逆バイアスへの切替時において、比較的大きな逆回復電流Irを比較的長期間に亘って流すことのできるダイオードであると言える。以下では、このようなステップリカバリダイオードを第1ダイオード71として採用することの技術的意義について詳述する。

図3は、スイッチング電源装置1におけるスイッチング動作の一例を示すタイミングチャートであり、上から順に、スイッチング素子11〜14にそれぞれ印加されるゲート・ソース間電圧Vgs11〜Vgs14、スイッチング素子11〜14にそれぞれ流れるドレイン電流Id11〜Id14、整流素子41及び42にそれぞれ印加される逆バイアス電圧V41及びV42、整流素子41及び42にそれぞれ流れるダイオード電流I41及びI42、第1ダイオード71に流れるダイオード電流I71、並びに、絶縁トランス30の二次巻線32に現れる二次側出力電圧V32が描写されている。

なお、ドレイン電流Id11〜Id14については、ドレインからソースに向けて流れる順方向電流を正とし、ソースからドレインに向けて流れる逆方向電流を負として定義している。また、ダイオード電流I41及びI42、並びに、ダイオード電流I71については、アノードからカソードに向けて流れる順方向電流を正とし、カソードからアノードに向けて流れる逆回復電流を負として定義している。また、二次側出力電圧V30については、二次巻線32の第1端が第2端よりも高電位であるときを正とし、二次巻線32の第1端が第2端よりも低電位であるときを負として定義している。

制御回路20にて採用されている位相制御方式では、スイッチング素子11〜14のゲート・ソース間電圧Vgs11〜Vgs14が一定のデューティ比(例えば50%)で駆動される。また、第1アーム側のゲート・ソース間電圧Vgs11と第2アーム側のゲート・ソース間電圧Vgs14、第1アーム側のゲート・ソース間電圧Vgs12と第2アーム側のゲート・ソース間電圧Vgs13の間には、シフト時間Tshift(=位相差)が設けられている。このシフト時間Tshiftを可変制御することにより、絶縁トランス30の二次側出力時間Toutが変化する。従って、この位相制御方式によれば、基本的に、スイッチング周波数fsw(延いてはスイッチング周期Tsw)を一定値に固定したまま、出力電圧Voutの帰還制御を行われる。

また、第1アームのスイッチング動作では、スイッチング素子11及び12がそれぞれ相補的にオン/オフされる。同様に、第2アームのスイッチング動作では、スイッチング素子13及び14がそれぞれ相補的にオン/オフされる。なお、本明細書中の「相補的」という文言は、各アームを形成する上側スイッチと下側スイッチのオン/オフ状態が完全に逆転している場合のみを意味するのではなく、上側スイッチと下側スイッチのオン/オフ遷移タイミングに所定の遅延が与えられている場合(上側スイッチと下側スイッチの同時オフ時間(デッドタイム)Tdが設けられている場合)も含む。この同時オフ時間Tdを設けることにより、両スイッチを介して流れる過大な貫通電流を防止することが可能となる。

以下では、時刻t11〜t15におけるスイッチング電源装置1の動作状態について、図4〜図8を参照しながら具体的に説明する。

図4〜図8は、それぞれ、先出の図3における時刻t11〜t15での動作状態図である。時刻t11では、図4で示したように、スイッチング素子11及び14がオンとなっており、スイッチング素子12及び13がオフとなっている。このとき、一次回路系1pでは、細破線で示した電流経路(直流電源2の正極端→スイッチング素子11→一次巻線31→スイッチング素子14→直流電流2の負極端)を介して一次電流が流れる。また、このとき、二次回路系1sでは、同じく細破線で示した電流経路(二次巻線32の第1端→整流素子41→第1リアクトル50→負荷3→整流素子44→二次巻線32の第2端)を介して二次電流が流れる。

時刻t12では、図5で示したように、スイッチング素子11とスイッチング素子12のオン/オフ状態が入れ替わっている。すなわち、時刻t12では、スイッチング素子12及び14がオンとなっており、スイッチング素子11及び13がオフとなっている。時刻t11と時刻12の間において、スイッチング素子11がまずオフすると、一次回路系1pでは、それまで流れていた一次電流が一次巻線31により維持される。その結果、図5の細破線で示した電流経路(一次巻線31の第2端→スイッチング素子14→スイッチング素子12→一次巻線31の第1端)を介して一次電流が流れる。このとき、スイッチング素子12をオンさせることでソフトターンオンが実現できる。また、このとき、二次回路系1sでは、それまで流れていた二次電流が第1リアクトル50により維持される。その結果、細破線で示した第1電流経路(二次巻線32の第1端→整流素子41→第1リアクトル50→負荷3→整流素子44→二次巻線32の第2端)、及び、細実線で示した第2電流経路(二次巻線32の第2端→整流素子43→第1リアクトル50→負荷3→整流素子42→二次巻線32の第1端)を介して二次電流が流れる。このように、時刻t12では、第1リアクトル50の起電力により整流素子41及び44が順バイアス状態となる。

時刻t13では、図6で示したように、スイッチング素子13とスイッチング素子14のオン/オフ状態が入れ替わっている。すなわち、時刻t13では、スイッチング素子12及び13がオンとなっており、スイッチング素子11及び14がオフとなっている。このとき、一次回路系1pでは、細破線で示した電流経路(直流電源2の正極端→スイッチング素子13→一次巻線31→スイッチング素子12→直流電流2の負極端)を介して一次電流が流れる。すなわち、時刻t11〜t12と比べて、一次巻線31に掛かる電圧と一次電流の向きが逆転する。その結果、二次回路系1sでも二次巻線32に発生する電圧(絶縁トランス30の二次側出力電圧V30)と二次電流の向きが逆転し、それまで順バイアス状態とされていた整流素子41及び44が逆バイアス状態に切り替わる。このとき、整流素子41及び44は、ごく短期間ながら、カソードからアノードに向けて逆回復電流が流れるリカバリ状態(=逆回復状態)となる。

リカバリ状態の整流素子41及び44は、第1リアクトル50と比べて極めて低インピーダンスである。従って、二次回路系1sでは、第1リアクトル50や負荷3を介する通常の電流経路ではなく、細破線で示した第1短絡経路(二次巻線32の第2端→整流素子43→整流素子41→二次巻線32の第1端)、及び、細実線で示した第2短絡経路(二次巻線32の第2端→整流素子44→整流素子42→二次巻線32の第1端)を介して、短絡電流が流れる。

すなわち、時刻t13では、二次巻線32の両端間が瞬間的に短絡した状態となる。従ってこの際、一次回路系1pから二次回路系1sに電流が供給され、それによって一次巻線31に余剰に蓄積されたエネルギーが二次回路系1sに伝送されるが、第1リアクトル50がパルス信号に対して高インピーダンスであることから負荷3にエネルギーを逃がすことができず、整流素子41及び44の両端間に過大なサージ電圧となって現れ、破壊に至るおそれがある。これは、位相制御方式を採用したスイッチング電源装置1の二次回路系1sで特段の対策を講じていない場合、不可避的に生じる課題である。

上記の課題を解決するための手段として、第1実施形態のスイッチング電源装置1は、スナバ回路70を有する。以下では、図7及び図8を参照しながら、時刻t14以降におけるスナバ回路70の動作について詳述する。

整流素子41に逆回復電流が流れて逆バイアス電圧V41が上昇し、出力電圧Voutを上回ると、第1ダイオード71が順バイアス状態となり、スナバ回路70が動作状態となる。その結果、時刻t14では、図7で示したように、細破線で示した電流経路(二次巻線32の第2端→整流素子43→第1ダイオード71→第2コンデンサ72→負荷3→整流素子42→二次巻線32の第1端)を介してスナバ回路70に電流が引き込まれる。その結果、余剰なエネルギーが第2コンデンサ72により吸収されるので、整流素子41の両端間に現れるサージ電圧を抑制することが可能となる。なお、時刻t14では、第1リアクトル50を介する電流経路により、負荷3にも電流が供給される。

ただし、第2コンデンサ72で吸収した電荷を抵抗73で全て消費してしまうと、その消費分はスイッチング電源装置1での電力損失に他ならない。そこで、時刻t15では、図8の細実線で示したように、第1ダイオード71のリカバリ時における逆回復電流として、第2コンデンサ72で吸収した電荷の一部が71→43→32→42→3を介して回生され、一次回路系1pに13→2→12→31を介して還流されている。特に、第1ダイオード71としてステップリカバリダイオードを用いれば、通常のダイオードを用いるよりも大きな逆回復電流を流すことができるので、より多くの電力を回生させることが可能となる。従って、上記の電力損失を抑えることが可能となり、延いては、スイッチング電源装置1の電力変換効率を高めることが可能となる。

図9及び図10は、いずれもスナバ動作波形図であり、それぞれ、上から順に、第1ダイオード71に流れるダイオード電流I71と、整流回路40の正側出力電圧(=整流素子41の逆バイアス電圧V41と整流素子42の逆バイアス電圧V42とを足し合わせた電圧)が描写されている。なお、図10には第1ダイオード71としてステップリカバリダイオードを用いた場合の挙動が示されており、図9には第1ダイオード71としてステップリカバリダイオードを用いていない場合(=通常のダイオードを用いた場合)の挙動が比較参照用として示されている。

両図から明らかなように、第1ダイオード71としてステップリカバリダイオードを用いた場合には、通常のダイオードを用いた場合と比べて、整流回路40の正側出力端に現れるサージ電圧をより効果的に抑制することができる。また、先にも述べたように、第1ダイオード71としてステップリカバリダイオードを用いた場合には、通常のダイオードを用いた場合と比べて、スナバ回路70からより多くの電力を回生させることができる。

すなわち、第1実施形態のスイッチング電源装置1によれば、二次回路系1sのサージ電圧を効果的に抑制しつつ、スナバ回路70での電力損失を低減することが可能となる。

ただし、第1ダイオード71のリカバリ時における逆回復電流が大き過ぎると、スイッチング素子11〜14や整流素子41〜44の破壊を招くおそれがある。特に、フルブリッジ回路10の位相制御条件により、第1ダイオード71のリカバリ期間中に絶縁トランス30の二次側出力電圧V30が0Vになると、第1ダイオード71の逆回復電流が流れているときに、二次側巻線32の両端間が短絡した状態となり、一次回路系1pに過大な電流が還流されてしまうので、スイッチング素子11〜14の破壊を招くおそれがある。以下では、このような懸念を払拭するための創意工夫について、第2実施形態ないし第3実施形態を例に挙げながら詳細に説明する。

<第2実施形態> 図11は、スイッチング電源装置1の第2実施形態を示す回路図である。第2実施形態は、先出の第1実施形態を基礎としつつ、スナバ回路70の構成要素として、第2ダイオード74と第2リアクトル75を追加した点に特徴を有する。そこで、第1実施形態と同様の構成要素については、図1と同一の符号を付すことにより重複した説明を割愛し、以下では、第2実施形態の特徴部分について重点的な説明を行う。

第2ダイオード74は、アノードが第1ダイオード71のカソードに接続されて、カソードが第2コンデンサ72及び抵抗73の各第1端に接続された整流ダイオードである。第2ダイオード74としては、高耐圧(例えば1200V耐圧)でかつ逆回復時間の短いSiCデバイス(例えば、SiCベースのショットキーバリアダイオード)を用いることが望ましい。

第2リアクトル75は、第2ダイオード74に対して並列に接続されたスナバリアクトル(例えば100μH)である。

これらの第2ダイオード74と第2リアクトル75は、第1ダイオード71のリカバリ期間中に絶縁トランス30の二次側出力電圧V30が0Vになった場合であっても、そのときに流れる短絡電流の過度な増大を抑制する働きを持つ。

なお、第2実施形態においても、スイッチング電源装置1のスイッチング動作自体は、第1実施形態のそれと基本的に同一である。そこで、以下では、先出の図3とともに、図12及び図13を参照しながら、スナバ回路70による短絡電流の抑制動作について詳細な説明を行う。

図12及び図13は、それぞれ、先出の図3における時刻t14及びt15での動作状態図である。なお、スナバ回路70の非動作時(時刻t11〜t13)については、先の第1実施形態(図4〜図6)と特に変わるところがないので、重複した説明を割愛する。

整流素子41に逆回復電流が流れて逆バイアス電圧V41が上昇すると、第1ダイオード71が順バイアス状態となり、スナバ回路70が動作状態となる。その結果、時刻t14では、図12で示したように、細破線で示した電流経路(二次巻線32の第2端→整流素子43→第1ダイオード71→第2ダイオード74→第2コンデンサ72→負荷3→整流素子42→二次巻線32の第1端)を介して、スナバ回路70に電流が引き込まれる。すなわち、第2実施形態では、スナバ回路70に電流が流入する際、第2ダイオード74を介して第2コンデンサ72が充電される。従って、第2ダイオード74の導通損失が小さい場合は、先出の第1実施形態(図7)と何ら変わりなく、余剰な電流が第2コンデンサ72により吸収されるので、整流素子41の両端間に現れるサージ電圧を抑制することが可能となる。

一方、スナバ回路70から電力が回生されるときには、第2ダイオード74が逆バイアス状態となる。従って、時刻t15では、図13の細実線で示した電流経路(第2リアクトル75→第1ダイオード71→整流素子43→二次巻線32→整流素子42→負荷3)を介して、第2コンデンサ72が放電される。すなわち、第1ダイオード71に流れる逆回復電流の大きさは、第2リアクトル75のインピーダンス成分により制限される。従って、第1ダイオード71のリカバリ期間中に絶縁トランス30の二次側出力電圧V30が0Vになった場合であっても、そのときに流れる短絡電流の過度な増大を抑制することが可能となる。

図14は、第2実施形態におけるスナバ動作波形図であり、上から順に、第1ダイオード71に流れるダイオード電流I71と、整流回路40の正側出力電圧(=整流素子41の逆バイアス電圧V41と整流素子42の逆バイアス電圧V42とを足し合わせた電圧)が描写されている。本図から分かるように、第2実施形態においても、先出の第1実施形態(図10)と同じく、整流回路40の正側出力端に現れるサージ電圧が効果的に抑制されている。本図は二次巻線32正常動作時のものであるが、第1ダイオード71に流れるダイオード電流I71の逆回復電流の負側ピーク値が図10と比較してわずかに低減していることから、第2リアクトル75の効果が現れていることが分かる。

なお、第2リアクトル75に流れる電流は、時間の経過とともに増大していく。そのため、第2リアクトル75は、第1ダイオード71のリカバリ期間が数μs以内(例えば10μs以下)の範囲(=第2リアクトル75の電流があまり増加しない範囲)において、その電流抑制効果を発揮する。

すなわち、第2リアクトル75は、第1ダイオード71のリカバリ期間中において、二次巻線32の瞬間的な短絡により過大な短絡電流が生じた場合にはこれを効果的に抑制する一方、スイッチング電源装置1の定常動作時には、第1ダイオード71の逆回復電流をほとんど抑制することなく通過させることができる。従って、スイッチング電源装置1の定常動作時には、先の第1実施形態と同じく、スナバ回路70での電力損失を抑えてスイッチング電源装置1の電力変換効率を高めることが可能となる。

なお、第2実施形態のスナバ回路70は、第1ダイオード71と第2ダイオード72を必要とするが、これら2つのダイオードについては、放熱フィンを1つにまとめることができるので双方を単一のパッケージ100に封止することが望ましい。

図15は、第1ダイオード71と第2ダイオード72の双方を封止したパッケージ100の一構成例を示す模式図である。また、図16及び図17は、それぞれ、パッケージ100の外観図(図16は表面側、図17は裏面側)である。

パッケージ100は、3本の端子部101〜103と1つのネジ穴104を有する。第1ダイオード71のアノードは、端子部101に接続されている。第1ダイオード71のカソードと第2ダイオード74のアノードは、いずれも端子部102に接続されている。第2ダイオード74のカソードは、端子部103に接続されている。

このように、第1ダイオード71と第2ダイオード72の双方を単一のパッケージ100に封止することにより、両素子の冷却を一括して行うことができるので、省スペース化に貢献することが可能となる。

なお、パッケージ100は、3本の端子部101〜103を除いてリードフレームが全面樹脂封止されている3ピンのフルモールド型とされている。このように、パッケージ100の表面だけでなく、パッケージ100の裏面も確実に絶縁されているフルモールド型であれば、その放熱性は多少犠牲になるものの、パッケージ100をシャーシやヒートシンクに対して安全にネジ止めすることが可能となる。特に、高電圧を取り扱うスイッチング電源装置1への適用に際しては、パッケージ100の絶縁性を確保することが重要となるので、パッケージ100をフルモールド型とすることが望ましいと言える。なお、入出力電圧の値を鑑みて必要な沿面距離を有するパッケージを選択することが望ましい。

<第3実施形態> 先出の第2実施形態(図11)では、スナバ回路70に第2ダイオード74と第2リアクトル75を追加することにより、第1ダイオード71のリカバリ期間中に生じるおそれのある短絡電流を効果的に抑制することのできる構成を提案した。

一方、以下では、第3実施形態として、先出の第1実施形態(図1)と同様の構成を採用しながら、制御回路20のスイッチング制御を工夫することにより、上記の短絡電流が発生する状況(=第1ダイオード71のリカバリ期間中に絶縁トランス30の二次側出力電圧V30が0Vとなって二次巻線32が瞬間的に短絡してしまう状況)自体を未然に回避することのできる構成を提案する。

図18は、第3実施形態で実施されるスイッチング制御の一例を示す図である。本図には、負荷3の重さ条件に応じた二次側出力時間Toutとスイッチング周波数fswの可変制御例と、各負荷状態でのスイッチング駆動波形(ゲート・ソース間電圧Vgs11〜Vgs14)が描写されている。

第3実施形態のスイッチング電源装置1において、制御回路20は、2種類の動作モード、すなわち、第1モード(MODE1)と第2モード(MODE2)を備えている。

第1モードの制御回路20は、スイッチング周波数fswを定常値fsw0(例えば100kHz)に固定したまま、先述の位相制御により絶縁トランス30の二次側出力時間Toutを負荷3の重さ条件に応じて出力電圧Voutが一定になるように調整する。具体的に述べると、第1モードの制御回路20は、負荷3が重くなるほど二次側出力時間Toutを延長するように、逆に、負荷3が軽くなるほど二次側出力時間Toutを短縮するように、ゲート・ソース間電圧Vgs11及びVgs12とゲート・ソース間電圧Vgs13及びVgs14との位相差を可変制御する。すなわち、第1モードの制御回路20では、先出の第1実施形態と何ら変わるところのない出力帰還制御が行われる。

ただし、二次側出力時間Toutが短くなるほど、第1ダイオード71のリカバリ期間中に絶縁トランス30の二次側出力電圧V30が0Vとなり二次巻線32が短絡しやすくなる。そのため、第1モードにおける二次側出力時間Toutの調整は、二次側出力時間Toutが所定の下限値ToutLを下回らない範囲で実施される。

なお、上記の下限値ToutLは、第1ダイオード71の動作時間(=第1ダイオード71の順方向電流が流れる時間と逆回復電流が流れる時間の和、例えば1μs)よりも長い値(例えば2μs)に設定しておくとよい。

一方、二次側出力時間Toutを下限値ToutLまで短縮してもなお、出力電圧Voutの上昇が続くような軽負荷状態に至ると、制御回路20は、二次側出力時間Toutがこれ以上短くならないように、第1モードから第2モードに切り替わる。

第2モードの制御回路20は、二次側出力時間Toutを下限値ToutLに固定したまま、スイッチング周波数fswを負荷3の重さ条件に応じて調整する。具体的に述べると、第2モードの制御回路20は、負荷3が軽くなるほどスイッチング周波数fswを定常値fsw0から引き下げていくように、ゲート・ソース間電圧Vgs11〜Vgs14の駆動を行う。

図18には、3つの負荷状態RL1〜RL3(負荷3の重さはRL1

負荷状態RL1では、制御回路20が第1モードとなる。このとき、スイッチング周波数fsw1(=1/Tsw1)が定常値fsw0に固定されたまま、二次側出力時間Tout1が負荷3の重さに応じて調整される。従って、絶縁トランス30の出力デューティD1(=Tout1/Tsw1)は、二次側出力時間Tout1に応じた可変値となる。

負荷状態RL2は、第1モードと第2モードの切り替わりポイントに相当する。このとき、スイッチング周波数fsw2(=1/Tsw2)は定常値fsw0となり、二次側出力時間Tout2は下限値ToutLとなる。従って、絶縁トランス30の出力デューティD2(=Tout2/Tsw2)は、出力デューティD1よりも小さい固定値となる。

負荷状態RL3では、制御回路20が第2モードとなる。このとき、二次側出力電圧Vout3が下限値ToutLに固定されたまま、スイッチング周波数fsw3(=1/Tsw3)が負荷3の重さに応じて調整される。従って、絶縁トランス30の出力デューティD3(=Tout3/Tsw3)は、出力D2よりもさらに小さく、スイッチング周波数fsw3に応じた可変値となる。

このように、第3実施形態のスイッチング電源装置1であれば、先の第2実施形態(図11)と異なり、スナバ回路70に第2ダイオード74と第2リアクトル75を追加せずに済むので、回路規模を縮小することが可能となる。

<その他の変形例> なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、例えば、一般産業機器向けやインフラ向けの絶縁DC/DCコンバータに利用することが可能である。

1 スイッチング電源装置 1p 一次回路系 1s 二次回路系 2 直流電源 3 負荷 10 フルブリッジ回路 11〜14 スイッチング素子 15〜18 共振コンデンサ 20 制御回路 30 絶縁トランス 31 一次巻線 32 二次巻線 40 整流回路 41〜44 整流素子 50 第1リアクトル 60 第1コンデンサ 70 スナバ回路 71 第1ダイオード(ステップリカバリダイオード) 72 第2コンデンサ 73 抵抗 74 第2ダイオード 75 第2リアクトル 100 パッケージ 101〜103 端子部 104 ネジ穴