技术领域：

本实用新型涉及电气设备技术领域，特别涉及一种用于特性阻抗测试仪的超快边沿阶跃脉冲发生器。

背景技术：

时域反射计(Time Domain Reflectometer，TDR)是一种重要的时域测试仪器，典型的TDR设备由宽带取样示波器外接高速阶跃脉冲发生器组成，已经广泛应用于PCB、IC、电缆和连接器等测试领域。在线路板行业，TDR是检测PCB走线特性阻抗是否符合设计要求的主要测试设备，通常被称为特性阻抗测试仪。TDR设备最主要的性能指标是系统上升时间Tsys，它代表TDR设备能发现或者感知的最小(即最短)的阻抗不连续距离的能力。系统上升时间(反射上升时间)由阶跃脉冲的上升时间(入射上升时间)和取样门的上升时间(示波器上升时间)共同决定：

$T_{\mathrm{sys}}=\sqrt{T_{\mathrm{incident}}^2+T_{\mathrm{scope}}^2}---\left(1\right)$

其中：Tsys表示TDR反射上升时间，即TDR系统上升时间，也就是示波器实际测量的上升时间；Tincident表示TDR入射上升时间，即阶跃脉冲的上升时间；Tscope表示TDR示波器上升时间。

TDR是通过测量脉冲信号的往返时间来间接测量距离的，可由下式给出：

$L=\frac{1}{2}{V}_p\times T=\frac{1}{2}\frac{c}{\sqrt{{ϵ}_r}}\times T---\left(2\right)$

$V_p=\frac{c}{\sqrt{{ϵ}_r}}---\left(3\right)$

式中：T＝TDR测量时间，L＝距离脉冲发射点的距离，Vp＝电信号在介质中的传输速率，εr＝PCB板材介电常数，c＝真空中的光速

将系统上升时间代入公式(2)，可得到TDR设备最小距离分辨率即最小可测长度为

$L_{\min }=\frac{1}{2}{V}_p\times T=\frac{1}{2}\frac{c}{\sqrt{{ϵ}_r}}\times T_{\mathrm{sys}}---\left(4\right)$

根据信号完整性理论，如果一个电信号从发射到经由阻抗不连续点反射回来的时间间隔小于入射电信号的上升时间，那么这部分的反射信号将会被正在上升的入射信号所湮没，这样TDR也就无法分辨反射信号，也就是说TDR设备无法分辨该阻抗不连续点。所以一个阶跃信号在被测件上传输时能分辨(或称为感知)的最小的阻抗不连续距离为电信号在该阶跃信号的上升时间内在被测件上传输的距离。

在本实用新型实施例中，系统上升时间Tsys小于200ps，得到在本实用新型TDR设备理论最小距离分辨力是

$L_{\mathrm{Min}}=\frac{1}{2}\frac{C\times T_{\mathrm{sys}}}{\sqrt{ϵ}}=\frac{1}{2}\frac{200\mathrm{ps}\times 3\times {10}^{8}m/s}{\sqrt{ϵ}}=\frac{30}{\sqrt{ϵ}}\mathrm{mm}---\left(5\right)$

特性阻抗测试仪在在空气中(ε＝1.0006)可测的最小长度是

特性阻抗测试仪在普通FR4(ε＝4)PCB上可测的最小长度是

$L_{\mathrm{FR}4\min }=\frac{30}{\sqrt{4}}\mathrm{mm}=15\mathrm{mm}---\left(7\right)$

在本实用新型实施例中，Tscope已经测定约为120ps，为使Tsys小于200ps，则要求Tincident小于160ps。

除了上升时间，阶跃脉冲的提前畸变(预冲)也可能会明显影响TDR系统的分辨率，一般要求阶跃脉冲的提前畸变尽可能的小。

入射脉冲的幅度是影响特性阻抗测量精度最重要的参数，幅度越高，测量的信噪比就越高，一般的TDR入射脉冲的幅度都是数百毫伏。

综上分析，基于TDR技术的特性阻抗测试仪要求能够提供一种幅度较高、脉冲畸变较小、上升时间极快的超快边沿阶跃脉冲发生器。

实用新型内容：

本实用新型的目的是针对现有特性阻抗测试要求，提供一种新的能满足TDR入射脉冲信号要求的超快边沿阶跃脉冲发生器，使其上升时间小于160ps、幅度大于500mV、过冲小于10％。

为实现上述目的，本实用新型采用如下技术方案：

本实用新型公开了超快边沿阶跃脉冲发生器，它包括有依次连接的产生时钟激励信号的时钟基准源、产生较快边沿脉冲信号的高速比较器、对较快边沿脉冲信号幅度进行放大和预整形的脉冲幅度调整电路、脉冲上升边沿加速电路和脉冲输出接口，所述脉冲上升边沿加速电路利用阶跃恢复二极管的阶跃恢复效应，对经过幅度调整之后脉冲信号的上升边沿作进一步加速，同时对输出脉冲信号的波形进行整形和幅度控制。

所述时钟基准源与高速比较器连接有用于控制控制脉冲源产生和停止脉冲的模拟开关。

所述高速比较器的输出端连接有延迟芯片。

所述时钟基准源是外部提供的时钟或者是以脉冲源自带的高稳晶振作为时钟。

所述脉冲幅度调整电路包括有放大级电路，放大级电路的两个输入端分别通过传输线连接高速比较器的两个输出端，放大级电路连接恒流源。该差分放大器利用一个电流源来进行偏置，其优点是发射极电流与β和基极的端接电阻的值无关，因此基极的端接电阻的大小不会影响偏置点的稳定性。该恒流源由集成运算放大器U、三极管Q3、电容C1、电阻R13、R14、R15、R16组成。

所述脉冲上升边沿加速电路包括有三极管Q4、阶跃恢复二极管SRD、电阻R19、电容C、瞬态抑制二极管D0、二极管D1、D2、D3、D4，SRD的阴极连接Q4的发射极，SRD的阳极分别连接电阻R19的一端和电容C的一端，电阻R19的另一端连接电源端+Vss，电容C的另一端接地；D1、D2、D3、D4串联在Q4的发射极与脉冲输出接口之间，D0与脉冲输出接口并联。

本实用新型有益效果为：本实用新型由高精度的时钟基准源产生时钟激励信号，时钟激励信号进入脉冲源之后，激励高速比较器产生一个较快边沿的脉冲信号，由脉冲幅度调整电路对较快边沿的脉冲信号的幅度进行放大和预整形，然后进入脉冲上升边沿加速电路，利用阶跃恢复二极管的阶跃恢复效应，对经过幅度调整之后脉冲信号的上升边沿作进一步加速，同时对输出脉冲信号的波形进行整形和幅度控制，以达到特性阻抗测试仪对上升时间和幅度以及过冲的要求，最后由脉冲输出接口进行输出，输出的脉冲上升时间约为150ps、幅度大于500mV、过冲小于10％、预冲可以忽略不计，能发现或者感知较小的阻抗不连续距离。

附图说明：

图1是本实用新型超快边沿阶跃脉冲发生器的原理框图；

图2是本实用新型激励信号源输入电路原理框图；

图3是本实用新型高速比较器及其外围电路原理图；

图4是本实用新型脉冲源的放大级电路原理图；

图5是本实用新型恒流电流源电路原理图；

图6是本实用新型阶跃恢复二极管脉冲上升边沿加速电路原理图；

图7是本实用新型脉冲源的脉冲输出波形。

具体实施方式：

下面结合附图对本实用新型作进一步的说明，见图1所示，超快边沿阶跃脉冲发生器，它包括有依次连接的时钟基准源1、高速比较器3、脉冲幅度调整电路4、脉冲上升边沿加速电路5和脉冲输出接口6。超快边沿阶跃脉冲发生方法，它包括以下步骤：

A、由高精度的时钟基准源1产生时钟激励信号；脉冲源的激励信号来自时钟基准源1，该时钟基准源1可以是外部提供的时钟，也可以是脉冲源上自带的高稳晶振作为时钟输出。在高稳晶振时钟基准的选择上，本实施例是直接从外部引入100KHz的时钟，当然也可以是在板上装一个20M的时钟经过分频而得到100KHz的时钟。

B、时钟激励信号进入脉冲源之后，激励信号激励高速比较器3产生一个较快边沿的脉冲信号；在高速比较器3和时钟输出之间，在这里设计了一个模拟开关2，这样就可以通过面板上的按钮来控制脉冲源，何时产生脉冲。高速比较器3相当于是对脉冲信号进行第一次加速，将激励信号的上升/下降边沿加速整形到纳秒级，输出上升时间在1ns左右，幅度为800mV的方波信号。高速比较器3产生脉冲信号的同时进行时间延迟，以便在延迟时间之后通知取样头进行取样以完成等效采样。

C、对较快边沿的脉冲信号的幅度进行放大和预整形；高速比较器3输出的方波信号将进入脉冲幅度调整电路4，对脉冲的幅度进行放大和预整形，将其幅度放大为3.5V。

D、经过了幅度调整之后的脉冲信号将进入脉冲边沿加速电路，利用阶跃恢复二极管的阶跃恢复效应，对经过幅度调整之后脉冲信号的上升边沿作进一步加速，同时利用肖特基二极管对输出脉冲信号的波形进行整形和幅度控制，以达到特性阻抗测试仪对上升时间和幅度以及过冲的要求，最后由射频连接器SMA接头作为脉冲输出接口6进行输出。输出的脉冲上升时间为150ps、幅度大于500mV、过冲小于10％、预冲小、分辨率高，能发现或者感知较小的阻抗不连续距离。

见图2所示，如果脉冲源的激励信号来自外部时钟，那么可以利用脉冲源板上的SMA接头通过同轴电缆与时钟输出的设备相连。同时，该脉冲源在设计上也考虑到了可以利用自带时钟的方式来获得脉冲源的激励信号。本实施例选用的晶振是温度补偿晶体振荡器TCXO，温度补偿晶体振荡器连接隔离保护电路的输入端，隔离保护电路的输出端连接模拟开关2，模拟开关2再连接到高速比较器3。由于温度补偿晶体振荡器以通过其温度传感器来调整晶振的输出频率，所以它的频率输出的稳定性和精确性更高，性能比普通的晶振的性能高出20倍。

信号在准备进入高速比较器3之前，还得通过一个模拟开关2。该模拟开关2的作用是控制脉冲源何时产生脉冲。当需要进行测量时，便可以通过面板上面的按钮或者脚踏板开关使模拟开关2导通，让脉冲源输出脉冲，当不需要测量时，则可以将模拟开关2断开，让脉冲源停止输出脉冲。

图3为高速比较器3及其外围电路原理图，高速比较器3的作用主要是对信号边沿进行一次加速，将激励信号的上升/下降边沿加速整形到纳秒级。由于后继电路都是使用的是PECL电平，且PECL的端接电压为+1.3V，所以在输出线上分别加上端接电阻R1和R2。根据TDR整机方案，需脉冲源在发出脉冲的同时去通知延迟芯片7，告知延迟芯片7脉冲已经发出，延迟芯片7再根据现场可编程门阵列预设的延迟时间做一定的时间延迟，以便在延迟时间之后通知取样头进行取样以完成等效采样。所以，从高速比较器3输出的脉冲信号要分成两路：一路将直接进入后一级电路作为后一级再加速模块的触发电路，另一路则作为延迟芯片7的触发信号去触发延时。由于信号上升时间很快，抖动很小，可以为取样门提供低抖动的高速触发信号。由于高速比较器3的输出电阻为50Ω，所以为了保证信号传输质量，减小信号反射带来的振铃，避免误触发，在传输线上要加入一些端接电阻R3、R4、R5和R6来做阻抗匹配，使信号在前向通路上保持阻抗恒定。

图4为脉冲源的放大级电路原理图。由于从高速比较器3出来的脉冲信号是PECL电平，高电平为2.2V～2.49V，低电平为1.35V～1.76V，其压差为800mV左右，这样的压差无法让阶跃恢复二极管SRD获得反向电流，以致无法在后继电路中使后面的脉冲边沿加速模块——阶跃恢复二极管产生快速阶跃，因此需要对该信号进行放大。由于高速比较器3的输出的信号是PECL电平，是差分信号，同时也为了抑制由于温度变化所带来的电压漂移，所以将放大级设计成了差分放大器的形式。由于放大级的输入信号是高速差分信号，所以就要在信号入口处利用R7、R8和RD组成了π型端接，让信号波被端接电阻所吸收，而不会反射回源端造成振铃。

脉冲幅度调整电路4包括有放大级电路，放大级电路由三极管Q1、Q2和连接在Q1、Q2之间的电阻R9、R10、R11、R12组成，放大级电路的两个输入端分别通过传输线连接高速比较器3的两个输出端，放大级电路连接电流源，放大级电路的两个信号输入端之间连接有电阻RD，两个信号输入端与接地端之间分别连接有电阻R7、R8，R7、R8和RD组成了π型端接。图5为恒流电流源电路原理图，该差分放大器是利用一个电流源来进行偏置的。利用恒流源来进行偏置的优点是发射极电流与β和基极的端接电阻的值无关，因此基极的端接电阻的大小不会影响偏置点的稳定性。该恒流源由集成运算放大器U、三极管Q3、电容C1、电阻R13、R14、R15、R16组成，由于集成运放具有温度漂移小，开环增益大等优点，所以，利用集成运放组成的恒流源能大大降低噪声并显著提高温度性能，同时集成运放共模抑制比高，对因输入电压波动而引起的电流纹波有很显著的抑制作用。其中可以调节R16来改变电流源电流的大小，利用C1用来进行相位补偿。

图6为阶跃恢复二极管脉冲边沿加速电路原理图，脉冲经过放大级电路的放大之后，成为了电压幅度差为3.5V，边沿上升时间为纳秒级的脉冲信号。接下来，就需要将这个脉冲信号整形成为幅度大于500mV，边沿上升时间为150ps的快速阶跃脉冲信号。见图6所示，脉冲上升边沿加速电路5包括有三极管Q4、阶跃恢复二极管SRD、电阻R0、R17、R18、R19、电容C、瞬态抑制二极管D0、二极管D1、D2、D3、D4，SRD的阴极连接Q4的发射极，SRD的阳极分别连接电阻R19的一端和电容C的一端，电阻R19的另一端连接电源端+Vss，电容C的另一端接地；D1、D2、D3、D4串联在Q4的发射极与脉冲输出接口6之间，D0与脉冲输出接口6并联。在脉冲信号为低电平时，阶跃恢复二极管SRD正向导通，电阻R18、R19和+Vss组成了对SRD的直流偏置。这时候调节R2和R3的大小可以保证在低电平时二极管D1～D4上没有电流流过，这样也就保证了SMA接头的输出为0电平。当脉冲信号转换为高电平时，由于SRD开始反向导通进入SRD的存储时间，A点电压仍然不会显著升高，二极管D1、D2、D3、D4上仍然没有电流流过。为了缩短SRD的存储时间，需要增大反向电流，但是如果将SRD前端的阻抗减小，即减小R18又会导致对SRD的正向偏置发生改变，这样会增加设计难度。所以，在电路设计上就在SRD前端的节点B加上了一个旁路电容C，反向电流就可以通过该电容流到接地端上，这样既减小的方向通路上的阻抗，又可以保证SRD的正向偏置不受改变。当存储时间结束之后，SRD立即截止，此时A点电压也就迅速升高，产生了一个快速阶跃脉冲。这时，二极管D1、D2、D3、D4也开始导通，SMA接头便输出一个快边沿的阶跃脉冲信号。调节R17和R18以及R19的大小，除了可以调节SRD的正向偏置外，还可以调节脉冲输出幅度的大小，以及波形的过冲和上升时间。

普通二极管的结电容太大，一般在几十甚至上百pF，无法很好的对该阶跃信号进行衰减，所以要利用结电容很小的肖特基二极管来对输出脉冲进行脉冲底部整形。由于肖特基二极管的反向击穿电压为30V，SRD的击穿电压是40V，为了防止静电尖脉冲从SMA接头进入对元件造成损坏，所以在SMA接头出并接了一个瞬态抑制二极管D0，可以在静电尖脉冲来临时，把这部分能量短接到地，以保护脉冲源的电路元件。

图7是本实用新型脉冲源的脉冲输出波形，本实用新型的发生器电路，经过了相关测试之后，其脉冲源的脉冲输出的波形幅度为673.82mV，上升时间为153.70ps，仅有7.67％的过冲，几乎没有预冲，完全可以达到特性阻抗测试对激励脉冲的要求。

以上所述仅是本实用新型的较佳实施例，故凡依本实用新型专利申请范围所述的构造、特征及原理所做的等效变化或修饰，均包括于本实用新型专利申请范围内。