技术领域
[0001] 本实用新型雷达数字接收系统领域，具体涉及一种基于
阶跃恢复二极管的雷达时钟倍频器。
背景技术
[0002] 近几十年来，我国军用、民用雷达都得以高速发展，大量的先进雷达也得以大规模部署。
[0003] 随着数字化时代的到来，雷达数字接收机已经取代了技术老旧的模拟
信号处理系统，雷达数字接收机主要由高速数字
采样、数字解调、平滑滤波、
脉冲压缩等几部分组成。雷达数字接收机相对于模拟接收机有集成度高、易于调试、抗干扰性好等优点，但数字接收机所有工作及其性能均依赖于数字系统时钟及其
质量。雷达
时钟信号的质量、
稳定性、可靠性将严重影响雷达对目标探测输出产品的质量及整个雷达系统工作的稳定性。由于雷达的信号
频率、带宽等限制，一般要求时钟频率较高以满足较高的采样率。在现有的大多数雷达中，一般采取晶振输出较低频率时钟，再通过倍频器倍频输出高频时钟信号。
[0004] 现有雷达系统的时钟信号输出方案一：
[0005] 采用
锁相环锁相倍频输出，其主要结构
框图如图1所示。
[0006]
锁相环倍频法是目前雷达系统时钟倍频最常用的方法之一，锁相环是一个闭环的
跟踪系统，其主要结构由压控
振荡器(简称VCO)、
相位比较器(又叫鉴相器，简称PD)、低通环路
滤波器(简称LF)和
分频器组成；
[0007] 在锁相环中，相位比较器比较基准信号Ui(t)与
输出信号Uo(t)的N分频之间的相位偏差Φe(t)，并由此产生误差信号Ud(t)，Ud(t)经过低通
环路滤波器平滑滤波，以改善环路的稳定性和跟踪性能，滤除高频成分后输出控制
电压Uc(t)，VCO为
电压控制振荡器，产生本地振荡频率，其频率可根据Uc(t)的控制产生相应的偏移，从而达到跟踪基准频率并输出基准频率的N倍频Uo(t)的功能。
[0009] 1)系统复杂，不易调试；
[0010] 2)稳定性差，容易收外界环境影响；
[0011] 3)成本高；
[0013] 现有雷达系统的时钟信号输出方案二：
[0014] 采用乘法器倍频法，在已有的时钟倍频方法里，乘法器倍频也是比较常见的，其主要结构框图如图2所示。
[0015] 该方案当中，通过晶振产生一个基准频率Fr，并将其功分两路得到Fr1和Fr2后分别送入乘法器的两个输入端，乘法器输出将得到Fr1+Fr2和Fr1-Fr2的两个边带信号，将乘法器输出信号经过一
高通滤波器滤除下边带信号后得到较为纯净的Fr1+Fr2信号，由于Fr1＝Fr2，所以高通滤波器输出信号频率即为基准频率的两倍。由此，多级乘法器级联便可得到基准频率的任意整数倍频率，乘法器级联结构如图3所示。
[0016] 方案二存在着以下缺陷：
[0017] 1)系统复杂，信号质量恶化，
[0018] 2)成本高；
[0019] 3)应用灵活性差。实用新型内容
[0020] 本实用新型的目的就在于为了解决上述问题而提供一种基于阶跃恢复二极管的雷达时钟倍频器。
[0021] 本实用新型通过以下技术方案来实现上述目的：
[0022] 一种基于阶跃恢复二极管的雷达时钟倍频器，包括偏置
电路、阶跃管脉冲发生器、放大电路和
带通滤波电路，所述
偏置电路的信号输入端作为整个雷达时钟倍频器的信号输入端，所述偏置电路的信号输出端与所述阶跃管脉冲发生器的信号输入端连接，所述阶跃管脉冲发生器的信号输出端与所述放大电路的信号输入端连接，所述放大电路的信号输出端与所述带通滤波电路的信号输入端连接，所述带通滤波电路的信号输出端作为整个雷达时钟倍频器的信号输出端。
[0023] 具体地，所述偏置电路包括隔直电容和第一高频扼流圈，所述隔直电容的一端作为所述偏置电路的信号输入端，所述隔直电容的另一端与所述第一高频扼流圈的一端连接并作为所述偏置电路的信号输出端，所述第一高频扼流圈的另一端接地。
[0024] 具体地，所述阶跃管脉冲发生器包括阶跃恢复二极管、激励电感和调谐电容，所述激励电感的一端与所述调谐电容的一端连接并作为所述阶跃管脉冲发生器的信号输入端，所述激励电感的另一端与阶跃恢复二极管的正极连接并作为所述阶跃管脉冲发生器的信号输出端，所述阶跃恢复二极管的负极与所述调谐电容的另一端连接并接地。
[0025] 具体地，所述放大电路包括
放大器、偏置
电阻、第二高频扼流圈和电源退耦电容、耦合输出电容，所述放大器的型号为PSA4-5043+，所述放大器的第三管脚作为所述放大电路的信号输入端，所述放大器的第二管脚和第四管脚均接地，所述放大器的第一管脚同时与所述第二高频扼流圈的一端和所述耦合输出电容的一端连接，所述耦合输出电容的另一端作为所述放大电路的信号输出端，所述第二高频扼流圈的另一端与所述偏置电阻的一端连接，所述偏置电阻的另一端与所述电源退耦电容的一端连接后接入电源，所述电源退耦电容的另一端接地。
[0026] 具体地，所述带通滤波电路由两级5阶LC谐振
带通滤波器级联而成。
[0027] 本实用新型的有益效果在于：
[0028] 本实用新型提高了时钟信号质量，提高了雷达数字接收机
信号处理性能，降低了
硬件成本，增强了系统稳定性与抗干扰性能，降低系统调试难度。
附图说明
[0029] 图1是
现有技术中锁相环倍频器的结构框图；
[0030] 图2是现有技术中乘法器倍频器的结构框图；
[0031] 图3是多级乘法器级联的原理框图；
[0032] 图4是本实用新型所述基于阶跃恢复二极管的雷达时钟倍频器的结构框图；
[0033] 图5是本实用新型所述偏置电路的电路原理图；
[0034] 图6是本实用新型所述阶跃管脉冲发生器的电路原理图；
[0035] 图7是本实用新型所述放大电路的电路原理图。
具体实施方式
[0036] 下面结合附图对本实用新型作进一步说明：
[0037] 如图4所示，本实用新型包括偏置电路、阶跃管脉冲发生器、放大电路和带通滤波电路，偏置电路的信号输入端作为整个雷达时钟倍频器的信号输入端，偏置电路的信号输出端与阶跃管脉冲发生器的信号输入端连接，阶跃管脉冲发生器的信号输出端与放大电路的信号输入端连接，放大电路的信号输出端与带通滤波电路的信号输入端连接，带通滤波电路的信号输出端作为整个雷达时钟倍频器的信号输出端。
[0038] 偏置电路为阶跃管脉冲发生器提供合适的偏置电压，48MHz基准信号经过偏置电路后，进入阶跃管脉冲发生器，利用阶跃管脉冲发生器中阶跃恢复二极管SRD的强非线性特性产生丰富的高次谐波，经过放大电路和带通滤波电路选出所需要的谐波频率即可。
[0039] 如图5所示，偏置电路包括隔直电容C1和第一高频扼流圈L1，隔直电容C1的一端作为偏置电路的信号输入端，隔直电容C1的另一端与第一高频扼流圈L1的一端连接并作为偏置电路的信号输出端，第一高频扼流圈L1的另一端接地。
[0040] 由于阶跃恢复二极管SRD利用夹断后的反向恢复
电流的快速突变产生丰富的谐波，因此需要偏置网络为二极管提供一个合适的
偏压，以便SRD恰好在负电流最大的瞬间产生电流阶跃，以得到最大的电流阶跃值。
[0041] 本设计采用自给零偏置电压，第一高频扼流圈L1可防止高频成分分流到地网络，隔直电容C1用于阻断基准频率源与偏置网络的直流通路。
[0042] 如图6所示，阶跃管脉冲发生器包括阶跃恢复二极管SRD、激励电感L2和调谐电容C2，激励电感L2的一端与调谐电容C2的一端连接并作为阶跃管脉冲发生器的信号输入端，激励电感L2的另一端与阶跃恢复二极管SRD的正极连接并作为阶跃管脉冲发生器的信号输出端，阶跃恢复二极管SRD的负极与调谐电容C2的另一端连接并接地。
[0043] 激励电感L2用于存储和释放
能量，调谐电容C2使激励电感L2在输入频率上失谐，并对输出频率以外的其它谐波构成旁路。阶跃恢复二极管SRD在
PN结边界处具有陡峭的杂质分布区，从而形成“自助
电场”。由于PN结在正向偏压下，以少数载流子导电，并在PN结附近具有电荷存贮效应，使其反向电流需要经历一个“存贮时间”后才能降至最小值。阶跃恢复二极管SRD的“自助电场”缩短了存贮时间,使反向电流快速截止。当处于导通状态的二极管突然加上反向电压时，瞬间反向电流立即达到最大值，并维持一定的时间ts，接着又立即恢复到零。阶跃恢复二极管SRD在正向电压偏置下呈现低阻抗导通状态，在反向电压偏置下二极管阻抗很高，并几乎不随偏压变化。如果对阶跃恢复二极管SRD施加
正弦波激励，因为该二极管关断时间极短，能对输出
波形急骤的夹断，因此它相当于一个脉冲发生器，能够产生含有丰富谐波成分的窄脉冲。
[0044] 如图7所示，放大电路包括放大器U、偏置电阻R、第二高频扼流圈L3和电源退耦电容C4、耦合输出电容C3，放大器U的型号为PSA4-5043+，放大器U的第三管脚作为放大电路的信号输入端，放大器U的第二管脚和第四管脚均接地，放大器U的第一管脚同时与第二高频扼流圈L3的一端和耦合输出电容C3的一端连接，耦合输出电容C3的另一端作为放大电路的信号输出端，第二高频扼流圈L3的另一端与偏置电阻R的一端连接，偏置电阻R的另一端与电源退耦电容C4的一端连接后接入电源，电源退耦电容C4的另一端接地。
[0045] 由于脉冲发生器输出谐波信号比较丰富，因此输出信号能量比较分散，为了满足数字接收机对时钟信号的功率要求，需要一放大电路对谐波信号进行功率放大。本设计放大电路采用mini电路公司生产的PSA4-5043+低噪声放大芯片，该芯片50Ω阻抗，工作
频率范围50MHz～4GHz，最大输入23dBm不超过5分钟，最大持续输入功率17dBm，3.3V供电，500MHz最大增益21.2dBm，噪声系数最大0.66。
[0046] 偏置电阻R为放大器U提供直流偏置电流，第二高频扼流圈L3可防止偏置电阻R对谐波信号的分流作用。电源退耦电容C4用于
净化电源。第二高频扼流圈L3、偏置电阻R、电源退耦电容C4的安装
位置应该尽量靠近放大器U的1脚(输出引脚)。耦合输出电容C3用于将放大后的高频谐波信号耦合输出。
[0047] 带通滤波电路由两级5阶LC谐振带通滤波器级联而成。
[0048] 本实用新型基于阶跃恢复二极管SRD的雷达时钟倍频器，降低了成本、提高了雷达数字接收机信号处理性能，输入基准频率48MHz，倍频数为5倍，输出240MHz，该倍频器输出时钟信号性能优异，满足数字接收机对时钟的性能要求。
[0049] 以上仅为本实用新型的较佳
实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何
修改、等同替换和改进等，均应包含在本实用新型的保护范围内。
