技术领域
[0001] 本
发明涉及
电子技术领域,尤其涉及一种平衡馈电采样接收机。
背景技术
[0002] 超宽带雷达和通信系统在现今社会中应用极为广泛,例如路面探测、
桥梁内部
钢筋探测、地球物理勘探、液体平面感应、未爆炸武器的探测和分类、矿藏勘探、
建筑物内部短射程通信等。超宽带脉冲由于具有极窄的
脉冲持续时间,可以有效免疫外界干扰,提高
信号传输速率,使得超宽带雷达探测拥有很高的探测
精度和距离
分辨率。因此,越来越多的雷达系统都采用脉冲形式传输信息。对于宽频带的脉冲发射信号,接收机在实时采集回波信号时,要使用高速的A/D转换芯片,使得系统造价偏高,且发射信号频带过高时,现今市场上的高速A/D也很难满足应用需求。所以大量的超宽带系统中采用等效采样接收机采集雷达回波信号,以降低对数据转换速率的需求。
[0003] 在实现本发明的过程中,
申请人发现
现有技术中等效采样接收机主要分为单端采样和平衡采样形式,单端采样接收机的动态范围较小,且与常用的偶极子天线不能直接相连,易在天线馈电点和接收机输入端之间产生反射信号,影响超宽带雷达系统的探测效果。
发明内容
[0004] (一)要解决的技术问题
[0005] 鉴于上述技术问题,本发明提供了一种平衡馈电采样接收机,以尽可能提高采样带宽,完整重构采样回波信号。
[0006] (二)技术方案
[0007] 本发明平衡馈电采样接收机包括:采样脉冲信号发生
电路,用于对双端驱动脉冲信号进行整形产生一对平衡的皮秒级的采样脉冲信号;采样积分保持电路,其前端电性连接至采样脉冲信号发生电路和待采样脉冲信号输入端,用于利用平衡的皮秒级的采样脉冲信号对待采样脉冲信号进行
下采样,降频重构待采样脉冲信号基带
波形;以及差分放大电路,其前端电性连接至采样积分保持电路,用于对重构的待采样脉冲信号基带波形进行差分放大处理,获得在在时间域上被展宽的低频基带信号。
[0008] (三)有益效果
[0009] 本发明超宽带平衡馈电采样接收机利用阶跃恢复
二极管构成的采样脉冲信号发生电路产生一对平衡的皮秒级的采样高斯窄脉冲信号,给采样积分保持电路提供所需的采样脉冲信号;在采样积分保持电路中,采用集成采样
门芯片、采样积分电容和
缓冲器保持电路构成的平衡采样积分保持电路对待采样脉冲信号进行下采样,再送入差分放大电路进行信号放大,实现对待采样脉冲信号的完整重构和提取,获得其在时间域上被展宽的低频基带信号,降低对A/D转换芯片的性能需求,节省成本。该发明的接收机结构简单、性能优良,易于小型化集成,能完整重构待采样脉冲信号,采样带宽高且可调,满足超宽带雷达系统的应用需求。
附图说明
[0010] 图1为根据本发明
实施例平衡馈电采样接收机的结构示意图;
[0011] 图2为图1所示平衡馈电采样接收机中驱动信号产生电路和采样脉冲信号发生电路的电路图;
[0012] 图3为图1所示平衡馈电采样接收机中采样积分保持放大电路的电路图。
具体实施方式
[0013] 为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。需要说明的是,在附图或
说明书描述中,相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式,为所属技术领域中普通技术人员所知的形式。另外,虽然本文可提供包含特定值的参数的示范,但应了解,参数无需确切等于相应的值,而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语,例如“上”、“下”、“前”、“后”、“左”、“右”等,仅是参考附图的方向。因此,使用的方向用语是用来说明并非用来限制本发明的保护范围。
[0014] 本发明采用射频
三极管、
阶跃恢复二极管组成采样脉冲信号发生电路,利用集成采样门芯片、采样积分电容和缓冲器保持电路构成平衡采样积分保持电路,使用集成的
差分放大器构成差分放大电路,对待采样脉冲信号进行下采样,能完整重构待采样脉冲信号,采样带宽高且可调,降低对A/D转换芯片的性能需求,节省成本,能满足超宽带雷达系统的应用需求。
[0015] 在本发明的一个示例性实施例中,提供了一种平衡馈电采样接收机。图1为根据本发明实施例平衡馈电采样接收机的结构示意图。
[0016] 本实施例中,采用一脉冲信号发生器来模拟产生待采样脉冲信号。该脉冲信号发生器产生幅度为±0.7V,脉冲宽度为1ns,信号重复
频率为500kHz的一对对称的正极性待采样脉冲信号和负极性待采样脉冲信号。
[0017] 本发明并不以此为限,该待采样脉冲信号还可以为一对
相位相反的正弦信号,三
角波信号或者方波信号,也可以为周期性雷达回波信号,该待采样脉冲信号的幅度可以介于±0.1V~±1.5V之间,脉冲宽度可以介于500ps~1us之间,信号重复频率可以介于100KHz~2MHz之间。
[0018] 请参照图1、图2和图3,本实施例平衡馈电采样接收机包括:触发信号产生电路,用于产生单端触发信号;驱动信号产生电路,其前端电性连接至触发信号产生电路,用于利用输入的单端触发信号产生双端驱动脉冲信号;采样脉冲信号发生电路,其前端电性连接至驱动信号产生电路,用于对双端驱动脉冲信号进行整形产生平衡的皮秒级的采样脉冲信号;采样积分保持电路,其前端电性连接至采样脉冲信号发生电路和待采样脉冲信号输入端,用于利用平衡的皮秒级的采样脉冲信号对待采样脉冲信号进行下采样,降频重构待采样脉冲信号基带波形;以及差分放大电路,其前端电性连接至采样积分保持电路,用于对重构的待采样脉冲信号基带波形进行差分放大处理,获得在在时间域上被展宽的低频基带信号。
[0019] 以下分别对本实施例平衡馈电采样接收机的各个组成部分进行详细说明。
[0020] 1、触发信号产生电路
[0021] 本实施例中,触发信号产生电路为一方波发生器,其产生幅度为5V,脉冲宽度为30ns,信号重复频率为500kHz的方波信号。
[0022] 本发明并不以此为限,该触发信号的幅度可以介于3V~10V之间,脉冲宽度可以介于10ns~100ns之间,信号重复频率可以介于100KHz~2MHz之间。
[0023] 此外,本发明中也可以不包含该单端触发信号产生电路,而直接由外界输入满足上述条件的一单端触发信号,同样可以实现本发明。
[0024] 2、驱动信号产生电路
[0025] 图2为图1所示平衡馈电采样接收机中驱动信号产生电路和采样脉冲信号发生电路的原理图。请参照图2,该驱动信号产生电路包括:射频三极管
开关电路和充放电电路。其中:
[0026] 射频三极管开关电路,其中,射频三极管Q1(BFG35)的基极连接至单端触发信号输入端,集
电极通过第一
电阻R1连接至电源正极+VCC,发射极通过第二电阻R2连接至电源负极-VCC;
[0027] 充放电电路,包括:第一充放电电容C1,其第一端电性连接至射频三极管Q1的集电极;第二充放电电容C2,其第一端电性连接至射频三极管Q1的发射极;
[0028] 该驱动信号产生电路产生的双端驱动脉冲信号由第一充放电电容C1的第二端和第二充放电电容C2的第二端输出。
[0029] 该驱动信号产生电路中,射频三极管Q1有快速导通和闭合的功能,结合充放电电路,对基极输入的单端触发信号进行整形,从而在集电极和发射极分别产生边沿快的负极性驱动脉冲信号和正极性驱动脉冲信号。
[0030] 驱动信号产生电路输出的双端驱动脉冲信号幅度可以介于±10V~±15V之间,脉冲宽度可以介于10ns~80ns之间,脉冲重复频率可以介于100KHz~2MHz之间。
[0031] 此外,本发明中也可以不包含该驱动信号产生电路,而直接由外界输入一满足上述条件的双端驱动脉冲信号,同样可以实现本发明。
[0032] 3、采样脉冲信号发生电路
[0033] 请参照图2,该采样脉冲信号发生电路包括:阶跃恢复二极管脉冲形成电路和耦合电路模
块。其中:
[0034] 阶跃恢复二极管脉冲形成电路包括:第一阶跃恢复二极管(SRD)D1,其正极端连接至双端驱动脉冲信号其中之一的负极性驱动脉冲信号输入端,并通过第三电阻R3连接至电源正极+VCC;其负极端连接至双端驱动脉冲信号其中另一的正极性驱动脉冲信号输入端,并通过第四电阻(R4)连接至电源负极-VCC;第二阶跃恢复二极管(SRD)D2,其正极端通过第三耦合电容C3连接至第一阶跃恢复二极管D1的正极端,并通过第五电阻R5连接至电源正极+VCC;第三阶跃恢复二极管(SRD)D3,其负极端通过第四耦合电容C4连接至第一阶跃恢复二极管D1的负极端,并通过第七电阻R7连接至电源负极-VCC;其中,第二阶跃恢复二极管D2的负极端和第三阶跃恢复二极管D3的正极端之间
串联第六电阻R6。
[0035] 耦合电路模块包括:第五耦合电容C5,其第一端连接至第二阶跃恢复二极管D2的负极端,其第二端作为采样脉冲信号的负脉冲输出端;第六耦合电容C6,其第一端连接至第三阶跃恢复二极管D3的正极端,其第二端作为采样脉冲信号的正脉冲输出端。
[0036] 对于阶跃恢复二极管脉冲形成电路中的第一阶跃恢复二极管D1、第二阶跃恢复二极管D2和第三阶跃恢复二极管D3而言,在
正向偏置状态下,阶跃恢复二极管处于导通状态,电荷存储于阶跃恢复二极管的
PN结附近,在驱动脉冲信号到来时,存储的电荷被不断提取,直到电荷被提取完毕,阶跃恢复二极管由导通状态变为截止状态,产生阶跃特性效应,对负极性驱动脉冲信号和正极性驱动脉冲信号的边沿进行整形,产生一对平衡的皮秒级的采样高斯窄脉冲信号;其中,第一阶跃恢复二极管D1对平衡的正极性和负极性驱动脉冲信号的前沿进行整形,第二阶跃恢复二极管D2对负极性驱动脉冲信号的后沿进行整形,第三阶跃恢复二极管D3对正极性驱动脉冲信号的后沿进行整形,该平衡的皮秒级的采样高斯窄脉冲信号前沿和后沿均由阶跃恢复二极管的阶跃时间决定。
[0037] 5、采样积分保持电路
[0038] 图3为图1所示平衡馈电采样接收机中采样积分保持放大电路的原理图。请参照图3,该采样积分保持电路包括:采样门电路、积分保持电路和缓冲器电路。其中:
[0039] 采样门电路,包括:第一采样集成管Q2,其上端连接至正极偏置
电压+bias voltage(+5V),同时连接至采样脉冲信号的负脉冲输出端,其下端连接至负极偏置电压-bias voltage(-5V),同时连接至采样脉冲信号的正脉冲输出端,其左端连接至待采样脉冲信号的负极性信号输出端,其右端连接至第九电阻R9的第一端;第二采样集成管Q3,其上端连接至正极偏置电压+bias voltage,同时连接至采样脉冲信号的负脉冲输出端,其下端连接至负极偏置电压-bias voltage,同时连接至采样脉冲信号的正脉冲输出端,其左端连接至待采样脉冲信号的正极性信号输出端,其右端连接至第十一电阻R11的第一端;
[0040] 积分保持电路,包括:并联的第八采样积分电容C8和第十电阻R10,其第一端均通过第九电阻R9连接至第一采样集成管Q2的右端,其第二端均连接至地;并联的第九采样积分电容C9和第十二电阻R12,其第一端均通过第十一电阻R11连接至第二采样集成管Q3的右端,其第二端均连接至地;
[0041] 缓冲器电路,包括:双路
运算放大器U1,其第二路运算放大器U1B的同向输入端(引脚5)连接至第八采样积分电容C8的第一端,反向输入端(引脚6)连接至运算放大器U1B的输出端(引脚7),输出端连接至第十电容C10的第一端;其第一路运算放大器U1A的同向输入端(引脚3)连接至第九采样积分电容C9的第一端,反向输入端(引脚2)连接至运算放大器U1A的输出端(引脚1),输出端连接至第十一电容C11的第一端,双路运算放大器U1的引脚8连接至电源正极+VCC,引脚4连接至电源负极-VCC;
[0042] 该采样积分保持电路,采样管在偏置电压和采样高斯窄脉冲信号的共同作用下,由截止状态变为导通状态,采样积分电容对待采样脉冲信号进行采样和积分,实现对信号的累积;采样积分电容上的信号经过缓冲器的保持作用,得到经下采样降频重构的待采样脉冲信号的基带信号。
[0043] 6、差分放大电路
[0044] 请参照图3,该差分放大电路包括:滤波匹配电路和
差分放大器(U2),其中:
[0045] 滤波匹配电路,包括:第十滤波电容C10,其第一端连接至第二路运算放大器U1B的输出端(引脚7),其第二端连接至差分运算放大器U2的反向输入端(引脚2),第十三电阻R13的第一端连接至第十滤波电容C10的第二端,其第二端连接至地;第十一滤波电容C11,其第一端连接至第一路运算放大器U1A的输出端(引脚1),其第二端连接至差分运算放大器U2的同向输入端(引脚3),第十四电阻R14的第一端连接至第十一滤波电容C11的第二端,其第二端连接至地;
[0046] 差分放大器U2,其连接关系如下:反向输入端连接至第十滤波电容C10的第二端;同向输入端连接至第十一滤波电容C11的第二端;引脚1和引脚8通过第十五电阻R15连接;
引脚7连接至电源正极+VCC;引脚4连接至电源负极-VCC;引脚5连接至地;引脚6通过第十二隔直滤波电容C12连接至该平衡馈电采样接收机输出端。
[0047] 本实施例平衡馈电采样接收机中,射频三极管为高速开关器件,在触发信号的作用下产生平衡的驱动脉冲信号;利用阶跃恢复二极管的阶跃效应,阶跃恢复二极管脉冲形成电路对驱动脉冲信号进行整形,在采样脉冲信号发生电路输出端产生一对平衡的皮秒级的采样高斯窄脉冲信号;采样脉冲信号发生电路输出端与采样积分保持电路相连,提供采样脉冲信号,采样门电路对待采样信号进行采样,采样信号在采样积分电容上累积,通过缓冲器的保持作用,获得在时间域上被展宽的低频基带信号,然后经差分放大电路进行放大,获得采样
输出信号。
[0048] 本实施例平衡馈电采样接收机中采样脉冲信号发生电路的工作过程如下:
[0049] 步骤一、当触发信号处于低电平时,射频三极管Q1处于关闭截止状态,电源+VCC通过第一电阻R1对第一电容C1进行充电,电源-VCC通过第二电阻R2对第二电容C2进行充电,第一阶跃恢复二极管D1、第二阶跃恢复二极管D2和第三阶跃恢复二极管D3均处于正向偏置状态;
[0050] 步骤二、当触发信号由低电平跳变为高电平时,射频三极管Q1快速导通,通过第一充放电电容C1和第二充放电电容C2的充放电过程,在射频三极管Q1的集电极和发射极产生一对平衡的快前沿负极性驱动脉冲信号和正极性驱动脉冲信号;
[0051] 步骤三、根据阶跃恢复二极管的阶跃特性,SRD在正向偏置时存储电荷,在
反向偏置状态下电荷被提取,直至全部存储电荷被提取完毕,SRD立即截止,从而产生窄的采样脉冲信号;
[0052] 步骤四、调节供电电压+VCC、-VCC以及第一充放电电容C1、第二充放电电容C2的取值大小,可以调节采样脉冲的宽度与电压幅度,电容值越大,脉冲幅度越大,同时脉冲宽度也越宽。+VCC、-VCC的大小,第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7的阻值均与所选取的阶跃恢复二极管的型号相关,本领域技术人员可以根据选取阶跃恢复二极管的型号选取合适的值。第一充放电电容C1、第二充放电电容C2的电容相等,取值介于100pF~10nF之间;第三耦合电容C3、第四耦合电容C4的电容相等,取值介于100pF~10nF之间;第五耦合电容C5、第六耦合电容C6的电容相等,取值介于100pF~10nF之间;第一电阻R1和第二电阻R2的阻值相等,取值介于1kΩ~5kΩ之间。
[0053] 本实施例平衡馈电采样接收机中采样积分保持放大电路的工作过程如下:
[0054] 步骤一、当采样脉冲信号未到达时,第一采样集成管Q2和第二采样集成管Q3在偏置电压的作用下处于反向偏置状态;
[0055] 步骤二、当平衡采样脉冲信号到达时,当加在第一采样集成管Q2和第二采样集成管Q3上的正向偏置电压大于采样集成管的导通电压时,采样集成管导通,第八采样积分电容C8和第九采样积分电容C9对待采样脉冲信号进行采样积分;经过双路运算放大器U1构成的双路缓冲器的保持作用,产生待采样脉冲信号在时间域上被展宽的低频基带信号;其中,第八采样积分电容C8和第九采样积分电容C9电容相等,取值介于10pF~1nF,第十电阻R10和第十二电阻R12电阻相等,取值介于100kΩ~1MΩ之间。第九电阻R9和第十一电阻R11的阻值相等,取值介于10Ω~100Ω之间。
[0056] 步骤三、低频基带信号经过差分放大器U1的放大作用,最终产生采样输出信号;其中第十隔直滤波电容C10和第十一隔直滤波电容C11电容相等,取值介于100nF~1uF之间,第十三电阻R13和第十四电阻R14电阻相等,取值介于10kΩ~100kΩ之间,第十二隔直滤波电容C12取值在100nF~1uF之间,第十五电阻R15的取值与差分放大倍数以及差分放大器的型号相关,本领域技术人员可以根据所需的放大倍数以及差分放大器的型号选取合适的值。
[0057] 步骤四、通过调节采样脉冲的宽度和电压幅度、偏置电压+bias voltage和-bias voltage的大小,可以调节采样门的开门孔径时间的大小,从而调节接收机的采样带宽,采样脉冲的脉宽越小,则采样门的开门孔径时间越小,接收机采样带宽越大;采样脉冲的宽度一般要求不大于500ps,电压幅度不小于500mV;+bias voltage和-bias voltage的大小在2V~12V之间。
[0058] 实际测试表明,本实施例平衡馈电采样接收机中采样脉冲信号发生电路产生的采样脉冲信号,脉冲宽度在180ps~300ps,为皮秒量级,峰值电压幅度为±3.5V~±4.5V,正负脉冲对称性好,主脉冲后端拖尾小、振铃
水平低,具有较高的采样带宽;本实施例平衡馈电采样接收机中采样积分保持放大电路,在采样脉冲的作用下下采样降频重构待采样脉冲信号波形,重构的信号波形是在时间域上被展宽的低频基带信号,与原待采样脉冲信号波形几乎一致,无杂波和拖尾引入;该发明采样带宽高,适合脉冲重复频率高、带宽较宽的超宽带雷达系统的应用。
[0059] 至此,已经结合附图对本实施例进行了详细描述。依据以上描述,本领域技术人员应当对本发明平衡馈电采样接收机有了清楚的认识。
[0060] 此外,上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式,本领域普通技术人员可对其进行简单地更改或替换,例如:
[0061] (1)本实施例中,触发信号产生电路也可以由FPGA芯片产生,便于系统集成;
[0062] (2)给阶跃恢复二极管D1、D2和D3提供正向偏置的电压源+VCC和-VCC可以用恒流源来代替;
[0063] (3)本实施例中,待采样脉冲信号产生电路也可以由接收天线替代,由接收到的同步雷达回波信号作为待采样脉冲信号;
[0064] (4)采样集成管Q2、Q3可以用分立的射频
肖特基二极管搭建,但是必须确保所选的射频肖特基二极管具有较高的一致性,导通时间短,带宽宽。
[0065] 综上所述,该发明利用射频三极管和阶跃恢复二极管产生一对皮秒级的采样高斯窄脉冲信号,作为采样积分保持放大电路的采样脉冲信号;采样积分保持放大电路利用采样集成管、采样积分电容、运算放大器、滤波电容和差分放大器在采样脉冲的作用下对待采样脉冲信号进行下采样,重构待采样脉冲信号,获得在时间域上被展宽的低频基带信号。该发明电路结构简单,采样带宽高且可调节,采样性能优良,能满足超宽带雷达系统的应用需求。
[0066] 以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何
修改、等同替换、改进等,均应包含在本发明的保护范围之内。