级联式照明系统和照明方法
阅读：1029发布：2020-07-17
专利汇可以提供级联式照明系统和照明方法专利检索，专利查询，专利分析的服务。并且本 发明 涉及级联式照明系统和照明方法。多级驱动芯片相互 串联 级联连接，每一级驱动芯片包括接收通信数据的 信号 输入端及输出转发数据的信号输出端并且其数据解码单元用于对所接收的通信数据当中的至少一部分 指定 数据进行解码以及其数据转发单元将所接收的通信数据当中至少一部分余下的数据进行转发，任意前一级驱动芯片的信号输出端耦合到相邻后一级驱动芯片的信号输入端；以单线通讯的方式将发送给首个第一级的驱动芯片的通信数据依次先后传递给串联级联连接的各级驱动芯片。，下面是级联式照明系统和照明方法专利的具体信息内容。
1.一种级联式照明系统，其特征在于：
多级驱动芯片相互串联级联连接；
每一级驱动芯片包括接收通信数据的信号输入端及输出转发数据的信号输出端并且其数据解码单元用于对所接收的通信数据当中的至少一部分指定数据进行解码以及其数据转发单元将所接收的通信数据当中至少一部分余下的数据进行转发；
任意前一级驱动芯片的信号输出端耦合到相邻后一级驱动芯片的信号输入端；
以单线通讯的方式将发送给首个第一级的驱动芯片的通信数据依次先后传递给串联级联连接的各级驱动芯片；
每一级驱动芯片将通信数据当中属于本级的指定数据进行解码从而驱动本级配置的发光二极管器件按照本级的指定数据所表征的内容予以显示。
2.根据权利要求1所述的级联式照明系统，其特征在于：
每一级驱动芯片包括接收直流电源的电源输入端以及电位参照端；
每一级驱动芯片还包括设在电源输入端和电位参照端之间的用于将电源输入端和电位参照端之间的电压压降钳制在期望电压范围内的稳压电路。
3.根据权利要求2所述的级联式照明系统，其特征在于：
多级驱动芯片的供电方式为：
首个第一级驱动芯片的电源输入端耦合到正极电源线而末尾最后一级驱动芯片的电位参照端则耦合到负极电源线、及任意后一级驱动芯片的电源输入端耦合到相邻前一级驱动芯片的电位参照端；或者
首个第一级驱动芯片的电位参照端耦合到负极电源线而末尾最后一级驱动芯片的电源输入端则耦合到正极电源线、及任意前一级驱动芯片的电源输入端耦合到相邻后一级驱动芯片的电位参照端。
4.根据权利要求2所述的级联式照明系统，其特征在于：
多级驱动芯片在供电方式上设置成第一、第二类串接供电模式：
在第一类串接供电模式下的多个驱动芯片中，其串接的首个驱动芯片的电位参照端耦合到负极电源线而末尾最后一个驱动芯片的电源输入端则耦合到正极电源线、且任意前一个驱动芯片的电源输入端耦合到相邻后一个驱动芯片的电位参照端；
在第二类串接供电模式下的多个驱动芯片中，其串接首个驱动芯片的电源输入端耦合到正极电源线而末尾最后一个驱动芯片的电位参照端则耦合到负极电源线、且任意后一个驱动芯片的电源输入端耦合到相邻前一个驱动芯片的电位参照端。
5.根据权利要求4所述的级联式照明系统，其特征在于：
第一类串接供电模式的多个驱动芯片中末尾最后一个驱动芯片的信号输出端耦合到第二类串接供电模式的多个驱动芯片中首个驱动芯片的信号输入端；或者第二类串接供电模式的多个驱动芯片中末尾最后一个驱动芯片的信号输出端耦合到第一类串接供电模式的多个驱动芯片中首个驱动芯片的信号输入端。
6.根据权利要求1所述的级联式照明系统，其特征在于：
多级驱动芯片中任意前一级驱动芯片的信号输出端通过耦合电容连接到相邻后一级驱动芯片的信号输入端。
7.根据权利要求2所述的级联式照明系统，其特征在于：
每一级驱动芯片的所述稳压电路包括分压器和三端可调并联稳压器，由分压器采样和检测所述电压压降并反馈到该三端可调并联稳压器的电压参考端；
三端可调并联稳压器的阴极耦合到电源输入端而阳极则耦合到电位参照端，通过三端可调并联稳压器将所述电压压降稳定在所述期望电压范围。
8.根据权利要求7所述的级联式照明系统，其特征在于：
每一级驱动芯片的该三端可调并联稳压器的阴极与电源输入端之间还连接有独立于每一级驱动芯片的分立电阻。
9.根据权利要求1所述的级联式照明系统，其特征在于：
每一级驱动芯片包括脉冲宽度信号产生器，其根据属于本级的指定数据所携带的占空比信息来产生脉冲宽度调制信号；
每一级驱动芯片还包括在所述脉冲宽度调制信号的控制之下产生电流脉冲信号的恒流驱动模块并且所述电流脉冲信号用于驱动发光二极管器件。
10.根据权利要求9所述的级联式照明系统，其特征在于：
每一级驱动芯片配置的发光二极管器件至少配备有颜色不同的多通道LED，任一通道的LED和与之对应的恒流驱动模块串联耦合在电源输入端与电位参照端之间，使恒流驱动模块被触发产生的所述电流脉冲信号流经与其串联的一个通道的LED；
根据与每一通道LED相对应的占空比信息来表征每一通道LED的灰阶亮度从而由多类别灰阶亮度的多通道LED通过颜色的叠加实现混色。
11.根据权利要求2所述的级联式照明系统，其特征在于：
任意一级驱动芯片的电源输入端和电位参照端之间连接有电容器。
12.根据权利要求3所述的级联式照明系统，其特征在于：
设置多级驱动芯片与恒定电流源串联在正极电源线与负极电源线之间，将任意一个驱动芯片的电源输入端流向其电位参照端的电流固持在预设的电流范围内。
13.根据权利要求4所述的级联式照明系统，其特征在于：
设置第一类串接供电模式的多个驱动芯片与恒定电流源串联在正极电源线与负极电源线之间，和设置第二类串接供电模式的多个驱动芯片与恒定电流源串联在正极电源线与负极电源线之间，藉此将任意一个驱动芯片的电源输入端流向其电位参照端的电流固持在预设的电流范围内。
14.根据权利要求1所述的级联式照明系统，其特征在于：
受任意一个驱动芯片驱动的一路或多路发光二极管被布置在封装包覆住该任意一个驱动芯片的塑封体外部；或者
任意一个驱动芯片和受其驱动的一路或多路发光二极管被直接内置在封装该任意一个驱动芯片的塑封体内部，但至少限定包覆住发光二极管的局部封装材料设为透明的。
15.一种照明方法，其特征在于：
将多级驱动芯片予以串联级联连接，每一级驱动芯片利用带有的数据解码单元对所接收的通信数据当中的至少一部分指定数据进行解码以及利用带有的数据转发单元将所接收的通信数据当中至少一部分余下的数据进行转发；
在多级驱动芯片中，将任意前一级驱动芯片的用于输出转发数据的信号输出端耦合到相邻后一级驱动芯片的用于接收通信数据的信号输入端；
利用单线通讯的方式将发送给首个第一级的驱动芯片的通信数据依次先后传递给串联级联连接的各级驱动芯片；
利用每一级驱动芯片将通信数据当中属于本级的指定数据予以解码和驱动本级配置的发光二极管器件按照属于本级的指定数据所表征的的内容予以显示。
16.根据权利要求15所述的方法，其特征在于：
每一级驱动芯片包括接收直流电源的电源输入端以及电位参照端；
每一级驱动芯片还包括设在电源输入端和电位参照端之间的用于将电源输入端和电位参照端之间的电压压降钳制在期望电压范围内的稳压电路。
17.根据权利要求16所述的方法，其特征在于：
多级驱动芯片的供电方式为：
首个第一级驱动芯片的电源输入端耦合到正极电源线而末尾最后一级驱动芯片的电位参照端则耦合到负极电源线、及任意后一级驱动芯片的电源输入端耦合到相邻前一级驱动芯片的电位参照端；或者
首个第一级驱动芯片的电位参照端耦合到负极电源线而末尾最后一级驱动芯片的电源输入端则耦合到正极电源线、及任意前一级驱动芯片的电源输入端耦合到相邻后一级驱动芯片的电位参照端。
18.根据权利要求16所述的方法，其特征在于：
多级驱动芯片在供电方式上设置成第一、第二类串接供电模式：
在第一类串接供电模式的多个驱动芯片中，其串接的首个驱动芯片的电位参照端耦合到负极电源线而末尾最后一个驱动芯片的电源输入端则耦合到正极电源线、且任意前一个驱动芯片的电源输入端耦合到相邻后一个驱动芯片的电位参照端；
在第二类串接供电模式的多个驱动芯片中，其串接的首个驱动芯片的电源输入端耦合到正极电源线而末尾最后一个驱动芯片的电位参照端则耦合到负极电源线、且任意后一个驱动芯片的电源输入端耦合到相邻前一个驱动芯片的电位参照端。
19.根据权利要求18所述的方法，其特征在于：
第一类串接供电模式的多个驱动芯片中末尾最后一个驱动芯片的信号输出端耦合到第二类串接供电模式的多个驱动芯片中首个驱动芯片的信号输入端；或者第二类串接供电模式的多个驱动芯片中末尾最后一个驱动芯片的信号输出端耦合到第一类串接供电模式的多个驱动芯片中首个驱动芯片的信号输入端。
级联式照明系统和照明方法
技术领域
背景技术
[0002] 在照明及亮化装饰工程等领域，发光二极管按照驱动方式的不同来划分则主要包括恒压驱动和恒流驱动，发光二极管按照驱动信号来源的不同来划分则主要包括内部本地控制和外部信号源控制以及内部控制兼外部控制等模式。内部控制模式主要是在灯具本地设置好灯光效果而无需外部信号源控制，如内控点光源和内控护栏管等应用场景；外部控制模式采用数据传输的处理方式。在如何控制发光二极管亮度的方案上，技术路线从早期的模拟调光方式逐步过渡到使用更广泛的基于脉冲宽度调制信号的脉冲调光方式，在部分应用场合也会将模拟调光和脉冲调光结合使用。模拟调光的核心是调节流经二极管的电流大小因此二极管将按照期望产生亮度变化的效果。脉冲调光则是在某时间内改变二极管点亮或关断的时间宽度，二极管导通点亮期间流经二极管的电流可以是固定值，二极管关断的期间是没有电流的，结果是在该时间内二极管灯珠的显示效果达到了亮度发生改变。本申请考虑到实现发光二极管显示效果的多样化和显示内容的丰富化而采用脉宽调制脉冲调光方案，满足基于红绿蓝三基色全彩发光效果的灰度调色机制。关于发光二极管的驱动工作机制上可以参阅中国专利申请CN101971705B所公开的背光源驱动装置，该文献在某种程度上可以为读者提供二极管是如何被驱动的范例。在照明系统中，通常是将图像或显示效果中的像素点的基准颜色分量分配在预定的强度范围内，因为视觉系统能够感知的所有颜色基本上都能依赖三种基准颜色的变化和不同亮度叠加获得。
发明内容
[0003] 在可选的实施例中本申请披露了一种级联式照明系统，包括：
[0004] 多级驱动芯片相互串联级联连接；
[0005] 每一级驱动芯片包括接收通信数据的信号输入端及输出转发数据的信号输出端并且其数据解码单元用于对所接收的通信数据当中的至少一部分指定数据进行解码以及其数据转发单元将所接收的通信数据当中至少一部分余下的数据进行转发；
[0006] 任意前一级驱动芯片的信号输出端耦合到相邻后一级驱动芯片的信号输入端；
[0007] 以单线通讯的方式将发送给首个第一级的驱动芯片的通信数据依次先后传递给串联级联连接的各级驱动芯片；
[0008] 每一级驱动芯片将通信数据当中属于本级的指定数据进行解码从而驱动本级配置的发光二极管器件按照本级的指定数据所表征的内容予以显示。
[0009] 上述的级联式照明系统，每一级驱动芯片包括接收直流电源的电源输入端以及电位参照端；每一级驱动芯片还包括设在电源输入端和电位参照端之间的用于将电源输入端和电位参照端之间的电压压降钳制在期望电压范围内的稳压电路。
[0010] 上述的级联式照明系统，多级驱动芯片的供电方式为：首个第一级驱动芯片的电源输入端耦合到正极电源线而末尾最后一级驱动芯片的电位参照端则耦合到负极电源线、及任意后一级驱动芯片的电源输入端耦合到相邻前一级驱动芯片的电位参照端；或者首个第一级驱动芯片的电位参照端耦合到负极电源线而末尾最后一级驱动芯片的电源输入端则耦合到正极电源线、及任意前一级驱动芯片的电源输入端耦合到相邻后一级驱动芯片的电位参照端。
[0011] 上述的级联式照明系统，其中多级驱动芯片在供电方式上设置成第一、第二类串接供电模式：在第一类串接供电模式的多个驱动芯片中，其串接的首个驱动芯片的电位参照端耦合到负极电源线而末尾最后一个驱动芯片的电源输入端则耦合到正极电源线、并且任意前一个驱动芯片的电源输入端耦合到相邻后一个驱动芯片的电位参照端；在第二类串接供电模式的多个驱动芯片中，其串接首个驱动芯片的电源输入端耦合到正极电源线而末尾最后一个驱动芯片的电位参照端则耦合到负极电源线、且任意后一个驱动芯片的电源输入端耦合到相邻前一个驱动芯片的电位参照端。
[0012] 上述的级联式照明系统，其中第一类串接供电模式的多个驱动芯片中末尾最后一个驱动芯片的信号输出端耦合到第二类串接供电模式的多个驱动芯片中首个驱动芯片的信号输入端；或者第二类串接供电模式的多个驱动芯片中末尾最后一个驱动芯片的信号输出端耦合到第一类串接供电模式的多个驱动芯片中首个驱动芯片的信号输入端。
[0013] 上述的级联式照明系统，多级驱动芯片中任意前一级驱动芯片的信号输出端通过耦合电容连接到相邻后一级驱动芯片的信号输入端。
[0014] 上述的级联式照明系统，其中每一级驱动芯片的所述稳压电路包括分压器和三端可调并联稳压器，由分压器采样和检测所述电压压降并反馈到该三端可调并联稳压器的电压参考端；三端可调并联稳压器的阴极耦合到电源输入端而阳极则耦合到电位参照端，通过三端可调并联稳压器将所述电压压降稳定在所述期望电压范围。
[0015] 上述的级联式照明系统，每一级驱动芯片的该三端可调并联稳压器的阴极与电源输入端之间还连接有独立于每一级驱动芯片的分立电阻。
[0016] 上述的级联式照明系统，每一级驱动芯片包括脉冲宽度信号产生器，其根据属于本级的指定数据所携带的占空比信息来产生脉冲宽度调制信号；每一级驱动芯片还包括在所述脉冲宽度调制信号的控制之下产生电流脉冲信号的恒流驱动模块并且所述电流脉冲信号用于驱动发光二极管器件。
[0017] 上述的级联式照明系统，每一级驱动芯片配置的发光二极管器件至少配备有颜色不同的多通道LED，任一通道的LED和与之对应的恒流驱动模块串联耦合在电源输入端与电位参照端之间，从而使恒流驱动模块被触发产生的所述电流脉冲信号流经与其串联的一个通道的LED；根据与每一通道LED相对应的占空比信息来表征每一通道LED的灰阶亮度从而由多类别灰阶亮度的多通道LED通过颜色的叠加实现混色。
[0018] 上述的级联式照明系统，其中任意一级驱动芯片的电源输入端和电位参照端之间连接有电容器。
[0019] 上述的级联式照明系统，设置多级驱动芯片与恒定电流源串联在正极电源线与负极电源线之间，从而将任意一个驱动芯片的电源输入端流向其电位参照端的电流固持在预设的电流范围内。
[0020] 上述的级联式照明系统，设置第一类串接供电模式的多个驱动芯片与恒定电流源串联在正极电源线与负极电源线之间，和设置第二类串接供电模式的多个驱动芯片与恒定电流源串联在正极电源线与负极电源线之间，藉此将任意一个驱动芯片的电源输入端流向其电位参照端的电流固持在预设的电流范围内。
[0021] 上述的级联式照明系统，受任意一个驱动芯片驱动的一路或多路发光二极管被布置在封装包覆住该任意一个驱动芯片的塑封体外部；或者任意一个驱动芯片和受其驱动的一路或多路发光二极管被直接内置在封装该任意一个驱动芯片的塑封体内部，但至少限定包覆住发光二极管的局部封装材料设为透明的。
[0022] 在可选的实施例中本申请披露了一种照明方法，包括：
[0023] 将多级驱动芯片予以串联级联连接，每一级驱动芯片利用带有的数据解码单元对所接收的通信数据当中的至少一部分指定数据进行解码以及利用带有的数据转发单元将所接收的通信数据当中至少一部分余下的数据进行转发；
[0024] 在多级驱动芯片中，将任意前一级驱动芯片的用于输出转发数据的信号输出端耦合到相邻后一级驱动芯片的用于接收通信数据的信号输入端；
[0025] 利用单线通讯的方式将发送给首个第一级的驱动芯片的通信数据依次先后传递给串联级联连接的各级驱动芯片；
[0026] 利用每一级驱动芯片将通信数据当中属于本级的指定数据予以解码和驱动本级配置的发光二极管器件按照属于本级的指定数据所表征的的内容予以显示。
[0027] 上述的方法，每一级驱动芯片包括接收直流电源的电源输入端以及电位参照端；每一级驱动芯片还包括设在电源输入端和电位参照端之间的用于将电源输入端和电位参照端之间的电压压降钳制在期望电压范围内的稳压电路。
[0028] 上述的方法，多级驱动芯片的供电方式为：首个第一级驱动芯片的电源输入端耦合到正极电源线而末尾最后一级驱动芯片的电位参照端则耦合到负极电源线、及任意后一级驱动芯片的电源输入端耦合到相邻前一级驱动芯片的电位参照端；或者首个第一级驱动芯片的电位参照端耦合到负极电源线而末尾最后一级驱动芯片的电源输入端则耦合到正极电源线、及任意前一级驱动芯片的电源输入端耦合到相邻后一级驱动芯片的电位参照端。
[0029] 上述的方法，多级驱动芯片在供电方式上设置成第一、第二类串接供电模式：在第一类串接供电模式的多个驱动芯片中，其串接的首个驱动芯片的电位参照端耦合到负极电源线而末尾最后一个驱动芯片的电源输入端则耦合到正极电源线、且任意前一个驱动芯片的电源输入端耦合到相邻后一个驱动芯片的电位参照端；在第二类串接供电模式的多个驱动芯片中，其串接的首个驱动芯片的电源输入端耦合到正极电源线而末尾最后一个驱动芯片的电位参照端则耦合到负极电源线、任意后一个驱动芯片的电源输入端耦合到相邻前一个驱动芯片的电位参照端。
[0030] 上述的方法，第一类串接供电模式的多个驱动芯片中末尾最后一个驱动芯片的信号输出端耦合到第二类串接供电模式的多个驱动芯片中首个驱动芯片的信号输入端；或第二类串接供电模式的多个驱动芯片中末尾最后一个驱动芯片的信号输出端耦合到第一类串接供电模式的多个驱动芯片中首个驱动芯片的信号输入端。附图说明
[0031] 为使上述目的和特征及优点能够更加明显易懂，下面结合附图对具体实施方式做详细的阐释，阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见。
[0032] 图1是多级驱动芯片串联级联连接实现驱动发光二极管的实施例之一。
[0033] 图2是多级驱动芯片串联级联连接实现驱动发光二极管的实施例之二。
[0034] 图3是在第一类串接供电模式中的多个驱动芯片中实现供电的实施例。
[0035] 图4是在第二类串接供电模式中的多个驱动芯片中实现供电的实施例。
[0036] 图5是驱动芯片具备数据译码和具备数据转发以及驱动功能的实施例。
[0037] 图6是外置式发光二极管的多级驱动芯片采用串接供电模式的实施例。
[0038] 图7是第一串接供电模式的芯片和第二类串接供电模式下的芯片通信。
[0039] 图8是内置式发光二极管的驱动芯片和多路发光二极管集成的实施例。
[0040] 图9是内置式发光二极管的多级驱动芯片采用串接供电模式的实施例。
[0041] 图10是第一和第二串接供电模式下内置发光二极管的芯片通信的方案。
具体实施方式
[0042] 下面将结合各实施例，对本发明的方案进行清楚完整的阐述，所描述的实施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。
[0043] 参见图1，在可选的实施例中，使用基于半导体集成电路类别的驱动芯片的级联式照明系统具有以下特征：多级驱动芯片CHIP1-CHIPK(自然数K≥2)在实现数据通信方面设为相互串联级联连接。在可选的实施例中级联模式的多级驱动芯片可以采用类似于单线通信的方案传递数据，譬如采用兼容于DMX512的通信协议。显示技术较为通用的是使用数据线和时钟线及锁存线共三条线的协议。对于点光源等像素点间的间距较大则更多的是采用双线传输，双线传输是数据线条数与传输速率的折中。IIC和SMBUS等传统双线协议采用从机并联。单线协议的优势是数据传输仅需要一条信号线。
[0044] 参见图1，在可选的实施例中，任意前一级驱动芯片的信号输出端耦合到相邻后一级驱动芯片的信号输入端，譬如有：首个第一级驱动芯片CHIP1的信号输出端DO也即金属引脚LF8连到后一级驱动芯片CHIP2的信号输入端DI即引脚LF4，类似的第二级驱动芯片CHIP2的信号输出端DO即金属引脚LF8连接到后一级驱动芯片CHIP3的信号输入端DI即引脚LF4。按照前述规律通信数据DAT可以从首级驱动芯片CHIP1的信号输入端DI输入，依此类推直至末尾的最后一级驱动芯片CHIPK的信号输入端DI耦合到它的前一级即第K-1级驱动芯片的信号输出端DO，因此所有的串行数据能通过唯一的单线信号线完成数据的传输。换句话说，以单线通讯的方式将发送给首个第一级的驱动芯片的通信数据DAT依次先后传递给级联连接的各级驱动芯片CHIP1-CHIPK，每一级驱动芯片将通信数据DAT当中属于本级的指定数据进行解码从而驱动本级配置的发光二极管器件按照本级的指定数据所表征的内容予以显示。
[0045] 参见图1，在可选的实施例中，作为范例暂且以K＝3的三级级联为例则输送给三级级联驱动芯片的通信数据中具有：指示驱动芯片CHIP1驱动与其配套发光二极管需要显示内容的灰度数据，指示驱动芯片CHIP2驱动与其配套发光二极管需要显示内容的灰度数据和指示驱动芯片CHIP3驱动与其配套发光二极管需要显示内容的灰度数据。设通信数据发给驱动芯片CHIP1分别分配给RGB三色各8bit而合计24bit的显示数据，通信数据需发给驱动芯片CHIP2分别分配给RGB三色各8bit而合计24bit的显示数据，通信数据需发给驱动芯片CHIP3分别分配给RGB三色各8bit而合计24bit的显示数据。则串口数据中的第一个24bit数据被驱动芯片CHIP1捕获和译码但第二和第三个24bit分别被此驱动芯片CHIP1转发给CHIP2，串口数据中第二个24bit数据被驱动芯片CHIP2捕获和译码而且第三个24bit被驱动芯片CHIP2转发给CHIP3。根据以上实施例可认为通信数据当中的针对第一级驱动芯片而言第一个24bit就属于与其对应的指定数据，通信数据中余下数据如第二个和第三个24bit数据是驱动芯片CHIP2需要进行转发的数据。通信数据中的针对第二级驱动芯片而言第二个24bit就属于与其对应的指定数据，通信数据中余下数据例如第三个24bit数据是驱动芯片CHIP2需要进行转发的数据，通信数据中的针对末尾第三级的驱动芯片而言第三个24bit就属于与其对应的指定数据。任何某个驱动芯片所捕获译码的24bit数据相当于属于该驱动芯片的指定数据，指定数据主要是携带有占空比信息。譬如针对驱动芯片CHIP1而言每个
8bit数据均携带有某种颜色二极管的显示灰度的占空比信息，三基色的发光二极管刚好需要合计24bit的灰度数据。脉冲宽度信号产生器根据指定数据携带的占空比信息产生脉冲宽度调制信号，每个周期内脉冲宽度调制信号确定了发光二极管在受恒流驱动模块提供的电流脉冲信号驱动时的导通时间。
8bit数据均携带有某种颜色二极管的显示灰度的占空比信息，三基色的发光二极管刚好需要合计24bit的灰度数据。脉冲宽度信号产生器根据指定数据携带的占空比信息产生脉冲宽度调制信号，每个周期内脉冲宽度调制信号确定了发光二极管在受恒流驱动模块提供的电流脉冲信号驱动时的导通时间。
[0046] 参见图1，多级驱动芯片CHIP1-CHIPK串联级联解决了通信问题但仍然要解决芯片的供电问题和发光二极管的供电问题。譬如：首个第一级驱动芯片CHIP1供电的电源输入端VCC即引脚LF1连到正极电源线VSP+，相邻的后一级的驱动芯片CHIP2的电源输入端VCC即引脚LF1连到驱动芯片CHIP1的电位参照端GND也即引脚LF3，类似的驱动芯片CHIP3的电源输入端VCC即引脚LF1连到相邻前一级驱动芯片CHIP2的电位参照端GND即引脚LF3。依此类推直至末尾最后一级驱动芯片CHIPK供电的电源输入端即引脚LF1耦合到相邻前一级即第K-1级驱动芯片的电位参照端即引脚LF3，而且末级驱动芯片CHIPK的电位参照端GND即引脚LF3连到负极电源线VSP-。多级驱动芯片的供电方式：首个第一级驱动芯片的电源输入端VCC耦合到正极电源线VSP+而末尾最后一级驱动芯片的电位参照端则耦合到负极电源线VSP-、并且任意后一级驱动芯片的电源输入端耦合到相邻前一级驱动芯片的电位参照端，根据上述实施例可以解决串联级联驱动芯片的供电问题，外部电源正负极分别耦合到正负极电源线。
[0047] 参见图2，在可选的实施例中多级驱动芯片CHIP1-CHIPM解决驱动芯片的供电问题的其他替代方案为：首个第一级驱动芯片CHIP1的电位参照端GND即引脚LF3耦合到负极电源线VSP-而末尾最后一级驱动芯片CHIPM电源输入端VCC即引脚LF1则耦合到正极电源线VSP+、自然数M和N均大于等于2。前一级驱动芯片的电源输入端耦合到相邻后一级驱动芯片的电位参照端，如驱动芯片CHIP1电源输入端即引脚LF1耦合到它相邻后一级驱动芯片CHIP2的电位参照端即引脚LF3，第M-1级驱动芯片的电源输入端即引脚LF1耦合到相邻后一级驱动芯片CHIPM的电位参照端即引脚LF3。在可选的实施例中多级驱动芯片CHIP'1-CHIP'N仍然采用图1的供电方案，注意后文会继续介绍多级驱动芯片CHIP1-CHIPM与多级驱动芯片CHIP'1-CHIP'N间的通信。
[0048] 参见图3，以相邻两个驱动芯片为例来佐证前文提及的任意前一级的驱动芯片的电源输入端耦合到相邻后一级驱动芯片的电位参照端。在多级驱动芯片CHIP1-CHIPM中可设置第一级驱动芯片CHIP1电源输入端VCC即引脚LF1耦合到相邻驱动芯片CHIP2的电位参照端GND即引脚LF3等，驱动芯片CHIP1的电位参照端GND即引脚LF3耦合到负极电源线VSP-。印证图2中驱动芯片CHIP1-CHIPM的供电模式：第一级驱动芯片的电位参照端耦合到负极电源线而最后一级驱动芯片的电源输入端则耦合到正极电源线且任意后一级驱动芯片的电位参照端耦合到相邻前一级驱动芯片的电源输入端。
[0049] 参见图4，以相邻两个驱动芯片为例来佐证前文提及的任意后一级的驱动芯片的电源输入端耦合到相邻前一级驱动芯片的电位参照端。多级驱动芯片CHIP'1-CHIP'N中可设最后一级驱动芯片CHIP'N的电源输入端VCC即引脚LF1耦合到第N-1级的驱动芯片的电位参照端GND即引脚LF3，驱动芯片CHIP'N的电位参照端即引脚LF3则连接到负极电源线VSP-，图中未示意的首级驱动芯片CHIP'1的电源输入端即引脚LF1连到正极电源线VSP+。印证了图2中驱动芯片CHIP'1-CHIP'N的供电模式：第一级驱动芯片的电源输入端耦合到正极电源线而最后一级驱动芯片的电位参照端则耦合到负极电源线以及任意后一级驱动芯片的电源输入端耦合到相邻前一级驱动芯片的电位参照端。
[0050] 参见图5，在可选的实施例中，驱动芯片具有产生恒流的恒流驱动模块且主要将它产生的在预定电流值范围内的恒流提供给二极管。先行假设恒流驱动模块DR-1是驱动红色发光二极管而恒流驱动模块DR-2至DR-4分别驱动蓝色绿色和白光二极管。为了叙述的方便暂且以恒流驱动模块DR-1和红色发光二极管RL为例来阐释说明。设电流产生模块即恒流驱动模块DR-1提供的恒流流经发光二极管RL，使恒定电流流过发光二极管的方式方法有很多下文会举例阐释说明。恒流驱动模块DR-1通常带有可以产生稳定基准电流的恒流源单元(Current Source)，则发光二极管RL和恒流源单元串联就能将发光二极管的电流稳定住。或者利用电流镜结构来匹配恒流源单元使得流过电流镜的电流要么等于基准电流要么和基准电流成比例关系，电流镜(Current Mirror)是恒流源电路的某种形式且它的受控电流与输入的基准电流相等或成比例，特点是流经电流镜的镜像电流是对输入给它的基准电流按一定的比例进行复制或说拷贝。则使镜像电流流过发光二极管也可以点亮发光二极管和稳定发光二极管的电流。值得注意的是，本申请中能够产生稳定基准电流或说恒定电流的任何电路均可以归属到恒流源单元的定义之列，基本的电流源或者是电压电流转换器等都是恒流源单元的可选实施例。恒流驱动模块DR-1包括产生基准电流的电流源则发光二极管RL与电流源譬如电压电流转换器串联耦合，或发光二极管与匹配给电流源的电流镜结构串联耦合而电流镜则用于形成基准电流的镜像电流。总体来说这些用于驱动发光二极管点亮发光的恒定电流可以视为电流脉冲信号，譬如电流从电源输入端流向发光二极管然后流向电压电流转换器类的恒流驱动模块再流向电位参照端。
[0051] 参见图5，驱动芯片包括承载各个功能模块的半导体晶片或说集成电路，驱动芯片包括接收直流电源的电源输入端VCC及电位参照端GND，驱动芯片还包括有接收通信数据的信号输入端DI及输出转发数据的信号输出端DO。诸多驱动芯片相互串联级联连接则每颗驱动芯片需要通过接收的通信数据，来指示自身配套的发光二极管产生期望的发光灰度其实也属于期望显示的内容，理论上只要级联驱动芯片足够多，任何静态或动态的图案都可以通过驱动芯片及配套二极管来显示。考虑到多级驱动芯片的级联模式，则任意某颗驱动芯片从通信数据中提取到本级所需的数据时还必须将通信数据继续传输给后续的其他驱动芯片，即具备数据转发功能，只有所有级联的驱动芯片均能撷取到属于本级的通信数据时才能完整的以二极管像素点的方式来展示期望图案。在业界关于芯片的其他功能譬如保护电路类别的启动保护、静电ESD保护、瞬时电压保护、泄放尖峰电流等起到保护机制的功能模块并非本案重点所以并未展示，类似于用作芯片全局清零复位的上电复位电路和提供全局时钟的振荡器OSC及分频器等构成部分也并未赘述，驱动芯片必须具备驱动发光二极管的驱动能力和具备通信方面的数据收发功能。
[0052] 参见图5，关于驱动芯片的数据处理模块180，以其带有的数据解码单元和数据转发单元为例来阐释驱动装置接收通信数据和转发数据的机制：信号输入端DI接收外部提供的通信数据DAT则数据处理模块当中的数据解码单元需要解码或译码出通信数据中所携带的这些数据信息，服务器或微处理器等都可以发出这类通信数据。典型的譬如单极性归零码方式所编码得到的通信数据需要正确的对归零码格式数据进行解码处理。而且数据解码的意义还在于可以将发光二极管无法直接显示的某些格式的数据还原成最常规的容易被识别和执行的二进制码，二进制码可被保存到移位寄存器，由于移位寄存器的数据刷新的比较快时常在更新，则可利用缓存空间来保存解码后的数据。通信数据的解码过程通常还往往伴随着在数据中检测结束指令码来判断数据是是否完成传输和接收。驱动芯片须有数据再生/数据转发功能，数据转发单元主要完成数据发送任务譬如来向后级驱动芯片传输数据，不考虑数据帧的刷新速率理论上可以实现驱动芯片无限数量的级联。驱动芯片接收数据和转发数据其实属于现有技术的应用范畴。值得注意的是，凡符合能够将按照预设编码规则进行解码/译码的译码器均可以归属到本申请的数据解码单元范畴，凡符合能够将接收的数据进行转发/重发的数据转发器均可以归属到数据转发单元范畴，在数字芯片或数模混合芯片领域已经有诸多成熟的数据解码译码和数据转发方案。目前绝大多数的调光系统是采用基于公认的DMX512协议的通信方案实现灯具的远程通讯操作，该协议是美国剧场技术协会制定的数字多路复用协议，类似的还有Art-Net以太网舞台灯光控制器标准等均兼容于本申请的驱动芯片采用的单线通信协议规则。
[0053] 参见图5，以展示的RGB三色和可选的白色W发光二极管为例：驱动芯片从数据流即通信数据中捕获译码出对应于自身的指定数据，脉冲宽度信号产生器181-1基于该指定数据携带的针对红色二极管RL的占空比信息产生的第一路脉冲宽度调制信号用于驱动恒流驱动模块DR-1，在第一路脉冲宽度调制信号的控制之下恒流驱动模块DR-1产生的电流脉冲信号用于驱动发光二极管RL。同理脉冲宽度信号产生器181-2基于该指定数据携带的针对蓝色二极管BL的占空比信息产生的第二路脉冲宽度调制信号用于驱动恒流驱动模块DR-2，在第二路脉冲宽度调制信号的控制之下恒流驱动模块DR-2产生的电流脉冲信号用于驱动发光二极管BL。同样的有脉冲宽度信号产生器181-3基于该指定数据携带的针对绿色二极管GL的占空比信息产生的第三路脉冲宽度调制信号用于驱动恒流驱动模块DR-3，在第三路脉冲宽度调制信号的控制之下恒流驱动模块DR-3产生的电流脉冲信号用于驱动发光二极管GL。以及白光二极管对应的恒流驱动模块DR-4在脉冲宽度信号产生器181-4产生的第四路脉冲宽度调制信号的控制之下，产生的电流脉冲信号用于驱动白光发光二极管器件。根据应用场合的不同，白光二极管可以作为预留灯色因为很多场合只需要三种基色RGB，但是在某些需要白光二极管的应用场合也可以单独采用白光二极管作为显示灯珠也可以混用WRGB几种颜色。另外利用灰度数据产生脉冲宽度信号是属于现有技术，在可选的实施例中，脉冲宽度信号产生器可利用灰度比较器这种模式将计数数据和灰度数据即占空比信息进行比较得到脉冲宽度调制信号。脉冲宽度调制信号在工作周期内具有高电平时段和低电平时段，譬如在高电平时段脉冲宽度调制信号可以指示恒流驱动模块将产生的恒流提供给发光二极管而使发光二极管导通，相反的在低电平时段脉冲宽度调制信号可以指示恒流驱动模块不再将产生的恒流提供给发光二极管而使发光二极管无法导通，相当于确定发光二极管在周期内的点亮时间和熄灭时间。
[0054] 参见图5，驱动芯片具有稳定电路190并用于将供给发光二极管的供电电压稳定在预设电压范围内。电源输入端VCC是相对于电位参照端GND的电位，允许电位参照端是地电位或其他可选电势的电位甚至是浮地电位或负电位。稳定电路190作用之一在于平衡驱动芯片的功率消耗。假设驱动芯片本身接收的输入功率远远超出它本身输出的功率则大部分的功率会转化成热量，意味着驱动芯片自身的温度会有较大程度的升高，这会引起驱动芯片的可靠性问题甚至工作异常，尤其是鉴于驱动芯片以集成电路的形式出现则基于半导体材料的晶体管等元器件因为温度变化带来的参数偏移更为明显。即便是使用辅助的散热片等装置，在某些特殊的场合略高的温度还是会造成无法避免的劣势。且以发光二极管这种负载为例，当参与产生恒定电流的各个晶体管在面临温度升高时，可能会影响到电流的恒定精度，而负载电流无疑是控制发光二极管的核心参数如果它不精准则最直观的体现是视觉色差等问题。不仅仅是参与产生恒定电流的各个晶体管会受到负面影响，整块集成电路里面的所有元器件都会直接或间接的受到负面影响。在可选的实施例中，关于驱动芯片如何平衡功率转换方面的功率消耗，较佳的可以和稳压电路配合使用，在稳压电路调整并稳定输入端VCC电压的过程中，由稳压电路190动态调节外部分立电阻RH的功率损耗使得其功率损耗随着VCC电压的升高而增大或者是外部分立电阻RH的功率损耗随着电源输入端VCC电压的减少而降低。当供电电压趋于增加时如果没有使用外部分立电阻的功能，则与发光二极管负载串联耦合的恒流驱动模块所承担的电压压降势必抬升而发生前文记载的产生温升，因为由于发光二极管两端的压降大致就近似等于发光二极管自身的正向导通压降，随着供电电压的增大该导通压降也不会大幅度的增加所以输入功率增大但针对发光二极管负载的输出功率不变，当供电电压陡增时超过负载压降的电压将会全部加载在类似于恒流驱动模块这些产生恒流的电流驱动电路上，导致电流驱动电路功耗增加从而温度升高即当供电电压升高时更多的输入功率被恒流驱动模块所吸收。这种情形是要极力避免的因为温升引起驱动电路中晶体管或元器件的参数偏移所带来的后果是驱动电流相对预期值的轻度或重度偏移，会产生诸多负面影响如色偏色差。若电源输入端处的供电电压增大所产生的额外输入功耗几乎被外部电阻RH以热量的形式辐射掉，则完全可以避免与发光二极管串联的恒流驱动模块产生不必要的温升。稳压电路190使用齐纳二极管等稳压二极管尽管也能实现稳压但在调节功率方面略有不足。稳压电路190在动态调节外部分立电阻RH的功率损耗时，可通过调节流经分立电阻RH的电流随着供电电压的升高而增大或者是流经分立电阻RH的电流随着供电电压的减少而降低。
[0055] 参见图5，在可选的实施例中，稳压电路190和外部分立电阻RH串联耦合在供电电压端也即电源输入端VCC和电位参照端GND之间。电压稳定模块102可采用具有阴极和阳极及电压参考端的三端可调并联稳压器/三端可调并联稳压集成电路，连在供电电压的电源输入端VCC和电位参照端GND之间的分压器具有一个分压节点，并联稳压器的电压参考端可耦合到分压节点。譬如电阻分压器的两个电阻连在VCC-GND之间且两个电阻的互连处即为分压节点，分压节点处的电位输入到三端可调并联稳压集成电路的电压参考端。图中未示意出的电阻分压器连在VCC-GND之间且该分压器属于对供电电压进行采样的采样电路。还设置可调并联稳压器的阳极耦合到电位参照端GND即地端以及在并联稳压器的阴极与供电的电源输入端VCC之间设置外部分立电阻RH，可调并联稳压器的阴极耦合到端口RI所以分立电阻RH相对于驱动芯片而言是连接在端口RI和电源输入端之间。稳压电路的作用之二在于实现VCC-GND之间电压压降的稳压，不仅仅将供电电压和参考地之间的电压即VCC-GND之间的电压稳定在预设电压范围，而且稳压电路还需要同步的实现功率平衡来避免驱动芯片在工作阶段的温升。在可选的实施例中注意前述的可调式并联稳压器(Adjustable precision shunt regulator)有时候也称之为三端并联稳压器或三端并联稳压电路(three-terminal shunt regulator)因此它既可以单独使用又可以集成到集成电路中作为驱动芯片的部分功能模块。
[0056] 参见图5，应当注意区分驱动芯片和初始半导体晶片之间的区别，在业界由晶圆制造阶段制备出承载各个功能模块的半导体晶片或说集成电路。图5所展示的就是裸晶片带有的各个功能模块，后续仍然需要在封装测试阶段将个体的裸晶片从晶圆上切割分离和进行塑封工序，裸晶片被环氧树脂类的塑封体密封包覆以后它的各个端口需要通过引线或其他的导体连接到塑封体配置的金属引脚上才称之为完整的芯片。设计的半导体晶片或集成电路的各端口在封装工序中对应于指定的引脚，图1的驱动芯片使用图5的晶片则驱动芯片的引脚具备对应的关系：电源输入端VCC连到引脚LF1，电位参照端GND连到金属引脚LF3，信号输入端DI连到引脚LF4，信号输出端DO连到引脚LF8，稳压电路采用的三端可调并联稳压集成电路的阴极耦合到端口RI及端口RI连到引脚LF2。
[0057] 参见图5，在可选的实施例中，和恒流驱动模块DR-1串联耦合在电源输入端与电位参照端之间的发光二极管RL的阴极对接端口R，并且发光二极管RL的阳极还对接到电源输入端，意味着恒流驱动模块DR-1产生的用于驱动发光二极管RL的电流脉冲信号从该端口R处流经恒流驱动模块DR-1再流向电位参照端，端口R连到引脚LF5。
[0058] 参见图5，在可选的实施例中，和恒流驱动模块DR-2串联耦合在电源输入端与电位参照端之间的发光二极管BL的阴极对接端口B，并且发光二极管BL的阳极还对接到电源输入端，意味着恒流驱动模块DR-2产生的用于驱动发光二极管BL的电流脉冲信号从该端口B处流经恒流驱动模块DR-2再流向电位参照端，端口B连到引脚LF7。
[0059] 参见图5，在可选的实施例中，和恒流驱动模块DR-3串联耦合在电源输入端与电位参照端之间的发光二极管GL的阴极对接端口G，并且发光二极管GL的阳极还对接到电源输入端，意味着恒流驱动模块DR-3产生的用于驱动发光二极管GL的电流脉冲信号从该端口G处流经恒流驱动模块DR-3再流向电位参照端，端口G连到引脚LF6。
[0060] 参见图5，在可选的实施例中，和恒流驱动模块DR-4串联耦合在电源输入端与电位参照端之间的白色发光二极管的阴极对接端口W，并且白色发光二极管的阳极还对接到电源输入端，意味着恒流驱动模块DR-4产生的用于驱动白色发光二极管的电流脉冲信号从该端口W处流经恒流驱动模块DR-4再流向电位参照端。注意本实施例仅以三基色作为代表来阐释发明机制，所以预留的端口W悬空并没有连到任何引脚。如果是使用三基色和白色发光二极管则端口W需要连到驱动芯片配置的一个额外引脚上，而且设置白色的发光二极管从驱动芯片外部连在电源输入端与该额外引脚之间。
[0061] 参见图5，在可选的实施例中，以脉冲宽度信号产生器181-1和红色发光二极管以及配套的恒流驱动模块DR-1为例来阐释驱动机制：数据处理模块180提取到通信数据中的属于该驱动芯片的指定数据，脉冲宽度信号产生器181-1基于属于该驱动芯片的指定数据中所携带的针对红色二极管RL的占空比信息，产生的第一路脉冲宽度调制信号用于驱动恒流驱动模块DR-1。第一路脉冲宽度调制信号在每个工作周期内的第一逻辑态譬如高电平可指示恒流驱动模块DR-1输出的具有固定电流值的电流脉冲信号直接去点亮红色发光二极管器件；第一路脉冲宽度调制信号在每个工作周期内的第二逻辑态譬如低电平可指示恒流驱动模块DR-1禁止向红色发光二极管器件提供导通电流，从而可以熄灭或关断红色发光二极管器件。值得一提的是，只要恒流驱动模块能够产生恒定电流而且恒流驱动模块在受到脉冲宽度调制信号的控制下，要么恒流驱动模块输出具有固定电流值的电流脉冲信号来点亮发光二极管器件，要么恒流驱动模块禁止向发光二极管器件提供导通电流从而熄灭或关断发光二极管器件，凡是这样的恒流驱动模块都符合本申请所定义的可产生电流脉冲信号的恒流驱动模块。换言之，基于对外部输入的通信数据进行译码的通讯功能和利用脉冲宽度信号产生器，驱动芯片根据通讯功能接收的表征不同占空比的通信数据来产生脉冲宽度调制信号，在工作周期中脉冲宽度调制信号控制恒流驱动模块提供给发光二极管的脉冲电流的关断或接通，确定发光二极管在每个工作周期内的通电时间。
[0062] 参见图5，在可选的实施例中，任何一级驱动芯片配备的多色发光二极管器件或像素点至少配备有颜色不同的多通道LED，其中任一通道的LED和与之对应的恒流驱动模块串联耦合在电源输入端与电位参照端之间，使恒流驱动模块被触发产生的电流脉冲信号流经与其串联的一个通道的LED。譬如红色灯珠通道即发光二极管RL和与之对应的恒流驱动模块串联耦合在电源输入端与电位参照端之间，使恒流驱动模块DR-1被触发产生的电流脉冲信号流经与其串联的红色灯珠通道也即RL，从而根据与RL通道相对应的占空比信息来表征RL这一通道LED的灰阶亮度。同样的还可以与根据BL通道相对应的占空比信息来表征BL这一通道LED的灰阶亮度，以及还可以根据与GL通道相对应的占空比信息来表征GL这一通道LED的灰阶亮度，最终可以由多类别灰阶的多通道LED通过颜色的叠加实现混色。格拉斯曼定律及色度图指出在相加混色时改变红绿蓝三原色的相对亮度比可得到不同颜色。在混色时通过改变红绿蓝颜色的发光二级管在循环周期中的点亮时间来改变各种颜色发光二级管的亮度比，本质上等效于改变混色时三原色的相对亮度比从而在发光二极管灰度级变化时得到不同的颜色，这属于期望显示内容的形式之一，并且主要是由不同灰阶的基色相加混色获取色彩斑斓之效果。在混色时通过改变红绿蓝三种颜色发光管各自在工作周期中的点亮时间，改变各颜色发光LED的平均电流和亮度比即可改变混色时三原色的相对亮度比和使得发光二极管灰度级变化时得到不同的颜色。
[0063] 参见图6，假设在某个现场应用中景观亮化灯条具有数量庞大的像素点，意味着驱动芯片的数量非常多以至于要求正极电源线VSP+到负极电源线VSP-之间的电压值足够高才能让所有驱动芯片配备的二极管被点亮，这些应用场景往往要求几百伏特的供电电压是非常常见的使用条件，图1中K的取值较大就会出现这种情形。甚至灯条的某些驱动芯片因为供电电压不够高时还需要添加额外的直流转直流升压电路来抬高电压，实际上安全电压仅仅只有几十伏特。多级驱动芯片CHIP1-CHIPM和CHIP'1-CHIP'N连接成第一和第二类串接供电模式，可以使用低的供电电压并依然符合单线通讯的级联规则。
[0064] 参见图6，先行划定多级驱动芯片中的部分驱动芯片CHIP1-CHIPM为第一类串接供电模式。串接的多个芯片中首个驱动芯片CHIP1的电位参照端GND即引脚LF3耦合到负极电源线VSP-，串接的多个芯片中最后一个驱动芯片CHIPM的电源输入端VCC即金属引脚LF1则耦合到正极电源线VSP+。注意第一类串接供电模式的多个驱动芯片中任意某前一个驱动芯片的电源输入端耦合到相邻后一个驱动芯片的电位参照端。举例说明譬如驱动芯片CHIP1的电源输入端也即引脚LF1耦合到驱动芯片CHIP2的电位参照端也即引脚LF3，举例说明譬如有第M-1级的驱动芯片的电源输入端即引脚LF1耦合到后面驱动芯片CHIPM的电位参照端即引脚LF3。还可以参照图3所示。
[0065] 参见图6，先行划定多级驱动芯片中的部分驱动芯片CHIP'1-CHIP'N为第二类串接供电模式。串接的多个芯片中首个驱动芯片CHIP'1的电源输入端VCC引脚LF1耦合到正极电源线VSP+，串接的多个芯片中最后一个未展示的驱动芯片CHIP'N的电位参照端也即引脚LF3则是耦合到负极电源线VSP-。注意第二类串接供电模式的多个驱动芯片中任意后一个驱动芯片电源输入端耦合到相邻前一个驱动芯片的电位参照端。举例说明譬如某后一个驱动芯片CHIP'2的电源输入端VCC也即引脚LF1耦合到相邻前一个记载为驱动芯片CHIP'1的电位参照端GND即引脚LF3，第N个的驱动芯片CHIP'N的电源输入端则是耦合到前一个即第N-1个驱动芯片的电位参照端。还可以参照图4所示。
[0066] 参见图6，多级驱动芯片中为第一类串接供电模式的驱动芯片之数量为M而第二类串接供电模式的驱动芯片之数量为N。实质上也允许其他数量的第一类串接供电模式下的驱动芯片和其他数量的第二类串接供电模式下的驱动芯片：第一类串接供电模式下的驱动芯片可以是一组或多组，第二类串接供电模式下的驱动芯片也可以是一组或多组。若规定驱动芯片CHIP1-CHIPM定义为第一组驱动芯片而驱动芯片CHIP'1-CHIP'N定义为第二组驱动芯片，正极电源线VSP+到负极电源线VSP-之间除了布局单个第一组驱动芯片和单个第二组驱动芯片之外，还可以再连接更多数量的第一组驱动芯片以及连接更多数量的第二组驱动芯片。设数量为X的第一组驱动芯片连在正极电源线和负极电源线之间及数量为Y的第二组驱动芯片连在正极电源线和负极电源线之间，自然数X和Y≥2。
[0067] 参见图6，在可选的实施例中，前一级驱动芯片的信号输出端通过耦合电容连接到相邻后一级驱动芯片的信号输入端。典型的譬如在具有一组或多组第一类串接供电模式下的多个驱动芯片中，驱动芯片CHIP1的信号输出端DO即引脚LF8通过耦合电容C2连接到相邻后一级驱动芯片CHIP2的信号输入端DI即引脚LF4；在具有一组或多组第二类串接供电模式下的多个驱动芯片中，驱动芯片CHIP'2的信号输入端DI即引脚LF4通过耦合电容C2连接到相邻前一级即CHIP'1驱动芯片的信号输出端DO即引脚LF8。在其他的可选实施例中，任何一个驱动芯片为了稳压的需求，还可以在它的电源输入端和电位参照端设置电容器，譬如在引脚LF1与引脚LF3之间连接电容器C1。
[0068] 参见图6，注意所有的这些级联芯片仍然满足单线通讯：第一类串接供电模式中的诸多驱动芯片CHIP1-CHIPM中最后一个驱动芯片CHIPM信号输出端DO即引脚LF8耦合到第二类串接供电模式中诸多驱动芯片CHIP'1-CHIP'N中首个驱动芯片CHIP'1具有的信号输入端DI即引脚LF4。驱动芯片CHIPM的信号输出端可通过耦合电容C2连到它相邻的后级驱动芯片CHIP'1的信号输入端。按照以上的这种规律，譬如以单线通讯的方式将发送给首个第一级的驱动芯片CHIP1的通信数据依次先后传递给串联级联连接的各级驱动芯片而且在第一类串接供电模式中通信数据从CHIP1传递到CHIPM，第一类串接供电模式下的多个驱动芯片中末尾最后一个驱动芯片CHIPM的信号输出端耦合到第二类串接供电模式中首个第一级驱动芯片CHIP'1的信号输入端。换言之，相当于第一类串接供电模式的多个驱动芯片中通信数据从CHIP1传递到CHIPM然后继续传递到第二类串接供电模式下的多个驱动芯片中，在第二类串接供电模式下的多个驱动芯片中该通信数据是从首个驱动芯片CHIP'1传递到末尾的最后一个驱动芯片CHIP'N。
[0069] 参见图7，级联芯片满足单线通讯的另一方案：第二类串接供电模式下的多个驱动芯片中末尾最后一个驱动芯片的信号输出端耦合到第一类串接供电模式下的多个驱动芯片中首个驱动芯片的信号输入端。在可选的实施例中，譬如以单线通讯的方式将发送给作为首个第一级驱动芯片CHIP'1的通信数据依次先后传递给第二类串接供电模式下的串联连接的各级驱动芯片CHIP'1-CHIP'N，第二类串接供电模式下的多个驱动芯片中该通信数据从首个驱动芯片CHIP'1传递到末尾的驱动芯片CHIP'N。需要注意的是在第二类串接供电模式下的多个驱动芯片中，末尾最后一个驱动芯片CHIP'N的信号输出端耦合到第一类串接供电模式下的首个驱动芯片CHIP1的信号输入端，驱动芯片CHIP'N的信号输出端可通过耦合电容C2连到它后级的驱动芯片CHIP1的信号输入端。第二类串接供电模式下的驱动芯片中通信数据从CHIP'1传递到CHIP'N然后继续传递到第一类串接供电模式下的驱动芯片中，第一类串接供电模式下数据从首个驱动芯片CHIP1传递到末尾的最后一个驱动芯片CHIPM。由于半导体芯片的工艺不一致性和使用环境的差异等因素会造成在传输数据过程中表征数据信息的脉冲宽度会逐级渐宽或渐窄，在级联芯片较多时脉冲宽度甚至会消失或不足以表征所携带的信息，最终数据传输受级联芯片数量和传输距离限制，数据无法无达到高速远距离的数据传输要求，本申请旨在解决该等问题而且作为安全级电压在负极电源线与正极电源线之间的电压可允许输入几十伏特。
[0070] 参见图7，设计了为第一类串接供电模式下的多级驱动芯片CHIP1-CHIPM供电的同时还可以在电源线上布置恒定电流源CS，譬如在驱动芯片CHIPM的电源输入端和正极电源线之间布置有恒定电流源，虽然图中没有示意，也可以在驱动芯片CHIP1的电位参照端和负极电源线之间布置恒定电流源，甚至在任意后一个驱动芯片的电位参照端和相邻的前一个驱动芯片的电源输入端之间布置恒定电流源。譬如在驱动芯片CHIP2的电位参照端和驱动芯片CHIP1的电源输入端之间布置恒定电流源。在可选实施例中设计使多级驱动芯片CHIP1-CHIPM与恒定电流源CS串联在正极电源线与负极电源线之间，从而将它们中的任何一个驱动芯片的电源输入端流向电位参照端的电流固持在预设的电流范围内但要注意该预设的电流范围是实质上由恒定电流源来决定的。
[0071] 参见图7，设计为第二类串接供电模式下的多级驱动芯片CHIP'1-CHIP'N供电的同时还可以在电源线上布置恒定电流源CS，譬如在驱动芯片CHIP'1的电源输入端和正极电源线之间布置有恒定电流源，虽然图中没有示意，可以在驱动芯片CHIP'N的电位参照端和负极电源线之间布置恒定电流源，甚至在任意前一个驱动芯片的电位参照端和相邻的后一个驱动芯片的电源输入端之间布置恒定电流源。譬如在第N-1个驱动芯片的电位参照端和相邻第N个驱动芯片CHIP'N的电源输入端之间布置恒定电流源。在可选的实施例中设计使多级驱动芯片CHIP'1-CHIP'N与恒定电流源CS串联在正极电源线与负极电源线之间，从而将任何驱动芯片的电源输入端流向电位参照端的电流固持在预设的电流范围内，注意这个预设的电流范围是实质上由选取的恒定电流源来决定的。
[0072] 参见图7，针对前文记载的SOP封装类型的每一个驱动芯片而言：等效于芯片电源输入端的引脚LF1和等效于是稳压电路中三端并联稳压器阴极的引脚LF2之间连接有外部的分立电阻RH，引脚LF1和等效于电位参照端的引脚LF3间连有电容器C1，另外还有各通道LED的阳极均连到引脚LF1以撷取工作电压，RL-GL-BL各通道LED的阴极分别通过引脚LF5-LF7连到各自对应的恒流驱动模块，以便在发光二极管被点亮时获得稳定的导通电流大小值。每一个驱动芯片中还具有相当于是信号输入端DI的引脚LF4和相当于是信号输出端DO的引脚LF8。
[0073] 参见图8，区别于前文在图1-7中描述的驱动芯片，前文记载的驱动芯片是将半导体晶片或说集成电路与被驱动的发光二极管是分开独立设置的，也就是说塑封包覆住半导体晶片或说集成电路的塑封体并未将发光二极管集成在内。所以使用图5的晶片则驱动芯片的引脚具备对应关系：电源输入端VCC连到金属引脚LF1，电位参照端GND连到金属引脚LF3，信号输入端DI连到引脚LF4，信号输出端DO连到引脚LF8，稳压电路采用的三端可调并联稳压集成电路的阴极耦合到端口RI及端口RI连到引脚LF2，以及余下的其他各个R端口G端口B端口分别连到引脚LF5-LF7。
[0074] 参见图8，在可选的实施例中，此时驱动芯片是直接将半导体晶片或说集成电路与被驱动的发光二极管RL/BL/GL直接集成的，也就是说，塑封包覆住半导体晶片或说集成电路的环氧树脂类的塑封体ENCAP还额外将各个发光二极管封装在塑封体ENCAP内部以至于驱动芯片自身就可以视为附带有各路发光二极管的显示像素点。唯独需要注意的是只不过用于塑封/密封/安置颜色不同的各个发光二极管RL/BL/GL的局部塑封料或其他等同物应当是透明的，透明区域可以先行定义为显示区或透镜区LENS，以便于发光二极管发射的光线具有可视性。图9中用圆形区域框定的塑封区域即为透镜区LENS，透镜区周边的其他塑封材料可以不透光，各路发光二极管可以透过透镜区LENS射出光线。作为对比和更详细的理解，图8中展示的驱动芯片和图1-7中展示的驱动芯片的区别主要就在于将发光二极管密封到用于塑封半导体晶片的塑封体ENCAP内部，其他的部分两者并无大的差异则图8的驱动芯片因为不需要对接外部发光二极管所以会节省若干引脚。
[0075] 参见图8，并结合图5的实施例，和恒流驱动模块DR-1串联耦合在电源输入端与电位参照端之间的发光二极管RL的阴极对接端口R，并且发光二极管RL的阳极还对接到电源输入端，意味着恒流驱动模块DR-1产生的用于驱动发光二极管RL的电流脉冲信号从该端口R处流经恒流驱动模块DR-1再流向电位参照端，考虑到端口R连同对应的发光二极管RL都被密封到塑封体ENCAP内部所以端口R无需连到任何外部引脚。
[0076] 参见图8，并结合图5的实施例，和恒流驱动模块DR-2串联耦合在电源输入端与电位参照端之间的发光二极管BL的阴极对接端口B，并且发光二极管BL的阳极还对接到电源输入端，意味着恒流驱动模块DR-2产生的用于驱动发光二极管BL的电流脉冲信号从该端口B处流经恒流驱动模块DR-2再流向电位参照端，考虑到端口B连同对应的发光二极管BL都被密封到塑封体ENCAP内部所以端口B无需连到任何外部引脚。
[0077] 参见图8，并结合图5的实施例，和恒流驱动模块DR-3串联耦合在电源输入端与电位参照端之间的发光二极管GL的阴极对接端口G，并且发光二极管GL的阳极还对接到电源输入端，意味着恒流驱动模块DR-3产生的用于驱动发光二极管GL的电流脉冲信号从该端口G处流经恒流驱动模块DR-3再流向电位参照端，考虑到端口G连同对应的发光二极管GL都被密封到塑封体ENCAP内部所以端口G无需连到任何外部引脚。
[0078] 参见图8，上文利用RGB三色灯珠作为范例来解释封装体的各个对接到灯珠的引脚和半导体晶片内部各个恒流驱动模块之间的耦合关系，实质上随着灯珠种类的增加只要适当增加对应的恒流驱动模块和脉冲宽度信号产生器即可。值得一提的是，各个灯珠各自对应的脉冲宽度信号产生器还可以驱动共同的一个公共恒流驱动模块，此时各个灯珠的阴极均耦合到同一公共恒流驱动模块，只不过和某个颜色灯珠对应的脉冲宽度信号产生器在驱动这个共同的公共恒流驱动模块时需要适当改变公共恒流驱动模块产生的电流脉冲信号的大小值。在可选的实施例中，譬如脉冲宽度信号产生器181-1基于通信数据被解码后的指定数据所携带的针对红色灯珠的占空比信息产生的第一路脉冲宽度调制信号用于驱动恒流驱动模块DR-1，第一路脉冲宽度调制信号控制恒流驱动模块DR-1产生的第一电流脉冲信号用于驱动红色发光器件。脉冲宽度信号产生器181-2基于通信数据被解码后的指定数据所携带的针对蓝色灯珠的占空比信息产生的第二路脉冲宽度调制信号用于驱动恒流驱动模块DR-1，第二路脉冲宽度调制信号控制恒流驱动模块DR-1产生的第二电流脉冲信号用于驱动蓝色发光器件。脉冲宽度信号产生器181-3基于通信数据被解码后的指定数据所携带的针对绿色灯珠的占空比信息产生的第三路脉冲宽度调制信号用于驱动恒流驱动模块DR-1，第三路脉冲宽度调制信号控制恒流驱动模块DR-1产生的第三电流脉冲信号用于驱动绿色灯珠，三基色混合就可以等效于一个像素点，但是三基色发光二极管均可以共用同一个公共恒流驱动模块来产生驱动电流。
[0079] 参见图9，采用图8和图5的实施例则驱动芯片的引脚具备对应关系：接收供电电压的电源输入端VCC连到引脚LD4，电位参照端GND连到引脚LD2和LD5，以及还有信号输入端DI连到引脚LD3，信号输出端DO连到引脚LD6，稳压电路190采用的三端可调并联稳压集成电路的阴极耦合到端口RI及端口RI连到引脚LD1。
[0080] 参见图9，在可选的实施例中，前一级驱动芯片的信号输出端通过耦合电容连接到相邻后一级驱动芯片的信号输入端。典型的譬如在具有一组或多组第一类串接供电模式下的多个驱动芯片中，驱动芯片CHIP1的信号输出端DO即引脚LD6通过耦合电容C2连接到相邻后一级驱动芯片CHIP2的信号输入端DI即引脚LD3。在具有一组或多组第二类串接供电模式下的多个驱动芯片中，驱动芯片CHIP'2的信号输入端DI即引脚LD3通过耦合电容C2连接到前一级驱动芯片CHIP'1的信号输出端DO即引脚LD6。在其他的可选的实施例中，任何一级驱动芯片为了稳压的需求，还可以在它的电源输入端和电位参照端设置电容器，譬如在引脚LD4与引脚LD5或LD2之间连接电容器C1。在驱动芯片的表示电源输入端的引脚LD4和表示RI端口的引脚LD1之间连接电阻RH。
[0081] 参见图9，先行划定多级驱动芯片中的部分驱动芯片CHIP1-CHIPM为第一类串接供电模式。首个驱动芯片CHIP1的电位参照端GND引脚LD2连到负极电源线VSP-而且该第一类串接供电模式中最后一个驱动芯片CHIPM的电源输入端VCC引脚LD4则是耦合到正极电源线VSP+。第一类串接供电模式的多个驱动芯片中任意前一个驱动芯片的电源输入端耦合到相邻后一个驱动芯片的电位参照端。举例说明譬如驱动芯片CHIP1的电源输入端VCC即引脚LD4耦合到驱动芯片CHIP2的电位参照端GND引脚LD2，举例说明譬如第M-1个的驱动芯片的电源输入端VCC即引脚LD4耦合到相邻的后一个驱动芯片CHIPM的电位参照端GND即引脚LD2。
[0082] 参见图9，先行划定多级驱动芯片的部分驱动芯片CHIP'1-CHIP'N为第二类串接供电模式。首个驱动芯片CHIP'1的电源输入端VCC引脚LD4连到正极电源线VSP+而且该第二类串接供电模式中的最后一个驱动芯片即图10最后一个驱动芯片CHIP'N的电位参照端GND即引脚LD2则耦合到负极电源线VSP-。第二类串接供电模式下的多个驱动芯片中任意后一个驱动芯片电源输入端耦合到相邻前一个驱动芯片的电位参照端。譬如图示的某后一个驱动芯片CHIP'2的电源输入端VCC即引脚LD4耦合到它的相邻前一个驱动芯片CHIP'1的电位参照端GND即引脚LD5。
[0083] 参见图9，注意所有这些级联芯片仍然满足单线通讯：第一类串接供电模式下的诸多驱动芯片CHIP1-CHIPM中最后一个驱动芯片CHIPM信号输出端DO即引脚LD6耦合到第二类串接供电模式下的诸多驱动芯片CHIP'1-CHIP'N中首个驱动芯片CHIP'1的信号输入端DI也即引脚LD3，驱动芯片CHIPM的信号输出端可通过耦合电容C2连到它后级的驱动芯片CHIP'1的信号输入端。按照以上的这种规律，譬如以单线通讯的方式将发送给首个第一级的驱动芯片CHIP1的通信数据依次先后传递给串联级联连接的各级驱动芯片而且在第一类串接供电模式中通信数据从CHIP1传递到CHIPM，第一类串接供电模式下的多个驱动芯片中末尾最后一个驱动芯片CHIPM的信号输出端耦合到第二类串接供电模式中首个第一级驱动芯片CHIP'1的信号输入端。换言之，相当于第一类串接供电模式的多个驱动芯片中通信数据从CHIP1传递到CHIPM然后继续传递到第二类串接供电模式下的多个驱动芯片中，详细而言在第二类串接供电模式下的多个驱动芯片中该通信数据是从首个驱动芯片CHIP'1传递到末尾的驱动芯片CHIP'N。
[0084] 参见图10，级联芯片满足单线通讯的另一方案：第二类串接供电模式下的多个驱动芯片中末尾最后一个驱动芯片的信号输出端耦合到第一类串接供电模式下的多个驱动芯片中首个驱动芯片的信号输入端。在可选的实施例中，譬如以单线通讯的方式将发送给作为首个第一级的驱动芯片CHIP'1的通信数据依次先后传递给第二类串接供电模式下的串联连接的各级驱动芯片CHIP'1-CHIP'N，第二类串接供电模式下的多个驱动芯片中通信数据从首个驱动芯片CHIP'1传递到末尾的驱动芯片CHIP'N。第二类串接供电模式下的诸多驱动芯片中末尾驱动芯片CHIP'N的信号输出端连到第一类串接供电模式下中的首个驱动芯片CHIP1的信号输入端，驱动芯片CHIP'N的信号输出端即引脚LD6可通过耦合电容C2连到后级的驱动芯片CHIP1的信号输入端即引脚LD3。第一类串接供电模式下通信数据从驱动芯片CHIP1依次传递到CHIPM。图1-7的其他各项技术特征譬如布置恒定电流源CS及分立电阻RH等方案同样也适用于图9-10的实施例。
[0085] 以上通过说明和附图的内容，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言阅读上述说明后，各种变化和修正无疑将显而易见。因此所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容都应认为仍属本发明的意图和范围内。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 显示系统和使其帧驱动时序同步的方法 | 2020-11-02 | 0 |
| 发光二极管显示系统以及影像检测方法 | 2020-12-03 | 1 |
| 一种基于层状磁流变弹性体的位移传感器 | 2020-08-09 | 0 |
| 一种新型捕蚊器 | 2021-09-03 | 1 |
| 蔬菜（黄瓜）大棚温度自动控制器 | 2020-09-17 | 0 |
| 背光模组及其驱动方法、显示装置 | 2022-01-31 | 0 |
| 一种发光浮针 | 2020-10-09 | 0 |
| 一种无人机电池充放电开关 | 2022-12-20 | 1 |
| 一种自适应超声波洁牙机 | 2022-03-26 | 0 |
| 一种光学测距模组 | 2021-01-17 | 2 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈