Constant current source circuit
专利汇可以提供Constant current source circuit专利检索，专利查询，专利分析的服务。并且PURPOSE: To provide the constant current source circuit suppressing deterioration in a mirror coefficient in a current mirror circuit due to fluctuation in a power supply voltage so as to output a constant current.
CONSTITUTION: An emitter of an NPN transistor(TR) 2 driven by a constant current to supply a constant collector current is connected to a low potential side power supply G via a resistor R2 and a collector of the NPN TR 2 is connected to a collector of a PNP TR 3 of PNP TR pairs Tr3, Tr4 forming the current mirror circuit, and at least one PNP TR 5 whose collector is connected to the emitter of the NPN TR 2 is connected in parallel with the PNP TR 3.
COPYRIGHT: (C)1993,JPO&Japio，下面是Constant current source circuit专利的具体信息内容。
該ＮＰＮトランジスタにはコレクタを前記ＰＮＰトランジスタのエミッタに接続する少なくとも一つのＮＰＮトランジスタを並列に接続したことを特徴とする定電流源回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は定電流を出力可能とする定電流源回路に関するものである。 近年の半導体集積回路ではその動作の高精度化が益々要請されているため、その半導体集積回路内で使用される定電流源回路の出力電流の精度を向上させる必要がある。
【０００２】
【従来の技術】従来の定電流源回路の一例を図７に従って説明すると、カレントミラー回路を構成するＮＰＮトランジスタＴr1，Ｔr2は互いにベースが接続されるとともにエミッタは抵抗Ｒ１，Ｒ２を介して低電位側電源としてのグランドＧに接続されている。
【０００３】前記トランジスタＴr1のコレクタ及びベースには電流源１から定電流が供給され、前記トランジスタＴr2のコレクタはＰＮＰトランジスタＴr3のコレクタ及びベースに接続されている。 トランジスタＴr3のエミッタは高電位側電源Ｖccに接続され、ベースはＰＮＰトランジスタＴr4のベースに接続されている。 また、トランジスタＴr4のエミッタは電源Ｖccに接続され、コレクタはグランドＧに接続されている。
【０００４】このような構成により、トランジスタＴr
1，Ｔr2でカレントミラー回路が構成され、トランジスタＴr3，Ｔr4でカレントミラー回路が構成されて、トランジスタＴr1に流れる定電流に対応する電流Ｉ1 がトランジスタＴr3，Ｔr2に流れ、その電流Ｉ1 に対応する電流Ｉ2 がトランジスタＴr4に流れて定電流を出力するようになっている。
【０００５】
【発明が解決しようとする課題】ところが、上記のような定電流回路ではトランジスタＴr3，Ｔr4によるカレントミラー回路において電源Ｖccが変動するとアーリー効果によりミラー係数が劣化する。
【０００６】すなわち、バイポーラトランジスタではそのベース電流が同一であってもコレクタ・エミッタ間電圧ＶCEが大きくなるほどそのコレクタ電流も大きくなる性質がある。 そして、トランジスタＴr3においてはトランジスタＴr2と抵抗Ｒ２とが直列に接続されるとともにトランジスタＴr2のコレクタ電流により充分なベース電流が供給されて飽和状態で動作するため、そのコレクタ・エミッタ間電圧ＶCEはそのベース・エミッタ間電圧Ｖ
BEとほぼ等しくなる。
【０００７】一方、トランジスタＴr4においてはそのコレクタ・エミッタ間電圧ＶCEはほぼ電源Ｖccの電圧に等しくなる。 上記のようにトランジスタＴr3，Ｔr4におけるコレクタ・エミッタ間電圧ＶCEの差に基づいて両トランジスタＴr3，Ｔr4に流れるコレクタ電流Ｉ1 ，Ｉ2 に差が生じ、図８に示す関係となる。
【０００８】すなわち、図８に基づいて求められるアーリー電圧をＶA とすると、トランジスタＴr3，Ｔr4に流れるコレクタ電流Ｉ1 ，Ｉ2 の関係は、
【０００９】
【数１】Ｉ1 ／（ＶA ＋ＶBE）＝Ｉ2 ／（ＶA ＋Ｖcc） となり、この式に基づいてミラー係数Ｉ2 ／Ｉ1 を求めると、
【００１０】
【数２】Ｉ2 ／Ｉ1 ＝（ＶA ＋Ｖcc）／（ＶA ＋ＶBE） となる。 そして、例えばＶA ＝３０，ＶBE＝０．７として電源Ｖccが変動した場合のミラー係数Ｉ2 ／Ｉ1 を表１に示す。
【００１１】
【表１】
【００１２】すなわち、上記定電流源回路では前記アーリー効果により電源Ｖccの変動に基づいてミラー係数Ｉ
2 ／Ｉ1 の劣化が大きいという問題点がある。 この発明の目的は、電源電圧の変動によるカレントミラー回路のミラー係数の劣化を抑制して定電流を出力し得る定電流源回路を提供することにある。
【００１３】
【課題を解決するための手段】図１は本発明の原理説明図である。 すなわち、一定のコレクタ電流を流すように定電流駆動されるＮＰＮトランジスタＴr2のエミッタが抵抗Ｒ２を介して低電位側電源Ｇに接続され、前記ＮＰ
ＮトランジスタＴr2のコレクタがカレントミラー回路を構成するＰＮＰトランジスタＴr3，Ｔr4の一方のＰＮＰ
トランジスタＴr3のコレクタに接続され、該ＰＮＰトランジスタＴr3にはコレクタを前記ＮＰＮトランジスタＴ
r2のエミッタに接続する少なくとも一つのＰＮＰトランジスタＴr5が並列に接続されている。
【００１４】また、上記構成のＰＮＰトランジスタとＮ
ＰＮトランジスタとを入れ換えて、一定のコレクタ電流を流すように定電流駆動されるＰＮＰトランジスタのエミッタが抵抗を介して高電位側電源に接続され、前記Ｐ
ＮＰトランジスタのコレクタがカレントミラー回路を構成するＮＰＮトランジスタの一方のＮＰＮトランジスタのコレクタに接続され、該ＮＰＮトランジスタにはコレクタを前記ＰＮＰトランジスタのエミッタに接続する少なくとも一つのＮＰＮトランジスタが並列に接続されるように構成することもできる。
【００１５】
【作用】ＰＮＰトランジスタＴr3に並列に接続される少なくとも一つのＰＮＰトランジスタＴr5によりカレントミラー回路を構成するＰＮＰトランジスタＴr3，Ｔr4のアーリー効果が抑制され、ミラー係数が向上する。
【００１６】
【実施例】以下、この発明を具体化した第一の実施例を図２に従って説明する。 なお、前記従来例と同一構成部分は同一符号を付して説明する。
【００１７】前記トランジスタＴr3のベースにはトランジスタＴr5のベースが接続され、同トランジスタＴr5のエミッタは電源Ｖccに接続され、コレクタは前記トランジスタＴr2のエミッタに接続されている。 なお、トランジスタＴr4a は前記トランジスタＴr4を並列に２個接続したものである。
【００１８】このような構成により、トランジスタＴr3
のコレクタ電流をＩ3 、トランジスタＴr5のコレクタ電流をＩ4 、抵抗Ｒ２に流れる電流をＩ5 とすれば、
【００１９】
【数３】 Ｉ3 ＋Ｉ4 ＝Ｉ5 ・・・（１） となり、前記アーリー効果により
【００２０】
【数４】 Ｉ3 ＝Ｉ4 ・（ＶA ＋ＶBE）／（ＶA ＋Ｖcc） ・・・（２） となる。 従って、上記（１）（２）式より
【００２１】
【数５】 Ｉ5 ＝Ｉ4 ・（２ＶA ＋Ｖcc＋ＶBE）／（ＶA ＋Ｖcc）・・・（３） となる。
【００２２】一方、トランジスタＴr4a のコレクタ電流をＩ6 とすれば、ほぼ
【００２３】
【数６】 Ｉ6 ＝２・Ｉ4 ・・・（４） であるため、上記（３）（４）式より
【００２４】
【数７】 Ｉ6 ＝Ｉ5 ・（２ＶA ＋２Ｖcc）／（２ＶA ＋Ｖcc＋ＶBE）・・（５） となる。 従って、ミラー係数Ｉ6 ／Ｉ5 は
【００２５】
【数８】 Ｉ6 ／Ｉ5 ＝（２ＶA ＋２Ｖcc）／（２ＶA ＋Ｖcc＋ＶBE）・・（６） となる。
【００２６】そして、前記従来例と同様にＶA ＝３０，
ＶBE＝０．７として電源Ｖccが変動した場合のミラー係数Ｉ6 ／Ｉ5 を表２に示す。
【００２７】
【表２】
すなわち、この実施例の定電流源回路ではコレクタ・エミッタ間電圧ＶCEがほぼＶccとなるトランジスタＴr5をトランジスタＴr2，Ｔr3に対し並列に接続したことにより、電源Ｖccの変動に基づくミラー係数Ｉ6 ／Ｉ5 の劣化を抑制することができる。 【００２８】次に、この発明を具体化した第二の実施例を図３に従って説明する。 この実施例は前記第一の実施例のトランジスタＴr5にさらにトランジスタＴr6を並列に接続した構成としている。 なお、トランジスタＴr4b
は前記トランジスタＴr4を並列に３個接続したものである。
【００２９】このような構成により、トランジスタＴr3
のコレクタ電流をＩ7 、トランジスタＴr5のコレクタ電流をＩ8 、トランジスタＴr6のコレクタ電流をＩ9 、抵抗Ｒ２に流れる電流をＩ10とすれば、
【００３０】
【数９】 Ｉ7 ＋Ｉ8 ＋Ｉ9 ＝Ｉ10 ・・・（７） となり、前記アーリー効果により
【００３１】
【数１０】 Ｉ7 ＝Ｉ8 ・（ＶA ＋ＶBE）／（ＶA ＋Ｖcc） ・・・（８） となる。 従って、上記（７）（８）式より
【００３２】
【数１１】 Ｉ10＝Ｉ8 ・（３ＶA ＋２Ｖcc＋ＶBE）／（ＶA ＋Ｖcc）・・（９） となる。
【００３３】一方、トランジスタＴr4b のコレクタ電流をＩ11とすれば、ほぼ
【００３４】
【数１２】 Ｉ11＝３・Ｉ8 ・・・（１０） であるため、上記（９）（１０）式より
【００３５】
【数１３】 Ｉ11＝Ｉ10・（３ＶA ＋３Ｖcc）／（３ＶA ＋２Ｖcc＋ＶBE）・（１１） となる。 従って、ミラー係数Ｉ11／Ｉ10は
【００３６】
【数１４】 Ｉ11／Ｉ10＝（３ＶA ＋３Ｖcc）／（３ＶA ＋２Ｖcc＋ＶBE）・（１２） となる。
【００３７】そして、前記従来例と同様にＶA ＝３０，
ＶBE＝０．７として電源Ｖccが変動した場合のミラー係数Ｉ11／Ｉ10を表３に示す。
【００３８】
【表３】
すなわち、この実施例の定電流源回路ではコレクタ・エミッタ間電圧ＶCEがほぼＶccとなるトランジスタＴr5，
Ｔr6をトランジスタＴr2，Ｔr3に対し並列に接続したことにより、電源Ｖccの変動に基づくミラー係数Ｉ11／Ｉ
10の劣化を前記第一の実施例よりさらに抑制することができる。
【００３９】また、前記実施例ではトランジスタＴr2を定電流駆動するように同トランジスタＴr2とトランジスタＴr1とがカレントミラー動作するように構成したが、
図４に示すようにオペアンプ２でトランジスタＴr2を定電流駆動するようにしてもよい。
【００４０】また、第一及び第二の実施例ではトランジスタＴr3のベースをそのコレクタに接続してカレントミラー回路を構成したが、この発明は図５に示すようにトランジスタＴr3のベースをＰＮＰトランジスタＴr7のエミッタに接続し、そのトランジスタＴr7のベースをトランジスタＴr3のコレクタに接続するとともに、コレクタをグランドＧに接続して、動作を安定化させたカレントミラー回路でも同様に実施することができる。
【００４１】上記のような第一及び第二の実施例に示す定電流源回路は定電流源を必要とする種々の集積回路に応用可能であるが、例えば図６に示す集積回路のデジタルーアナログ変換部の定電流源回路３に使用することもできる。
【００４２】すなわち、この定電流源回路３は図５で説明したトランジスタＴr2，Ｔr3，Ｔr5，Ｔr7を使用して同トランジスタＴr3，Ｔr5に対しトランジスタＴr8，Ｔ
r9，Ｔr10 をカレントミラー動作させるものであり、トランジスタＴr2はその前段の回路により定電流駆動される。 そして、トランジスタＴr8，Ｔr9，Ｔr10 には定電流が流れ、その定電流と各トランジスタＴr8，Ｔr9，Ｔ
r10 のコレクタにＮＰＮトランジスタを介して接続されたラダー抵抗によりそれぞれ異なるレベルの基準電圧信号ＲＥＦ０〜ＲＥＦ４が生成されて出力される。
【００４３】
【発明の効果】以上詳述したように、この発明は電源電圧の変動によるカレントミラー回路のミラー係数の劣化を抑制して定電流を出力し得る定電流源回路を提供することができる優れた効果を発揮する。
【図１】本発明の原理説明図である。
【図２】本発明の第一の実施例を示す回路図である。
【図３】本発明の第二の実施例を示す回路図である。
【図４】第一の実施例の変形例を示す回路図である。
【図５】第一の実施例の変形例を示す回路図である。
【図６】第一の実施例の使用例を示す回路図である。
【図７】従来例を示す回路図である。
【図８】アーリー効果を示す説明図である。
Ｔr2 ＮＰＮトランジスタ Ｔr3 ＰＮＰトランジスタ Ｔr4 ＰＮＰトランジスタ Ｔr5 ＰＮＰトランジスタ Ｒ２ 抵抗 Ｇ 低電位側電源
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种开环电荷泵 | 2020-06-20 | 3 |
| 电容触控笔的主动式控制方法及主动式电容触控笔 | 2020-10-03 | 1 |
| Charge pump circuit with low clock feed-through | 2020-12-11 | 1 |
| Differential input amplifier stage with frequency compensation | 2023-04-21 | 1 |
| Organic EL driver circuit and organic EL display device | 2021-05-14 | 1 |
| Method of establishing reference levels for sensing multilevel memory cell states | 2022-05-28 | 0 |
| CIRCUIT ARRANGEMENT COMPRISING A LOAD TRANSISTOR AND A MEASURING TRANSISTOR | 2021-04-10 | 0 |
| Cascode amplifier circuit and folded cascode amplifier circuit | 2022-07-15 | 1 |
| 외부 커패시터 없이 높은 전력 공급 제거 비율을 갖는 저 드롭 아웃 레귤레이터 | 2020-09-17 | 3 |
| 정전류 구동장치 | 2021-10-05 | 2 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
