Level converter
专利汇可以提供Level converter专利检索，专利查询，专利分析的服务。并且PURPOSE: To prevent power consumption during level conversion operation stop by adding a switch to the level conversion circuit so as to interrupt a through-current thereby stopping the operation.
CONSTITUTION: N-channel MOS transistors(TRs) M111, M112 are added to a current mirror level conversion circuit comprising P-channel MOS TRs M101, M102 and N-channel MOS TRs M103, M104. When the level conversion operation is not required, the N-channel MOS TR 111 is turned off and the N-channel MOS TR M112 is turned on, a gate potential of the N-channel MOS TRs M103, M104 is decreased to a low level, a through-current of the level conversion circuit 1 is interrupted to prevent power consumption. Furthermore, even when a signal level from the level conversion circuit 1 reaches an intermediate potential to prevent the flowing of the through-current at a post-stage circuit by arranging a NAND circuit 101 to the post-stage.
COPYRIGHT: (C)1993,JPO&Japio，下面是Level converter专利的具体信息内容。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、レベル変換器に関し、
特に、レベル変換動作を停止できる半導体のレベル変換器に関する。
【０００２】
【従来の技術】一般に、レベル変換器は、レベル変換回路において貫通電流が生じる構成となっている。 例えば図４に示すＥＣＬレベルの信号をＣＭＯＳレベルの信号に変換するＣＭＯＳ構成のレベル変換器では、Ｐ形ＭＯ
ＳトランジスタＭ３０１、Ｍ３０２およびＮ形ＭＯＳトランジスタＭ３０３、Ｍ３０４から成るカレントミラー型のレベル変換回路１１を用いており、ＥＣＬレベルの入力信号ＳＩＮおよび入力参照電位Ｖ Rがともに中間電位であるために、常に貫通電流が生じている。 つまり、
ＥＣＬレベルの入力信号ＳＩＮは−０．７Ｖ〜−２．０
Ｖ付近の電位、入力参照電位Ｖ Rは−１．３Ｖ付近の電位であるために、Ｐ形ＭＯＳトランジスＭ３０１、Ｍ３
０２は共に“オン”状態と成っている。 Ｐ形ＭＯＳトランジスタＭ３０１が“オン”状態であるので、Ｎ形ＭＯ
ＳトランジスタＭ３０３、Ｍ３０４のゲート電位は引き上げられるために、この２個のＮ形ＭＯＳトランジスタも“オン”状態となる。 したがって、Ｐ形ＭＯＳトランジスタＭ３０１、Ｎ形ＭＯＳトランジスタＭ３０３を通る電流経路と、Ｐ形ＭＯＳトランジスタＭ３０２、Ｎ形ＭＯＳトランジスタＭ３０４を通る電流経路ができ、貫通電流が流れる。
【０００３】
【発明が解決しようとする課題】上述した従来のレベル変換器では、常に貫通電流が流れる構造のために、レベル変換動作を行う必要がない場合でも貫通電流により電力を消費してしまい、たとえば半導体集積回路等で多数のレベル変換器を用いるような構成の場合には、特に多大な電力を無駄に消費し、半導体集積回路の温度上昇を招いて特性に悪影響を及ぼすといった課題がある。
【０００４】本発明は従来の上記実情に鑑みてなされたものであり、従って本発明の目的は、従来の技術に内在する上記課題を解決することを可能とした新規なレベル変換器を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するために、本発明に係るレベル変換器は、レベル変換回路および第１のゲート回路に入力される制御信号によって制御され、レベル変換回路の貫通電流を遮断することによりレベル変換回路を非動作状態とするスイッチをレベル変換回路内に備え、レベル変換回路および第１のゲート回路に入力される制御信号によって制御され、レベル変換回路の出力が不定であっても第１のゲート回路の出力を“ハイ”レベルあるいは“ロウ”レベル固定とする論理回路を第１のゲート回路内に備えて構成される。
【０００６】
【実施例】次に、本発明をその好ましい一実施例について図面を参照して具体的に説明する。
【０００７】図１は本発明の概略を示す基本ブロック構成図である。
【０００８】図１を参照するに、前段からの入力信号Ｓ
ＩＮをレベル変換回路１に入力し、レベル変換回路１の出力を第１のゲート回路（Ａ）２に入力する。 さらに第１のゲート回路（Ａ）２の出力を第２のゲート回路（Ｂ）３に入力する。 第２のゲート回路（Ｂ）３の出力は次段へ出力される。 ここで、レベル変換動作が不要なときには、レベル変換回路１および第１のゲート回路（Ａ）２に入力されている制御信号ＣＮＴＬにより、本レベル変換器の動作を停止させる。
【０００９】図２は本発明による第１の実施例を示し、
ＥＣＬレベルの信号をＣＭＯＳレベルの信号に変換するＣＭＯＳ構成によるレベル変換器の回路構成図である。
【００１０】図２を参照するに、本発明に係るレベル変換器の第１の実施例は、Ｐ形ＭＯＳトランジスタＭ１０
１、Ｍ１０２およびＮ形ＭＯＳトランジスタＭ１０３、
Ｍ１０４によりカレントミラー型のレベル変換回路１を構成し、制御信号ＣＮＴＬによって制御されるＮ形ＭＯ
ＳトランジスタＭ１１１、Ｍ１１２のスイッチが付加されている。 また、次段のゲート回路（Ａ）２はＮＡＮＤ
回路１０１で構成されている。 本レベル変換器では、制御信号ＣＮＴＬを“ハイ”レベルとすることにより、Ｅ
ＣＬレベルの入力信号ＳＩＮをＣＭＯＳレベルの出力信号ＳＯＵＴに変換する動作を行う。 制御信号ＣＮＴＬを“ハイ”レベルとすることにより、Ｎ形ＭＯＳトランジスタＭ１１１は“オン”、Ｍ１１２は“オフ”となり、
レベル変換回路１はカレントミラー型のレベル変換回路として動作し、ＥＣＬレベルの入力信号ＳＩＮに従った出力を次段のゲート回路（Ａ）２へ送り出す。 ゲート回路（Ａ）２はＮＡＮＤ回路１０１で構成されており、制御信号ＣＮＴＬが“ハイ”レベルであるので、レベル変換回路１の出力の反転値をインバータ１０２で構成されたゲート回路（Ｂ）３へ出力する。 ゲート回路（Ｂ）３
の出力信号ＳＯＵＴはＣＭＯＳレベルで、ＥＣＬレベルの入力信号ＳＩＮに対応した値となっている。
【００１１】本レベル変換回路において、レベル変換動作を行う必要がない場合には、制御信号ＣＮＴＬを“ロウ”レベルとすることにより、Ｎ形ＭＯＳトランジスタＭ１１１は“オフ”、Ｍ１１２は“オン”となり、Ｎ形ＭＯＳトランジスタＭ１０３、Ｍ１０４はゲート電位が“ロウ”レベルに引き下げられるために“オフ”となって、レベル変換回路１は貫通電流が遮断され、動作を停止する。 同時に、ＮＡＮＤ回路１０１も制御信号ＣＮＴ
Ｌが“ロウ”レベルであることから、その出力はレベル変換回路の出力の値にかかわらず、常に“ハイ”レベル固定となっている。
【００１２】したがって、本レベル変換回路においてはレベル変換動作を行う必要がない場合には、貫通電流を遮断してレベル変換動作を完全に停止できるために、余分な電力を消費せずに済むという利点がある。
【００１３】図３は本発明による第２の実施例を示し、
レベル変換回路１として差動回路を用いた場合の実施例の回路構成図である。
【００１４】図３を参照するに、Ｎ形ＭＯＳトランジスタＭ２０１、Ｍ２０２、Ｍ２０３、Ｍ２０４、Ｍ２０５
により差動回路を構成している。 このうち、Ｎ形ＭＯＳ
トランジスタＭ２０１、Ｍ２０２は差動回路の負荷と差動回路の貫通電流を遮断するスイッチを兼ねている。 また、Ｎ形ＭＯＳトランジスタＭ２０６、Ｍ２０７、Ｍ２
０８、Ｍ２０９によりレベル変換回路１の入力部のレベルシフタを構成している。 Ｎ形ＭＯＳトランジスタＭ２
１１、Ｍ２１２は貫通電流遮断用のスイッチである。
【００１５】制御信号ＣＮＴＬを“ハイ”レベルとすると、Ｎ形ＭＯＳトランジスタＭ２０１、Ｍ２０２、Ｍ２
１１、Ｍ２１２が“オン”となり、レベル変換回路１はＥＣＬレベルの入力信号ＳＩＮに従った値をＮＡＮＤ回路２０１で構成された次段のゲート回路（Ａ）２へ出力する。 制御信号ＣＮＴＬが“ハイ”レベルであるために、ゲート回路（Ａ）２はレベル変換回路１の出力の反転値をインバータ２０２で構成されたゲート回路（Ｂ）
３へ出力する。 したがって、ゲート回路（Ｂ）３の出力信号ＳＯＵＴはＣＭＯＳレベルでＥＣＬレベルの入力信号ＳＩＮに対応した値となる。
【００１６】制御信号ＣＮＴＬを“ロウ”レベルとすると、Ｎ形ＭＯＳトランジスタＭ２０１、Ｍ２０２、Ｍ２
１１、Ｍ２１２が“オフ”となり、レベル変換回路１は貫通電流が遮断され、動作を停止する。 また、ＮＡＮＤ
回路２０１はレベル変換回路１の出力にかかわらず、常に“ハイ”レベルを出力するので、ＣＭＯＳレベルの出力信号ＳＯＵＴは“ロウ”レベル固定となる。 したがって、この場合もレベル変換動作を行う必要がない場合には、制御信号ＣＮＴＬを“ロウ”レベルとして貫通電流を遮断してレベル変換動作を停止させ、余分な電力の消費を防げる。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
レベル変換回路の出力を第１のゲート回路の入力に接続し、第１のゲート回路の出力を第２のゲート回路の入力に接続したレベル変換器において、レベル変換回路および第１のゲート回路に入力される制御信号によって制御され、レベル変換回路の貫通電流を遮断することによりレベル変換回路を非動作状態とするスイッチをレベル変換回路内に備え、レベル変換回路および第１のゲート回路に入力される制御信号によって制御され、レベル変換回路の出力が不定であっても第１のゲート回路の出力を“ハイ”レベルあるいは“ロウ”レベル固定とする論理回路を第１のゲート回路内に備えているので、レベル変換動作が不要なときには制御信号によりレベル変換回路の貫通電流を遮断して動作を停止させ、さらにレベル変換回路の次段のゲート回路でも出力を固定して無駄な電力の消費を防止できるという効果が得られる。
【図１】本発明の概略を示す基本ブロック構成図である。
【図２】本発明による第１の実施例を示す回路構成図である。
【図３】レベル変換回路として差動回路を用いた場合の本発明による第２の実施例を示す回路構成図である。
【図４】従来のレベル変換器の例を示す回路図である。
１、１１…レベル変換回路 ２、１２…ゲート回路（Ａ） ３、１３…ゲート回路（Ｂ） １０１、２０１…ＮＡＮＤ回路 １０２、１１１、２０２、３０１、３０２…インバータ Ｍ１０１、Ｍ１０２、Ｍ３０１、Ｍ３０２…Ｐ形ＭＯＳ
トランジスタ Ｍ１０３、Ｍ１０４、Ｍ１１１、Ｍ１１２、Ｍ２０１、
Ｍ２０２、Ｍ２０３、Ｍ２０４、Ｍ２０５、Ｍ２０６、
Ｍ２０７、Ｍ２０８、Ｍ２０９、Ｍ２１１、Ｍ２１２、
Ｍ３０３、Ｍ３０４…Ｎ形ＭＯＳトランジスタ ＳＩＮ…入力信号 ＳＯＵＴ…出力信号 ＣＮＴＬ…制御信号 Ｖ R …入力参照電位 Ｖ B1 …差動回路バイヤス電位 Ｖ B2 …入力バイヤス電位
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种利用CMOS晶体管设计的模拟概率异或门电路 | 2021-07-05 | 1 |
| 一种宽带放大电路 | 2020-08-31 | 2 |
| 基于开关电流技术的CMOS电流舵DA转换器 | 2021-08-12 | 1 |
| Current mode AGC system for television tuner | 2023-03-17 | 1 |
| Amplifier including dithering switch and display driving circuit using the amplifier | 2020-11-10 | 1 |
| Display device | 2020-11-18 | 2 |
| Current addition type d/a converter | 2023-02-22 | 0 |
| Driving circuit | 2021-06-18 | 0 |
| 외부 커패시터 없이 높은 전력 공급 제거 비율을 갖는 저 드롭 아웃 레귤레이터 | 2020-09-17 | 3 |
| CIRCUITRY AND METHOD TO PROVIDE A HIGH SPEED COMPARATOR FOR AN INPUT STAGE OF A LOW-VOLTAGE DIFFERENTIAL SIGNAL RECEIVER CIRCUIT | 2022-05-16 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
