【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば半導体集積回路装置等に適用して好適な電流増幅回路に関する。

【０００２】

【従来の技術】従来、図２に示す如き電流増幅回路が提案されている。

【０００３】この図２において、１２はＮＰＮ型のトランジスタで、このトランジスタ１２のコレクタが電源が供給される電源端子１１に接続され、このトランジスタ１２のベースが基準電圧Ｖ ₁を出力する電圧源１３を介して接地され、このトランジスタ１２のエミッタがＮＰ
Ｎ型のトランジスタ１５のエミッタに接続されている。

【０００４】このトランジスタ１５のコレクタが抵抗器Ｒ ₁を介して電源端子１１に接続され、このトランジスタ１５のベースより信号の入力される入力端子１７が導出され、更にこのトランジスタ１５のコレクタ及び抵抗器Ｒ ₁の接続点にＮＰＮ型のトランジスタ１６のベースが接続されている。

【０００５】また上述のトランジスタ１２及び１５のエミッタの接続点が定電流回路１４を介して接地されている。

【０００６】トランジスタ１６のエミッタが上述のトランジスタ１５のベースに接続され、更に定電流回路１８
を介して接地されている。

【０００７】またこのトランジスタ１６のコレクタがＰ
ＮＰ型のトランジスタ１９のコレクタに接続されている。

【０００８】また、上述のトランジスタ１２、１５及び１６でいわゆるバートンアンプを構成している。

【０００９】トランジスタ１９のコレクタがこのトランジスタ１９のベースとダイオード接続され、このトランジスタ１９のエミッタが抵抗器Ｒ ₂を介して電源端子１
１に接続され、このトランジスタ１９のベースがＰＮＰ
型のトランジスタ２０のベースと接続されている。

【００１０】このトランジスタ２０のエミッタが抵抗器Ｒ ₃を介して電源端子１１に接続され、このトランジスタ２０のコレクタが定電流回路２１を介して接地され、
更にこのトランジスタ２０のコレクタ及び定電流回路２
１の接続点より信号が出力される出力端子２２が導出されている。

【００１１】ここで、上述の定電流回路１４、１８及び２１を流れる電流を夫々Ｉ ₁ 、Ｉ ₂及びＩ ₃とし、入力端子１７に供給される入力電流信号をＩ _inとし、出力端子２２より出力される出力電流信号をＩ _outとし、更に定電流回路１８を流れる電流Ｉ ₂と定電流回路２１を流れる電流Ｉ ₃を等しく設定する。

【００１２】トランジスタ１６のエミッタの電圧はトランジスタ１２、１５及び１６でバートンアンプを構成しているので、電圧源１３よりの基準電圧Ｖ ₁となる。

【００１３】このような条件において、入力端子１７に信号が供給されると、出力端子２２より出力される出力電流信号Ｉ _outは、Ｉ _out ＝Ｒ ₂ ／Ｒ ₃ ×Ｉ _inとなる。

【００１４】即ち、出力端子２２より出力される出力電流信号Ｉ _outは抵抗器Ｒ ₂及びＲ ₃の抵抗比によって決まる。

【００１５】

【発明が解決しようとする課題】ところで、上述の電流増幅回路において、抵抗器Ｒ ₂及びＲ ₃の抵抗比を大きくした場合は、各トランジスタのエミッタ・ベース間電圧Ｖ _BEの差の影響を受け、抵抗器Ｒ ₂及びＲ ₃により設定した抵抗比による本来の利得による出力電流信号が出力されず、いわゆる誤差を伴った出力電流信号が出力、
即ち、利得誤差により所望の出力電流を得られないといった不都合があった。

【００１６】この利得誤差を引き起こす要因として、カレントミラー回路を構成するトランジスタのエミッタ・
ベース間電圧Ｖ _BEの差が挙げられる。

【００１７】図３にこのようなカレントミラー回路の電流ゲインの誤差についての説明図を示す。

【００１８】この図３において、１００は電源の供給される入力端子、２００は出力電流Ｉ _OUTの出力される出力端子、Ｑ ₁及びＱ ₂は夫々ＰＮＰ型のトランジスタ、
Ｒ _{10 0}及びＲ ₂₀₀は夫々各トランジスタＱ ₁及びＱ ₂のエミッタ及び接地間に接続されている抵抗器である。

【００１９】トランジスタＱ ₁ 、Ｑ ₂についてダイオード方程式により夫々のエミッタ・ベース間電圧Ｖ _BEをもとめると次に示す数１及び数２の如く表すことができる。

【００２０】

【数１】

【００２１】

【数２】

【００２２】但しｋはボルツマン定数、ｑは電気素量、
Ｔは絶対温度、Ｉ _S1及びＩ _S2は各トランジスタＱ ₁ 、Ｑ
₂の暗電流、Ｉ _C1及びＩ _C2は各トランジスタＱ ₁ 、Ｑ ₂
のコレクタ電流である。

【００２３】ここで、抵抗器Ｒ ₁₀₀及びＲ ₂₀₀の両端の電圧を夫々Ｖ _R1及びＶ _R2とすると、次の数３及び数４の如く示すことができる。

【００２４】

【数３】

【００２５】

【数４】

【００２６】ここでトランジスタＱ ₁及びＱ ₂の各エミッタ接地電流増幅率ｈ _FEが十分大きい、即ち、ｈ _FE ＞＞
１とすれば、定電流回路Ｂ ₁を流れる電流Ｉ _INは次の数５で示すことができる。

【００２７】

【数５】

【００２８】よって、抵抗器Ｒ ₁₀₀及びＲ ₂₀₀の両端の電圧は夫々次の数６及び数７で示すことができる。

【００２９】

【数６】

【００３０】

【数７】

【００３１】ここでトランジスタＱ ₁及びＱ ₂のベース電圧Ｖ _Bが等しいことにより、次の数８が成立する。

【００３２】

【数８】

【００３３】ゆえに、次の数９が成立する。

【００３４】

【数９】

【００３５】各トランジスタＱ ₁及びＱ ₂の暗電流Ｉ _S1 、Ｉ _S2はトランジスタの構造により決まるが、同一ＩＣ内では略等しい、即ち、Ｉ _S1 ≒Ｉ _S2と考えられる。

【００３６】ここで、上述の数９で抵抗器Ｒ ₁₀₀及びＲ
₂₀₀の各抵抗値を等しくすれば、Ｉ _IN ＝Ｉ _OUTとなる。

【００３７】Ｉ _OUT ／Ｉ _INが小さい場合は上述の数９の左辺の外項と右辺の内項が等しくなり、従って抵抗器Ｒ
₁₀₀及びＲ ₂₀₀の比で略決定することができる。

【００３８】一例として、例えばＩ _OUT ／Ｉ _IN ＝２の場合、ΔＶ _BE ＝（ｋＴ／ｑ）ｌｎ（Ｉ _OUT ／Ｉ _IN ）＝１８
ｍＶとなる。

【００３９】ここで、Ｖ _R1 ＝Ｖ _R2 ＝２００ｍＶと一般的な設計をした場合は１８／２００×１００＝９パーセント（誤差）となる。

【００４０】この例から分かるように、Ｉ _OUT ／Ｉ _INが大きければ大きい程、抵抗器Ｒ ₁ 、Ｒ ₂の比で決定されるべき出力より誤差が大となる。

【００４１】また、例えば、Ｉ _OUT ／Ｉ _IN ＝１０の場合は、ΔＶ _BEは略６０ｍＶとなり、従って、６０／２００
×１００ ３０、即ち、誤差は３０パーセントとなる。

【００４２】また、上述の電流増幅回路においては、出力することのできる出力電流信号は１つの極性のみであり、正負２つの極性の出力を得られる電流増幅回路が要望されている。

【００４３】本発明はかかる点に鑑みてなされたもので、互いに逆の極性の出力電流信号を得ることができると共に、トランジスタのエミッタ・ベース間電圧Ｖ _BEの差による利得の誤差を小さくし、良好な出力電流信号を得ることのできる電流増幅回路を提案しようとするものである。

【００４４】

【課題を解決するための手段】本発明電流増幅回路は例えば図１に示す如く、第１のトランジスタ３１の制御端子を第１の抵抗器Ｒ ₁₀及び第１の定電流源４０を介して接地し、第１のトランジスタ３１の一方の被制御端子を第２の定電流源４１を介して電源端子４５に接続し、第１のトランジスタ３１の他方の被制御端子を接地し、第２のトランジスタ３２の制御端子を第１のトランジスタ３１の一方の被制御端子に接続し、第２のトランジスタ３２の他方の被制御端子を第５のトランジスタ３５の他方の被制御端子に接続し、第２のトランジスタ３２の一方の被制御端子を第２の抵抗器Ｒ ₂₀を介して第４のトランジスタ３４の一方の被制御端子に接続し、第５のトランジスタ３５の他方の被制御端子をこの第５のトランジスタ３５の制御端子に接続し、第５のトランジスタ３５
の制御端子を第６のトランジスタ３６の制御端子に接続し、第５のトランジスタ３５の一方の被制御端子を電源端子４５に接続し、第６のトランジスタ３６の一方の被制御端子を電源端子４５に接続し、第６のトランジスタ３６の他方の被制御端子を第４の定電流源４３を介して接地し、第６のトランジスタ３６の他方の被制御端子及び第４の定電流源４３の接続点より第１の信号出力端子４７を導出し、第３のトランジスタ３３の一方の被制御端子を第３の定電流源４２を介して接地し、第３のトランジスタ３３の他方の被制御端子を電源端子４５に接続し、第３のトランジスタ３３の制御端子より信号入力端子４６を導出し、信号入力端子４６を第１の抵抗器Ｒ ₁₀
及び第１の定電流源４０の接続点に接続し、第４のトランジスタ３４の他方の被制御端子を第７のトランジスタ３７の他方の被制御端子に接続し、第４のトランジスタ３４の制御端子を第３のトランジスタ３３の一方の被制御端子及び第３の定電流源４２の接続点に接続し、第７
のトランジスタ３７の他方の被制御端子をこの第７のトランジスタ３７の制御端子に接続し、第７のトランジスタ３７の制御端子を第８のトランジスタ３８の制御端子に接続し、第７のトランジスタ３７の一方の被制御端子を接地し、第８のトランジスタ３８の一方の被制御端子を接地し、第８のトランジスタ３８の他方の被制御端子を第５の定電流源４４を介して電源端子４５に接続し、
第８のトランジスタ３８の他方の被制御端子及び第５の定電流源４４の接続点より第２の信号出力端子４８を導出し、一方の極性の第１及び第４のトランジスタ並びに他方の極性の第２及び第３のトランジスタのエミッタフォロアによる組合せにより、第１の抵抗器の電圧を第２
の抵抗器の両端に伝達し、第２の抵抗器を流れる電流を一方の極性の第５及び第６のトランジスタで構成するカレントミラー回路並びに他方の極性の第７及び第８のトランジスタで構成するカレントミラー回路により第１及び第２の出力端子より夫々互いに逆の極性の電流信号を出力するようにしたものである。

【００４５】

【作用】上述せる本発明によれば、一方の極性の第１及び第４のトランジスタ並びに他方の極性の第２及び第３
のトランジスタのエミッタフォロアによる組合せにより、第１の抵抗器の電圧を第２の抵抗器の両端に伝達し、第２の抵抗器を流れる電流を一方の極性の第５及び第６のトランジスタで構成するカレントミラー回路並びに他方の極性の第７及び第８のトランジスタで構成するカレントミラー回路により第１及び第２の出力端子より夫々互いに逆の極性の電流信号を出力するようにしたので、互いに逆の極性の出力電流信号を得ることができると共に、トランジスタのエミッタ・ベース間電圧Ｖ _BEの差による利得の誤差を小さくし、良好な出力電流信号を得ることができる。

【００４６】

【実施例】以下に、図１を参照して本発明電流増幅回路の一実施例について詳細に説明する。

【００４７】この図１において、３１はＰＮＰ型のトランジスタで、このトランジスタ３１のベースを抵抗器Ｒ
₁₀及び定電流回路４０を介して接地し、更にこのトランジスタ３１のベースにＮＰＮ型のトランジスタ３９のエミッタを接続し、このトランジスタ３１のエミッタを定電流回路４１を介して電源端子４５に接続し、このトランジスタ３１のコレクタを接地する。

【００４８】上述のトランジスタ３９のコレクタを電源端子４５に接続し、このトランジスタ３９のベースを分圧抵抗器Ｒ ₃₀を介して電源端子４５に接続すると共に、
このトランジスタ３９のベースを分圧抵抗器Ｒ ₄₀を介して接地する。

【００４９】３２はＮＰＮ型のトランジスタで、このトランジスタ３２のベースをトランジスタ３１のエミッタに接続し、このトランジスタ３２のコレクタをＰＮＰ型のトランジスタ３５のコレクタに接続し、このトランジスタ３２のエミッタを抵抗器Ｒ ₂₀を介してＰＮＰ型のトランジスタ３４のエミッタに接続する。

【００５０】トランジスタ３５のコレクタをこのトランジスタ３５のベースにダイオード接続し、このトランジスタ３５のベースをこのトランジスタ３５と共にカレントミー回路を構成するＰＮＰ型のトランジスタ３６のベースに接続し、このトランジスタ３５のエミッタを電源端子４５に接続する。

【００５１】トランジスタ３６のエミッタを電源端子４
５に接続し、このトランジスタ３６のコレクタを定電流回路４３を介して接地し、このトランジスタ３６のコレクタ及び定電流回路４３の接続点より例えば負の信号出力端子４７を導出する。

【００５２】トランジスタ３３のエミッタを定電流回路４２を介して接地し、このトランジスタ３３のコレクタを電源端子４５に接続し、このトランジスタ３３のベースより信号入力端子４６を導出し、この信号入力端子４
６を抵抗器Ｒ ₁₀及び定電流回路４０の接続点に接続する。

【００５３】トランジスタ３４のコレクタをＮＰＮ型のトランジスタ３７のコレクタに接続し、このトランジスタ３４のベースをトランジスタ３３のエミッタ及び定電流回路４２の接続点に接続する。

【００５４】トランジスタ３７のコレクタをこのトランジスタ３７のベースにダイオード接続し、このトランジスタ３７のベースをこのトランジスタ３７と共にカレントミラー回路を構成するＮＰＮ型のトランジスタ３８のベースに接続し、このトランジスタ３７のエミッタを接地する。

【００５５】トランジスタ３８のエミッタを接地し、このトランジスタ３８のコレクタを定電流回路４４を介して電源端子４５に接続し、このトランジスタ３８のコレクタ及び定電流回路４４の接続点より例えば正の信号出力端子４８を導出する。

【００５６】ここで、図に示す如く、定電流回路４０、
４１、４２、４３及び４４を流れる電流を夫々Ｉ ₀ 、Ｉ
₁ 、Ｉ ₁ 、Ｉ ₂及びＩ ₂とし、入力端子４６に供給される入力電流信号をｉ _in 、正の出力端子４８より出力される出力電流信号を＋ｉ _out 、負の出力端子４７より出力される出力電流信号を−ｉ _outとする。

【００５７】このとき、入力端子４６に信号ｉ _inを入力すると、抵抗器Ｒ ₁₀には、（Ｉ ₀ −ｉ _in ）なる電流が流れる。

【００５８】従って、抵抗器Ｒ ₁₀の両端に発生する電圧Ｖ ₀は数１０の如く示すことができる。

【００５９】

【数１０】

【００６０】またこのとき、トランジスタ３１、３２、
３３及び３４のエミッタフォロアにより抵抗器Ｒ ₂₀の両端の電圧もＶ ₀となり、このとき抵抗器Ｒ ₂₀を流れる電流Ｉ _xは数１１の如く示すことができる。

【００６１】

【数１１】

【００６２】ここで、上述の数１０をこの数１１に代入すると、次に示す数１２を得ることができる。

【００６３】

【数１２】

【００６４】ここでトランジスタ３５及び３６、トランジスタ３７及び３８は夫々互いに逆の極性のカレントミラー回路を構成しているので、正の出力端子４８より出力される出力電流信号＋ｉ _outはＩ ₂ −Ｉ _xとなり、負の出力端子４７より出力される出力電流信号−ｉ _outは−（Ｉ ₂ −Ｉ _x ）となる。

【００６５】また上述の数１２より電流の利得は（抵抗器Ｒ ₁₀の抵抗値）／（抵抗器Ｒ ₂₀の抵抗値）で決まる。

【００６６】更に、入力端子４６をオープンにした状態、または入力電流信号ｉ _inのレベルが“０”の状態で出力端子４８や４７よりの出力電流オフセットを略“０”（Ａ）にするには、定電流回路４３及び４４を流れる電流Ｉ ₂がトランジスタ３６及び３８のコレクタ並びに抵抗器Ｒ ₂₀を夫々流れる電流Ｉ _xに等しく、且つ、
定電流回路４０を流れる電流Ｉ ₀に抵抗器Ｒ ₁₀とＲ ₂₀の抵抗比を乗算したものに等しくなるように設定すれば良い。

【００６７】また、上述のように、ＰＮＰ型のトランジスタ３１、３４並びにＮＰＮ型のトランジスタ３２、３
３のエミッタフォロアによる組合せにより、抵抗器Ｒ ₁₀
の電圧Ｖ ₀を抵抗器Ｒ ₂₀の両端に伝達し、抵抗器Ｒ ₂₀を流れる電流Ｉ _xをＰＮＰ型のトランジスタ３５、３６で構成するカレントミラー回路並びにＮＰＮ型のトランジスタ３７、３８で構成するカレントミラー回路により各出力端子４７、４８より夫々互いに逆の極性の電流信号−ｉ _out 、＋ｉ _outを出力するようにしたので、互いに逆の極性の出力電流信号を得ることができると共に、トランジスタのエミッタ・ベース間電圧Ｖ _BEの差による利得の誤差を小さくし、良好な出力電流信号を得ることができ、更に、信号入力端子に信号が入力されないときでもこれら出力端子４７、４８よりの出力電流を略“０”
にすることができ、即ち、トランジスタのエミッタ・ベース間電圧Ｖ _BEの差によるオフセットをキャンセルでき、入力端子の端子処理を不用としてＩＣ化するのに最適な回路とすることができる。

【００６８】尚、上述の回路は、各素子の特性を揃えることのできるＩＣ化のときに、上述の如き、オフセットの低減や利得の誤差の低減効果が大となる。

【００６９】また、本発明は上述の実施例に限ることなく本発明の要旨を逸脱することなく、その他種々の構成が取り得ることは勿論である。

【００７０】

【発明の効果】上述せる本発明によれば、一方の極性の第１及び第４のトランジスタ並びに他方の極性の第２及び第３のトランジスタのエミッタフォロアによる組合せにより、第１の抵抗器の電圧を第２の抵抗器の両端に伝達し、第２の抵抗器を流れる電流を一方の極性の第５及び第６のトランジスタで構成するカレントミラー回路並びに他方の極性の第７及び第８のトランジスタで構成するカレントミラー回路により第１及び第２の出力端子より夫々互いに逆の極性の電流信号を出力するようにしたので、互いに逆の極性の出力電流信号を得ることができると共に、トランジスタのエミッタ・ベース間電圧Ｖ _BE
の差による利得の誤差を小さくし、良好な出力電流信号を得ることができ、更に、信号入力端子に信号が入力されないときでも第１及び第２の出力端子よりの出力電流を“０”にすることができ、第１及び第２の入力端子の端子処理を不用としてＩＣ化するのに最適な回路とすることができる利益がある。

【図面の簡単な説明】

【図１】本発明電流増幅回路の一実施例を示す回路図である。

【図２】従来の電流増幅回路の例を示す回路図である。

【図３】カレントミラー回路の電流ゲインの誤差の説明に供する回路図である。

【符号の説明】

３１、３２、３３、３４、３５、３６、３７、３８、３
９ トランジスタ ４０、４１、４２、４３、４４ 定電流回路 ４５ 電源端子 ４６ 入力端子 ４７、４８ 出力端子 Ｒ ₁₀ 、Ｒ ₂₀ 、Ｒ ₃₀ 、Ｒ ₄₀抵抗器