技术领域
[0001] 本
发明涉及一种锁相回路的方法，特别涉及一种锁相回路及其方法。
背景技术
[0002] PLL为锁相回路(Phase Loop Lock)的英文简写，请参考图1，其由
相位频率检测器50、回路
滤波器60、
低通滤波器70、压控振荡单元80与除频器90所组成，主要应用在有线或无线的通信系统中。PLL是在回路中利用反馈
信号将输出端的输出时钟及相位，锁定在与输入端的参考时钟及相位上。所以，PLL的主要目的为稳定输出时钟与相位，以减少其偏移。锁相回路发展至今已有几十年的历史了，大部分用在需要精确的时钟或频率的系统中。
[0003] 举凡电视、收音机等
无线电波的频率调谐或是CD、PC等数字产品的时钟控制的场合，皆可使用PLL来设计精确的频率，进而在通信卫星及测量仪器的应用领域中使得产品得到更好的
稳定性与精确性。另外在通信中的发射机和接收机，应用锁相回路的频率合成器更是常用的高频信号源，PLL的输出频率可提供本地振荡频率。一般本地振荡频率可将基频信号升频至
射频信号并从发射端发射出去，且在接收端的天线端接收到之后，将射频信号加以进行信号解调而恢复原本的信号。而在有线的以太网络中，一般Giga bit的以太网络需要1G的频率来传送信号，必须要采用精准的频率，也就是，PLL输出需高达1G的频率。
[0004] 现今很多产品需要节能的概念，而高速以太网络也不例外，针对以太网络节能的概念，博通(Broadcom)推出IEEE P802.3az节能以太网络(Energy Efficient Ethernet，EEE)草案标准。以便在其整个有线以太网络方案中能以最佳成本的低功耗技术来达到高效能的需求。
[0005] 所以为了达成EEE方案，必须要有效的节省网络芯片的电源。因PLL在芯片中耗了大量的
电能，一般PLL的耗能为5mA。为了使网络的节能效果增加，当网络信号不进行沟通时，若将PLL关闭将可节省不少
能源。不过，PLL随意关闭会产生相对应的问题：一旦将PLL关闭后，当网络信号又准备开始沟通时，则又会发生PLL起振时间过慢而造成网络芯片发生错误的现象。
发明内容
[0006] 本发明的目的为提供一种锁相回路，锁相回路包含：相位频率检测器、电荷
泵、切换
开关、低通滤波器、压控
振荡器、除频器与
控制器。相位频率检测器，用以接收参考时钟与输出时钟，并依据参考时钟与除频时钟的
相位差而产生一
控制信号。
电荷泵耦接相位频率检测器，具有可调
电流源，依据一控制信号控制可调电流源，并依据第一参数调整可调电流源输出第一电流，且依据第二参数调整可调电流源输出第二电流，第一电流大于第二电流。切换开关耦接电荷泵与预设
电压。低通滤波器，耦接切换开关，依据切换开关切换为导通电荷泵时进行高频滤波而产生参考电压，当切换开关切换为导通预设电压时，维持预设电压电平。压控振荡器，耦接低通滤波器，依据参考电压产生输出时钟。除频器，耦接压控振荡器与相位频率检测器，用以接收输出时钟并进行除频而产生除频时钟。控制器，耦接电荷泵与切换开关，于省电模式时，控制切换开关导通预设电压与低通滤波器，而使电荷泵的输出为断路，并依据唤醒信号而离开省电模式时控制切换开关以导通电荷泵与低通滤波器，且以第一参数调整电荷泵为输出第一电流，于预设时间后，以第二参数调整电荷泵的为第二电流。
[0007] 本发明的再一目的为提供一种锁相回路方法，包含以下步骤：于一省电模式启动时，关闭一锁相回路的电源；当离开该省电模式时，调整一电荷泵的一可调电源流，以一第一电流快速对一等效阻抗充电而产生一参考电压；依据该参考电压起振该锁相回路以产生一输出时钟；及当一预设时间到时，调整该电荷泵的该可调电源流，以一第二电流对这些效阻抗充电而产生预设的该输出时钟的预设频率与相位，该第一电流大于该第二电流。
[0008] 以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使本领域的普通技术人员了解本发明的技术内容并据以实施，且根据本
说明书所披露的内容、
申请专利范围及图式，任何本领域的普通技术人员可轻易地理解本发明相关的目的及优点。
附图说明
[0010] 图2为本发明的锁相回路的第一
实施例；
[0011] 图3为现有技术的电压控制振荡频率图；
[0012] 图4为本发明的锁相回路的第一实施例的第一起振时间图；
[0013] 图5为本发明的锁相回路的第一实施例的第二起振时间图；
[0014] 图6为本发明的锁相回路的第二实施例；
[0015] 图7为本发明的锁相回路的第二实施例的起振时间图；
[0016] 图8为本发明的电荷泵反馈控制装置的第一
流程图；及
[0017] 图9为本发明的电荷泵反馈控制装置的第二流程图。
[0018] 【主要元件符号说明】
[0019] 10 锁相回路
[0020] 50 相位频率检测器
[0021] 60 电荷泵
[0022] 62 切换开关
[0023] 63 电流源
[0024] 64 电流源
[0025] 70 低通滤波器
[0026] 80 压控振荡器
[0027] 90 除频器
[0028] 100 控制器
[0029] 120 选择器
[0030] 210 锁相回路
[0031] C1 第一电容
[0032] C2 第二电容
[0033] C3 第三电容
[0035] Fref 参考时钟
[0036] Fout 输出时钟
[0037] S1 第一开关
[0038] S2 第二开关
具体实施方式
[0039] 在一具体的应用中，本发明为了EEE方案中，可有效地节省网络芯片的电源，于网络信号中断时，将PLL加以关闭以节省电能。但于网络信号开始沟通时，可让PLL快速起振，好让
整理系统快速启动。
[0040] 以下，将列举两个的电荷泵反馈控制装置的详细实施例。
[0041] 请先参考图2，其为本发明的锁相回路210的第一实施例。其中，锁相回路210，包含：相位频率检测器50、电荷泵60、切换开关62、低通滤波器70、压控振荡器80、除频器90与控制器100。
[0042] 其中，相位频率检测器50，用以接收参考时钟与输出时钟，并依据参考时钟与除频时钟的相位差而产生一控制信号。电荷泵60耦接相位频率检测器50，具有可调电流源，通过选择器120依据控制信号控制可调电流源，并依据第一参数(增速参数)调整可调电流源输出第一电流，且依据第二参数(最佳参数)调整可调电流源输出第二电流，其中，第一电流大于第二电流。切换开关62，耦接电荷泵60与预设电压。低通滤波器70耦接切换开关62，依据切换开关62切换为导通电荷泵60时进行高频滤波而产生参考电压Vc，当切换开关62切换为导通预设电压时，维持预设电压电平。压控振荡器80耦接低通滤波器70，依据参考电压Vc产生输出时钟。除频器90耦接压控振荡器80与相位频率检测器50，用以接收输出时钟Fout并进行除频而产生除频时钟。控制器100耦接电荷泵60与切换开关62，于省电模式时，控制切换开关62使预设电压SV与低通滤波器70导通，而使电荷泵60的输出为断路，并依据唤醒信号而离开省电模式时控制切换开关62使电荷泵60与低通滤波器70导通，且以第一参数(增速参数)调整电荷泵60为输出第一电流，使压控振荡器80快速调整输出时钟Fout的起振时间。于预设时间后，以第二参数(最佳参数)调整电荷泵60为第二电流，压控振荡器80调整为预设的输出时钟Fout与相位。
[0043] 相位频率检测器50(Phase Frequency Detector)的功能是比较其两组Fref与Fdiv的参考信号的相位差异。Φi是给定参考时钟Fref的相位，Φo是Fdiv经过除频器90的
输出信号的相位，两者的相位差为Φe＝Φo-Φi。其中，相位频率检测器50会依据相位差来产生一控制信号，该控制信号又分为第一控制信号与第二控制信号，并依据相位领先或者是落后时的情形来产生不同的结果。当相位领先或者是落后时，相位频率检测器
50就会使第一控制信号与第二控制信号为高电位或是低电位。也就是说当Fref的相位领先Fdiv时，相位频率检测器50就会根据设计者的意思将第一控制信号Up设定为高电位，而当反过来Fref的相位落后Fdiv时，第二控制信号Dn将输出为高电位。且当两者的相位相等时，理论上此时第一控制信号Up和第二控制信号Dn将不会有任何的反应，也就是两个输出信号皆为低电位。
[0044] 电荷泵60的功能主要是转换PFD(Phase Frequency Detector)的相位差经过低通滤波器70(Low Pass Filer，简称LPF)使其变成为压控振荡器(VCO)80的压控输入电压。可以看成是两个开关电流源63、64来控制此电路，当Up信号是高电位且Dn信号是低电位，开关S1导通且S2关闭，电流ip经开关S1使低通滤波器70做充电的动作。当信号Dn是高电位且信号Up是低电位，开关S2导通S1关闭，电流ip从低通滤波器70经开关S2做放电的动作，当Up和Dn信号都是低电位的时候，开关S1和S2将是不导通的状态，也就是低通滤波器70是不会有任何的充放电动作，代表输入参考时钟(Fref)和振荡输出时钟Fout经过除频Fdiv的频率是相同的，其代表Vc(压控输入电压)是在锁定的状态。
[0045] 电荷泵60通过切换开关62与低通滤波器70相连接。运用低通滤波器70是因为压控振荡器80对于信号有相当大的敏感度，当参考电压Vc有些微改变时，其相对应的输出时钟Fout将会变动的很大，所以才需要加入低通滤波器70滤掉所不需要的高频成分，而保留所想要的直流电平。
[0046] 接着，请参考图2中的低通滤波器70，其为预设的二阶被动式回路滤波器，它包含了一个电阻R1以及两个电容C2、C3。电荷泵60中电流源63、64流进低通滤波器70后，将会转换成压控振荡器80的压控输入参考电压Vc。并联电容C2、C3的原因是可以有效滤掉信号的高频成分，
串联电阻R1则是为了使产生一个零点，进而改进整个回路的稳定度，且实务上一般会选择电容(C1)大于10倍的电容(C2)。
[0047] 压控振荡器80是PLL电路中相当重要的一个子电路。压控振荡器80主要的功能是通过参考电压Vc的改变来调整压控振荡器80中的延迟原件(delay cell)的延迟时间(delay time)，并进而改变输出信号的频率。
[0048] 接着，请参考图3，为一个理想的压控振荡器80的输出频率与压控的输入电压Vc呈线性的关系图。
[0049] 由于目前在电路设计上所追求的是操作速度越来越快，换句话说，输出时钟Fout在高频的时候，相位频率检测器50有可能无法检测较高的频率，所以，通常会在压控振荡器80的输出端再接上一个除频器90。例如：当输出频率为1GHz时，通常会除40倍而为25Mhz。利用除频器90改变PLL的输出频率是一个相当普遍的做法。
[0050] 其中，电流源63、64由多个PMOS和NMOS所组成，通过调整PMOS与NMOS的导通个数来代表电流源63、64的大小。当于第一参数(增速参数)时，则代表PMOS的导通多个，当于第二参数(最佳参数)时，则代表PMOS导通少数个。
[0051] 其中，当网络芯片进入EEE的省电模式时，此时，Vc为预设电压SV，SV通常为1/2VDD的电压，例如：VDD为1.2V时，SV则为0.6V。于省电模式时，将Vc的电压预充至SV的好处为，可以增加Vc的电压充电到V2的速度，以减少起振的时间。
[0052] 当控制器100依据网络设备中的一唤醒信号而离开一省电模式并使得切换开关62为闭合的状况，此时，同步调整电荷泵60的可调电流源为第一参数(增速参数)而使得电流源63、64增加对低通滤波器70的充电速度，此时，参考电压Vc改变幅度增大，而压控振荡器80依据参考电压Vc的大幅变化而以较短时间起振输出时钟Fout。
[0053] 接着，请参考图4，其显示了在未改变可调电流源的调整参数至第一参数时，Vc充电至V2的时间to1所需的时间为20μs。而图5中，可调电流源的调整参数至第一参数时，其Vc充电至V2的时间to2所需的时间只要10μs。由此得知，以第一参数，确实可以让可调电流源增加对低通滤波器70的充电速度，而使得Vc充电至V2的时间更为缩短，其代表的就是PLL所输出的输出时钟Fout很快能够达到稳定。
[0054] 于一预设时间后，控制器100调整电荷泵60的可调电流源为第二参数，也即打开少数个PMOS，压控振荡器80依据变化缓慢的参考电压Vc而使得输出时钟得到最佳的频率与相位。
[0055] 接着，请参考图6，本发明的锁相回路的第二实施例，其中与图2中的主要差异为增加控制器100可以调整低通滤波器70中可变电阻。
[0056] 其中，控制器100依据网络设备中的一唤醒信号而离开一省电模式并使得切换开关62为闭合的状况，此时，同步调整电荷泵60的可调电流源为第一参数(增速参数)与低通滤波器70的电阻调整参数为一第三参数。低通滤波器70中的可变电阻R1依据第三参数调整，使得第一电容C1、第二电容C2、可变电阻R1与第三电容C3串并联的结果为等效阻抗变小，将使得电荷泵60的电流源63、64对等效阻抗进行较高速度地充电，进而导致参考电压Vc变化幅度增大。此时，因参考电压Vc变化幅度变大，压控振荡器80则会依据参考电压Vc的大幅变化而以较短时间起振输出时钟Fout。
[0057] 接着，请参考图7，其显示了在未改变电荷泵60的电流源63、64的调整参数至为第一参数时，Vc充电至V2的时间to1所需的时间为20μs。而图5为电流源63、64的调整参数至第一参数时，其Vc充电至V2的时间to2所需的时间只要10μs。而参考图7的to3，将Vc充电至V2的时间to3所需的时间更只需要5μs即可。由此得知，同时改变电荷泵60的电流源63、64为第一参数与调整低通滤波器70的可变电阻为第三参数时，确实可以让电荷泵60的电流源63、64增加对低通滤波器70的充电速度，而使得Vc充电至V2的时间更为缩短，其代表的就是PLL所输出的输出时钟Fout反应能够更快。
[0058] 于一预设时间后，控制器100调整电荷泵60的电流源63、64为第二参数与调整低通滤波器70的可变电阻为一第四参数时。此时，参考电压Vc充放电的情形会变缓慢，将使得压控振荡器80依据变化缓慢的参考电压Vc而使得输出时钟得到预设的频率与相位。
[0059] 请注意：由图7的to3与图5的to2相互比较的结果，可得知控制器100增加了调整可变电阻R1的控制，确实可以改善Vc到达V2的时间。
[0060] 请参考图8，本发明的锁相回路流程图的第一实施例，包含以下的步骤：
[0061] 步骤501：于一省电模式启动时，关闭一锁相回路的电源。
[0062] 步骤502：当离开该省电模式时，调整一电荷泵的一可调电源流，以一第一电流快速对一等效阻抗充电而产生一参考电压。
[0063] 步骤503：依据参考电压起振锁相回路以产生一输出时钟。
[0064] 步骤504：当一预设时间到时，调整该电荷泵的该可调电源流，以一第二电流对这些效阻抗充电而产生预设的该输出时钟的预设频率与相位，该第一电流大于该第二电流。
[0065] 请参考图9，本发明的锁相回路流程图的第二实施例，包含以下的步骤：
[0066] 步骤601：于一省电模式启动时，关闭一锁相回路的电源。
[0067] 步骤602：当离开该省电模式时，调整一电荷泵的一可调电源流，以一第一电流快速对一等效阻抗充电而产生一参考电压，并调整一低通滤波器为一第三参数。
[0068] 步骤603：依据参考电压起振锁相回路以产生一输出时钟。
[0069] 步骤604：当一预设时间到时，调整该电荷泵的该可调电源流，以一第二电流对该等效阻抗充电而产生预设的该输出时钟的预设频率与相位，该第一电流大于该第二电流，并调整一低通滤波器为一第四参数。
[0070] 其中，调整低通滤波器为第三参数时，可增加低通滤波器的参考电压输出变化。而调整低通滤波器为第四参数时，可减少低通滤波器的该参考电压输出变化。第三参数使低通滤波器当中的可调电阻值的阻抗值大于第四参数下的低通滤波器当中的可调电阻的阻抗值。
[0071] 其中，预设时间通常为5μ秒内。请注意：利用本发明确实可以改善锁相回路的起振时间，通过调整可调电流源与低通滤波器的电阻，来增加低通滤波器的参考电压的充电速度。但上述电流源与电阻的调整参数及其数值并非特别限定，参数的选用及数值大小的设定当可视系统的实际应用来加以选择与改变。而本发明在实务上确实可达成EEE方案中，有效地节省网络芯片的电源，并解决PLL起振时间过慢的问题点。
[0072] 虽然本发明的技术内容已经以优选实施例披露如上，然其并非用以限定本发明，本领域的普通技术人员，在不脱离本发明的精神所作些许的更动与润饰，皆应涵盖于本发明的范畴内，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
