晶圆级芯片封装结构专利检索-晶圆集成电路专利检索查询-专利查询网

晶圆级芯片封装结构

阅读：618发布：2020-05-11

专利汇可以提供晶圆级芯片封装结构专利检索，专利查询，专利分析的服务。并且本实用新型提供一种晶圆级芯片封装结构，包括：待封装芯片，具有第一表面及第二表面；导电柱，形成于第二表面；封装层，形成于第二表面并延伸至待封装芯片的侧部；重新布线层，形成于封装层上与导电柱电连接；引出焊垫，至少包括自下而上依次叠置的平坦化辅助层及金属连接层。本实用新型采用基于平坦化辅助层及金属连接层制备的引出焊垫进行待封装芯片的电性引出，可以提高引出的电学性能以及连接稳定性，提高封装结构的整体性能，采用先进行贴片，再进行重新布线层制备的方式，在扇出型晶圆级封装中，有利于缩短制程，减小作业周期，提升产品产率，有利于产品成本的降低，实现了对晶圆级芯片进行有效的六面封装，更好的包装芯片，提高产品的可靠性。(ESM)同样的发明创造已同日申请发明专利，下面是晶圆级芯片封装结构专利的具体信息内容。

权利要求

1.一种晶圆级芯片封装结构，其特征在于，所述封装结构包括：
待封装芯片，所述待封装芯片具有相对的第一表面及第二表面；
导电柱，形成于所述待封装芯片的第二表面，并与所述待封装芯片电连接；
封装层，形成于所述待封装芯片的第二表面并延伸至所述待封装芯片的侧部，且所述导电柱的顶面显露于所述封装层；
重新布线层，形成于所述封装层上，所述重新布线层与所述导电柱电连接；以及引出焊垫，形成于所述重新布线层远离所述封装层的一侧，所述引出焊垫通过所述重新布线层及所述导电柱实现所述待封装芯片的电性引出，其中，所述引出焊垫至少包括自下而上依次叠置的平坦化辅助层以及金属连接层。
2.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述待封装芯片的第一表面上还形成有粘附保护层。
3.根据权利要求2所述的晶圆级芯片封装结构，其特征在于，所述粘附保护层包括聚酰亚胺层。
4.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述封装结构还包括贴片膜，所述贴片膜贴置于所述待封装芯片的第一表面，所述封装层及所述贴片膜将所述待封装芯片包覆。
5.根据权利要求4所述的晶圆级芯片封装结构，其特征在于，所述贴片膜的大小和所述待封装芯片一致，所述封装层形成于所述待封装芯片上并延伸至所述贴片膜的侧部。
6.根据权利要求1-5中任意一项所述的晶圆级芯片封装结构，其特征在于，所述封装结构还包括图形化表面层，所述图形化表面层形成于所述重新布线层远离所述封装层的一层，所述图形化表面层显露所述重新布线层上形成所述引出焊垫的焊垫区域，所述引出焊垫经由所述图形化表面层形成于所述焊垫区域上，且所述引出焊垫的上表面高于所述图形化表面层的上表面。
7.根据权利要求6所述的晶圆级芯片封装结构，其特征在于，所述平坦化辅助层包括自下而上依次叠置的钛层和铜层，所述金属连接层包括自下而上依次叠置的铜层、镍层及金层，所述平坦化辅助层的厚度小于0.3μm，所述图形化表面层上表面低于所述镍层上表面。

说明书全文

晶圆级芯片封装结构

技术领域

[0001] 本实用新型属于半导体封装技术领域，特别是涉及一种晶圆级芯片封装结构。

背景技术

[0002] 随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。

[0003] 由于扇出晶圆级封装(fowlp)技术由于具有小型化、低成本和高集成度等优点，以及具有更好的性能和更高的能源效率，扇出晶圆级封装(fowlp)技术已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。

[0004] 然而，现有的扇出型封装中，在晶圆级封装中待封装芯片的焊垫引出结构相对简单，电学性能及稳定性能有待改进，同时，对于晶圆级的封装结构来说难以实现简单有效的全面封装，并且封装制程较长，制备周期长，影响作业效率。实用新型内容

[0005] 鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种晶圆级芯片封装结构，用于解决现有技术中芯片引出焊垫电学性能及稳定性等较差等问题。

[0006] 为实现上述目的及其他相关目的，本实用新型提供一种晶圆级芯片封装方法，所述封装方法包括如下步骤：

[0007] 提供支撑基底，并于所述支撑基底上形成临时键合层；

[0008] 提供待封装芯片，所述待封装芯片具有相对的第一表面及第二表面，将所述待封装芯片固定于所述临时键合层上；

[0009] 于所述待封装芯片的第二表面制备导电柱，所述导电柱与所述待封装芯片电连接；

[0010] 采用封装层封装所述待封装芯片，所述导电柱的顶面显露于所述封装层；

[0011] 于所述封装层上制备重新布线层，所述重新布线层与所述导电柱电连接；

[0012] 于所述重新布线层远离所述封装层的一侧制备引出焊垫，以通过所述重新布线层及所述导电柱实现所述待封装芯片的电性引出，其中，所述引出焊垫至少包括自下而上依次叠置的平坦化辅助层以及金属连接层；以及

[0013] 基于所述临时键合层剥离所述待封装芯片及所述支撑基底。

[0014] 可选地，形成所述临时键合层之后还包括步骤：于所述临时键合层上形成粘附保护层，且所述待封装芯片固定于所述粘附保护层上。

[0015] 可选地，所述粘附保护层包括聚酰亚胺层。

[0016] 可选地，形成所述临时键合层之后还包括步骤：于所述临时键合层上形成表贴层，并使所述待封装芯片的第一表面与所述贴片膜相接触，所述封装层及所述贴片膜将所述待封装芯片包覆。

[0017] 可选地，所述贴片膜的边缘与所述支撑基底的边缘之间具有预留空间，所述贴片膜的大小和所述待封装芯片一致，所述封装层形成于所述待封装芯片上并延伸至所述预留空间。

[0018] 可选地，制备所述重新布线层的步骤包括：于所述封装层的上表面形成介质层及金属叠层结构，所述金属叠层结构与所述导电柱电连接，以将所述待封装芯片电性引出，其中，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

[0019] 可选地，所述临时键合层包括光热转换层，采用激光照射所述光热转换层，以使所述光热转换层与所述待封装芯片及所述支撑基底分离，进而剥离所述待封装芯片及所述支撑基底。

[0020] 可选地，所述贴片膜的边缘与所述支撑基底的边缘之间具有预留空间，所述贴片膜的大小和所述待封装芯片一致，所述封装层形成于所述待封装芯片上并延伸至所述预留空间。

[0021] 可选地，形成所述引出焊垫的步骤包括：

[0022] 于所述重新布线层上制备图形化表面层，所述图形化表面层显露所述重新布线层上待形成所述引出焊垫的焊垫区域；

[0023] 基于所述图形化表面层于所述焊垫区域上形成所述引出焊垫，且所述引出焊垫的上表面高于所述图形化表面层的上表面，其中，采用溅射工艺制备所述平坦化辅助层，采用电镀工艺制备所述金属连接层。

[0024] 可选地，所述平坦化辅助层包括自下而上依次叠置的钛层和铜层，所述金属连接层包括自下而上依次叠置的铜层、镍层及金层，所述平坦化辅助层的厚度小于0.3μm，所述图形化表面层上表面低于所述镍层上表面。

[0025] 一种晶圆级芯片封装结构，其中，所述封装结构优选采用本实用新型的封装方法封装得到的结构，所述封装结构包括：

[0026] 待封装芯片，所述待封装芯片具有相对的第一表面及第二表面；

[0027] 导电柱，形成于所述待封装芯片的第二表面，并与所述待封装芯片电连接；

[0028] 封装层，形成于所述待封装芯片的第二表面并延伸至所述待封装芯片的侧部，且所述导电柱的顶面显露于所述封装层；

[0029] 重新布线层，形成于所述封装层上，所述重新布线层与所述导电柱电连接；以及[0030] 引出焊垫，形成于所述重新布线层远离所述封装层的一侧，所述引出焊垫通过所述重新布线层及所述导电柱实现所述待封装芯片的电性引出，其中，所述引出焊垫至少包括自下而上依次叠置的平坦化辅助层以及金属连接层。

[0031] 可选地，所述待封装芯片的第一表面上还形成有粘附保护层。

[0032] 可选地，所述粘附保护层包括聚酰亚胺层。

[0033] 可选地，所述封装结构还包括贴片膜，所述贴片膜贴置于所述待封装芯片的第一表面，所述封装层及所述贴片膜将所述待封装芯片包覆。

[0034] 可选地，所述贴片膜的边缘与所述支撑基底的边缘之间具有预留空间，所述贴片膜的大小和所述待封装芯片一致，所述封装层形成于所述待封装芯片上并延伸至所述预留空间。

[0035] 可选地，所述封装结构还包括图形化表面层，所述图形化表面层形成于所述重新布线层远离所述封装层的一层，所述图形化表面层显露所述重新布线层上形成所述引出焊垫的焊垫区域，所述引出焊垫经由所述图形化表面层形成于所述焊垫区域上，且所述引出焊垫的上表面高于所述图形化表面层的上表面。

[0036] 可选地，所述平坦化辅助层包括自下而上依次叠置的钛层和铜层，所述金属连接层包括自下而上依次叠置的铜层、镍层及金层，所述平坦化辅助层的厚度小于0.3μm，所述图形化表面层上表面低于所述镍层上表面。

[0037] 如上所述，本实用新型晶圆级芯片封装结构，本实用新型的晶圆级封装中采用基于平坦化辅助层及金属连接层制备的引出焊垫进行待封装芯片的电性引出，可以提高引出的电学性能以及连接稳定性，提高封装结构的整体性能，采用先进行贴片(固定待封装芯片)，再进行重新布线层制备的方式，在扇出型晶圆级封装中，有利于缩短制程，减小作业周期，提升产品产率，并有利于产品成本的降低，制程少，封装速度快，产出效率高，本实用新型还实现了对晶圆级芯片进行有效的六面封装，更好的包装芯片，提高产品的可靠性。附图说明

[0038] 图1显示为本实用新型晶圆级芯片封装方法的工艺流程图。

[0039] 图2显示为本实用新型晶圆级芯片封装方法中提供支撑基底形成临时键合层的结构示意图。

[0040] 图3显示为本实用新型晶圆级芯片封装方法中形成贴片膜的结构示意图。

[0041] 图4显示为本实用新型晶圆级芯片封装方法中固定待封装芯片的结构示意图。

[0042] 图5显示为本实用新型晶圆级芯片封装方法中形成导电柱的结构示意图。

[0043] 图6显示为本实用新型晶圆级芯片封装方法中形成封装材料层的结构示意图。

[0044] 图7显示为本实用新型晶圆级芯片封装方法中形成封装层的结构示意图。

[0045] 图8显示为本实用新型晶圆级芯片封装方法中形成重新布线层的结构示意图。

[0046] 图9显示为本实用新型晶圆级芯片封装方法中形成图形化表面层的结构示意图。

[0047] 图10显示为本实用新型晶圆级芯片封装方法中形成引出焊垫的结构示意图。

[0048] 图11显示为本实用新型晶圆级芯片封装方法中分离支撑基底后的结构示意图。

[0049] 元件标号说明

[0050] 100 支撑基底

[0051] 101 临时键合层

[0052] 102 粘附保护层

[0053] 103 贴片膜

[0054] 104 待封装芯片

[0055] 105 电极区域

[0056] 106 导电柱

[0057] 107 封装材料层

[0058] 108 封装层

[0059] 109 重新布线层

[0060] 110 图形化表面层

[0061] 111 焊垫区域

[0062] 112 引出焊垫

[0063] 112a 平坦化辅助层

[0064] 112b 金属连接层

[0065] S1～S7 步骤

具体实施方式

[0066] 以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

[0067] 请参阅图1-图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

[0068] 实施例一：

[0069] 如图1所示，本实用新型提供一种晶圆级芯片封装方法，所述封装方法包括如下步骤：

[0070] 提供支撑基底，并于所述支撑基底上形成临时键合层；

[0071] 提供待封装芯片，所述待封装芯片具有相对的第一表面及第二表面，将所述待封装芯片固定于所述临时键合层上；

[0072] 于所述待封装芯片的第二表面制备导电柱，所述导电柱与所述待封装芯片电连接；

[0073] 采用封装层封装所述待封装芯片，所述导电柱的顶面显露于所述封装层；

[0074] 于所述封装层上制备重新布线层，所述重新布线层与所述导电柱电连接；

[0075] 于所述重新布线层远离所述封装层的一侧制备引出焊垫，以通过所述重新布线层及所述导电柱实现所述待封装芯片的电性引出，其中，所述引出焊垫至少包括自下而上依次叠置的平坦化辅助层以及金属连接层；以及

[0076] 基于所述临时键合层剥离所述待封装芯片及所述支撑基底。

[0077] 下面将结合附图详细说明本实用新型的晶圆级芯片的封装方法。

[0078] 如图1中的S1及图2所示，提供支撑基底100，并于所述支撑基底上形成临时键合层101。

[0079] 作为示例，所述支撑基底100包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。在一示例中，所述支撑基底100的透光率不小于50％，以有利于后续基于临时键合层进行支撑基底的分离，在本实施例中，所述支撑基底100选用为玻璃衬底，所述玻璃衬底成本较低，容易在其表面形成临时键合层101，且能降低后续的剥离工艺的难度。

[0080] 作为示例，所述临时键合层101包括光热转换层(LTHC)，通过旋涂工艺形成于所述支撑基底100上后，通过固化工艺使其固化成型。光热转换层(LTHC)性能稳定，表面较光滑，有利于后续获得平坦的，在后续的剥离工艺中，剥离的难度较低。

[0081] 作为示例，于所述临时键合层101上形成表贴层103，并使所述待封装芯片104的第一表面与所述贴片膜103相接触，所述封装层108及所述贴片膜103将所述待封装芯片104包覆。在一示例中，可以是将所述贴片膜103先形成在所述临时键合层101上，再在所述贴片膜上形成待封装芯片，也可以是现将所述贴片膜103形成在所述待封装芯片表面，再将二者形成在所述临时键合层上。

[0082] 作为示例，形成所述临时键合层101之后还包括步骤：于所述临时键合层101上形成粘附保护层102，且所述待封装芯片104固定于所述粘附保护层101上，此时，当存在所述贴片膜103时，所述贴片膜103形成于所述粘附保护层102的表面。

[0083] 作为示例，所述粘附保护层102包括聚酰亚胺层。

[0084] 具体的，在一示例中，如图3所示，本实用新型中设置一贴片膜103，所述贴片膜103与后续形成的封装层108将待封装芯片104进行封装，从而实现芯片的六面封装，在一示例中，所述贴片膜103可以是DAF(die-attach film)膜，其可以包括环氧树脂膜层，其中，在晶圆级封装中，本实用新型在晶圆表面设置一贴片膜103，从而可以基于所述贴片膜103实现芯片晶圆级六面封装，同时可以对芯片的背面还起到保护作用。在一示例中，所述贴片膜103(如所述DAF膜)的厚度介于10-40微米之间，可以是15微米、20微米、30微米、32微米、35微米等等，在一示例中，选择为32-40微米，以有利于所述待封装芯片104的六面封装。其中，将所述待封装芯片104固定于所述临时键合层102上，可以是待封装芯片直接固定在临时键合层上，也可以是基于其他材料层固定于所述分离层上。

[0085] 具体的，在一示例中，还包括在所述临时键合层101与所述贴片膜103之间形成粘附保护层102的步骤，其中，可选地，所述粘附保护层102的材料可以是PI(聚酰亚胺)，所述粘附保护层102可以实现待封装芯片104的黏贴，是待封装芯片104可以更好地形成在所述支撑基底100上，也方便后段制成的进行，同时所述粘附保护层102还可以在后续的临时键合层101剥离时起到中间层的保护作用，如保护所述贴片膜103在分离时不受损伤。

[0086] 如图1中的S2及图4所示，提供待封装芯片104，所述待封装芯片104具有相对的第一表面及第二表面，将所述待封装芯片104固定于所述临时键合层101上。

[0087] 具体的，在一示例中，当存在所述贴片膜103时，将所述待封装芯片104固定于所述贴片膜103上，并使所述待封装芯片104的第一表面与所述贴片膜103相接触。

[0088] 作为示例，所述贴片膜103的边缘与所述支撑基底100的边缘之间具有预留空间，所述贴片膜103的大小和所述待封装芯片104一致，所述封装层108形成于所述待封装芯片104上并延伸至所述预留空间。

[0089] 具体的，该示例中，将所述待封装芯片104形成于所述贴片膜103(die bonding)上，其中，所述待封装芯片104具有相对的第一表面及第二表面，所述第一表面可以是芯片的背面，另外，所述第二表面可以是待封装芯片104的正面，在一示例中，所述待封装芯片104还具有电极区域105，所述电极区域105设置才所述第二表面处，以实现所述待封装芯片
104的电连接。在本示例中，所述待封装芯片104为晶圆级芯片，晶圆上还可以形成有多个芯片以进行封装。

[0090] 具体的，在一示例中，所述贴片膜103的边缘与所述支撑基底100的边缘之间具有预留空间，如图4所示，也即所述贴片膜103设置在所述支撑基底100或所述粘附保护层102上之后，显露于所述贴片膜103接触的下层材料层，显露的部分构成所述预留空间，在一可选示例中，所述贴片膜103的中心与下层材料层的中心重合，且各自关于该中心对称，从而形成均匀对称的所述预留空间。可选地，所述待封装芯片104的第一表面与所述贴片膜103相接触时，二者刚好完全重合，当然，也可以是所述第一表面没有完全占据所述贴片膜103的表面，贴片膜103的面积大于所述第一表面面积，本示例中，选择待封装芯片104，即待封装晶圆的背面的大小形状与所述贴片膜103一致，从而可以有利于提高密封效果，有利于六面封装稳定性的提高。

[0091] 如图1中的S3及图5所示，于所述待封装芯片104的第二表面制备导电柱106，所述导电柱106与所述待封装芯片104电连接。

[0092] 具体的，还在所述待封装芯片104上制备导电柱106，如可以是导电铜柱，在一示例中，所述导电柱106制备在所述电极区域105上，以实现待封装芯片104的电连接，所述导电柱106的制备工艺可以采用本领域常用的导电连接柱的制备工艺，如铜柱制备工艺。

[0093] 如图1中的S4及图6-7所示，采用封装层108封装所述待封装芯片104，所述导电柱106的顶面显露于所述封装层108，在一示例中，当存在所述贴片膜103时，所述封装层108及所述贴片膜103将所述待封装芯片104包覆。

[0094] 具体的，采用封装层108封装所述待封装芯片104的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装层108的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。可以是先在待封装完成的结构上形成封装材料层107，然后，还包括减薄所述封装层108材料层的步骤，将所述导电柱106显露于所述封装层108。

[0095] 具体的，在一示例中，封装后的所述封装层108呈倒U型结构于所述待封装芯片104上，优选为对称结构，可选地，当所述贴片膜103与所述待封装芯片104的尺寸一致时，所述封装层108的一表面与所述支撑基底100或者所述粘附保护层102(当存在时)相接触，将所述贴片膜103及所述待封装芯片104的侧面同时封装在一起，从而可以有利于提高封装结构的稳定性，提高封装效果。

[0096] 如图1中的S5及图8所示，于所述封装层108上制备重新布线层109，所述重新布线层109与所述导电柱106电连接。

[0097] 作为示例，制备所述重新布线层109的步骤包括：于所述封装层108的上表面形成介质层及金属叠层结构，所述金属叠层结构与所述导电柱106电连接，以将所述待封装芯片104电性引出，其中，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

[0098] 具体的，该步骤中，在封装层108上制备重新布线层109，所述重新布线层109与所述导电柱106电连接，以实现与待封装芯片104的电连接，本实用新型中，先进行贴片再进行重新布线层109的封装，也就是说，本实用新型先贴die(先进行待封装芯片104的贴片)，再进行所述重新布线层109(RDL)的制备，这种方式的扇出型封装(Fan-out wafer level package)，在fan-out封装领域里可有利于缩短制程，减少作业的周期(cycle time)，提升产品的产率(throughput)，降低产品成本(cost)。

[0099] 另外，所述重新布线层109可以包括若干介质层及若干依据图形需求排布的金属线层，相邻两金属线层之间通过金属插塞连接。所述介质层的材料可以为环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述介质层的材料可以为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。所述金属线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合，在本实施例中，所述金属线层的材料为铜，所述金属插塞材料为铜。

[0100] 如图1中的S6及图9-10所示，于所述重新布线层109远离所述封装层108的一侧制备引出焊垫112，以通过所述重新布线层109及所述导电柱106实现所述待封装芯片的电性引出，所述引出焊垫至少包括自下而上依次叠置的平坦化辅助层112a以及金属连接层112b。

[0101] 作为示例，形成所述引出焊垫112的步骤包括：

[0102] 于所述重新布线层109上制备图形化表面层110，所述图形化表面层110显露所述重新布线层109上待形成所述引出焊垫112的焊垫区域111；以及

[0103] 基于所述图形化表面层110于所述焊垫区域111上形成所述引出焊垫112，且所述引出焊垫112的上表面高于所述图形化表面层110的上表面，其中，采用溅射工艺制备所述平坦化辅助层112a，采用电镀工艺制备所述金属连接层112b。

[0104] 作为示例，所述平坦化辅助层112a包括自下而上依次叠置的钛层和铜层，所述金属连接层112b包括自下而上依次叠置的铜层、镍层及金层。

[0105] 作为示例，所述平坦化辅助层112a的厚度小于0.3μm，所述图形化表面层110上表面低于所述镍层上表面。

[0106] 具体的，于所述重新布线层109的另一面制备引出焊垫112，所述引出焊垫112与所述重新布线层109中的金属线层电连接，其中，本实用新型的方案中，采用所述平坦化辅助层112a及所述金属连接层112b构成所述引出焊垫112，所述平坦化辅助层112a可以作为直接形成在所述重新布线层的金属线层表面的材料层，为后续金属连接层的制备提供结构基础，使其可以更平坦，特别是在电镀形成所述金属连线层112b时，在图形化表面层110形成的槽中电镀时容易出现高度不平的情况，从而影响电学性能及连接稳定性，形成所述平坦化辅助层112a有利于上述情况的改善解决，在一示例中，所述平坦化辅助层采用溅射工艺制备，采用金属电镀的方式制备金属连接层，提升了产品的性能和可靠性，可选地，所述平坦化辅助层的厚度小于0.3μm，可以是0.8μm、1.5μm，从而有利于两层结构层的厚度在构成引出焊垫时的布置。在一示例中，所述平坦化辅助层112a包括自下而上依次叠置的钛层和铜层，所述金属连接层112b包括自下而上依次叠置的铜(Cu)层、镍层(Ni)及金(Au)层。当然，在其他示例中，也可以是其他材料层，并不以此为限。在一示例中，当所述金属连接层包括多种金属构成的叠层结构时，所述图形化表面层的上表面与各叠层中抗氧化性较强的叠层相对应，优选地，所述图形化表面层的厚度不小于所述金属连接层的厚度的二分之一，在本示例中，所述图形化表面层110上表面低于所述镍层上表面，且所述图形化表面层110上表面高于所述镍层下表面，以利于提高引出焊垫的性能。

[0107] 另外，在一示例中，在形成所述引出焊垫112之前还在所述重新布线层109上形成图形化表面层110，在一示例中，所述图形化表面层110的材料可以是PI，其中，可以是先在所述重新布线层109上形成一层PI材料层，再对其进行图形化，使得该层材料层显露出所述重新布线层109上需要制备焊垫的金属区域，即所述焊盘区域，而将其他区域进行覆盖，形成所述图形化表面层110，也进一步实现对所述封装结构的保护，提高封装的可靠性，在一可选示例中，所述图形化表面层110的上表面高于所述重新布线层109的上表面，有利于后续引出焊垫112的制备实施，提高引出焊垫112的可靠性，提高整体封装结构的电学稳定性。

[0108] 如图1中的S7及图11所示，基于所述临时键合层101剥离所述待封装芯片104及所述支撑基底100。

[0109] 作为示例，所述临时键合层101包括光热转换层，其中，采用激光照射所述光热转换层，以使所述光热转换层与所述待封装芯片104及所述支撑基底100分离，进而剥离所述待封装芯片104及所述支撑基底100。

[0110] 具体的，所述临时键合层101为光热转换层，此处采用激光照射所述光热转换层，以使所述光热转换层与所述封装层108、所述待封装芯片104及所述支撑基底100分离，或者，在一示例中，当存在所述贴片膜103时，将所述贴片膜103及所述封装层108与所述支撑基底100分离，又或者在一示例中是将所述粘附保护层102与所述支撑基底100进行分离，进而剥离待封装芯片104及所述支撑基底100，从而得到包括封装层108和贴片膜103将待封装芯片104六面封装的封装结构。另外，本实用新型的支撑基底100，如玻璃基底(glass wafer)作为制程中临时性载体，可以重复使用，有利于产品的成本的降低。

[0111] 实施例二：

[0112] 如图11所示，并参考图1-10，本实用新型还提供一种晶圆级芯片封装结构，其中，所述封装结构优选采用本实用新型的封装方法封装得到，所述封装结构包括：

[0113] 待封装芯片104，所述待封装芯片104具有相对的第一表面及第二表面；

[0114] 导电柱106，形成于所述待封装芯片104的第二表面，并与所述待封装芯片104电连接；

[0115] 封装层108，形成于所述待封装芯片104的第二表面并延伸至所述待封装芯片104的侧部，且所述导电柱106的顶面显露于所述封装层108；

[0116] 重新布线层109，形成于所述封装层108上，所述重新布线层109与所述导电柱106电连接；以及

[0117] 引出焊垫112，形成于所述重新布线层109远离所述封装层108的一侧，所述引出焊垫112通过所述重新布线层109及所述导电柱106实现所述待封装芯片104的电性引出，其中，所述引出焊垫112至少包括自下而上依次叠置的平坦化辅助层112a以及金属连接层112b。

[0118] 作为示例，所述封装结构还包括贴片膜103，所述贴片膜103贴置于所述待封装芯片104的第一表面，所述封装层108及所述贴片膜103将所述待封装芯片104包覆。

[0119] 具体的，在一示例中设置一贴片膜103，所述贴片膜103与后续形成的封装层108将待封装芯片104进行封装，从而实现芯片的六面封装，在一示例中，所述贴片膜103包括DAF(die-attach film)膜层，可以采用树脂材料贴片膜103，包括环氧树脂膜，其中，在晶圆级封装中，本实用新型在晶圆表面设置一贴片膜103，从而可以基于所述贴片膜103实现芯片晶圆级六面封装，同时可以对芯片的背面还起到保护作用。在一示例中，所述贴片膜103(如所述DAF膜)的厚度介于10-40微米之间，可以是15微米、20微米、30微米、32微米、35微米等等，在一示例中，选择为32-40微米，以有利于所述待封装芯片104的六面封装。

[0120] 作为示例，所述待封装芯片104的第一表面上还形成有粘附保护层102。

[0121] 在一示例中，当存在所述贴片膜103时，所述贴片膜103形成于所述粘附保护层102的表面，所述粘附保护层102及所述封装层108将所述贴片膜103及所述待封装芯片104包覆。

[0122] 作为示例，所述粘附保护层102包括聚酰亚胺层。

[0123] 具体的，在一示例中，还在所述临时键合层101与所述贴片膜103之间形成有粘附保护层102，其中，可选地，所述粘附保护层102的材料可以是PI(聚酰亚胺)，所述粘附保护层102可以实现待封装芯片104的黏贴，是待封装芯片104可以更好地形成在所述支撑基底100上，也方便后段制成的进行，同时所述粘附保护层102还可以在后续的临时键合层101剥离时起到中间层的保护作用，如保护所述贴片膜103在分离时不受损伤。

[0124] 作为示例，所述封装结构还包括图形化表面层110，所述图形化表面层110形成于所述重新布线层109远离所述封装层108的一层，且所述图形化表面层110显露所述重新布线层109上形成所述引出焊垫112的焊垫区域111，所述引出焊垫112经由所述图形化表面层110形成于所述焊垫区域111上，且所述引出焊垫的上表面高于所述图形化表面层的上表面。

[0125] 作为示例，所述平坦化辅助层112a包括自下而上依次叠置的钛层和铜层，所述金属连接层112b包括自下而上依次叠置的铜层、镍层及金层。

[0126] 作为示例，所述平坦化辅助层112a的厚度小于0.3μm，所述图形化表面层110上表面低于所述镍层上表面。

[0127] 具体的，于所述重新布线层109的另一面制备引出焊垫112，所述引出焊垫112与所述重新布线层109中的金属线层电连接，其中，本实用新型的方案中，采用所述平坦化辅助层112a及所述金属连接层112b构成所述引出焊垫112，所述平坦化辅助层112a可以作为直接形成在所述重新布线层的金属线层表面的材料层，为后续金属连接层的制备提供结构基础，使其可以更平坦，特别是在电镀形成所述金属连线层112b时，在图形化表面层110形成的槽中电镀时容易出现高度不平的情况，从而影响电学性能及连接稳定性，形成所述平坦化辅助层112a有利于上述情况的改善解决，在一示例中，所述平坦化辅助层采用溅射工艺制备，采用金属电镀的方式制备金属连接层，提升了产品的性能和可靠性，可选地，所述平坦化辅助层的厚度小于0.3μm，可以是0.8μm、1.5μm，从而有利于两层结构层的厚度在构成引出焊垫时的布置。在一示例中，所述平坦化辅助层112a包括自下而上依次叠置的钛层和铜层，所述金属连接层112b包括自下而上依次叠置的铜(Cu)层、镍层(Ni)及金(Au)层。当然，在其他示例中，也可以是其他材料层，并不以此为限。在一示例中，当所述金属连接层包括多种金属构成的叠层结构是，所述图形化表面层的上表面与各叠层中抗氧化性较强的叠层相对应，优选地，所述图形化表面层的厚度不小于所述金属连接层的厚度的二分之一，在本示例中，所述图形化表面层110上表面低于所述镍层上表面，且所述图形化表面层110上表面高于所述镍层下表面，以利于提高引出焊垫的性能。

[0128] 另外，在一示例中，在形成所述引出焊垫112之前还在所述重新布线层109上形成图形化表面层110，在一示例中，所述图形化表面层110的材料可以是PI，其中，可以是先在所述重新布线层109上形成一层PI材料层，再对其进行图形化，使得该层材料层显露出所述重新布线层109上需要制备焊垫的金属区域，即所述焊盘区域，而将其他区域进行覆盖，形成所述图形化表面层110，也进一步实现对所述封装结构的保护，提高封装的可靠性，在一可选示例中，所述图形化表面层110的上表面高于所述重新布线层109的上表面，有利于后续引出焊垫112的制备实施，提高引出焊垫112的可靠性，提高整体封装结构的电学稳定性。

[0129] 具体的，所述导电柱106可以是导电铜柱，所述导电柱106制备在所述电极区域105上，以实现待封装芯片104的电连接，所述封装层108的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。可以是先在待封装完成的结构上形成封装材料层107，具体的，在一示例中，封装后的所述封装层108呈倒U型结构于所述待封装芯片104上，优选为对称结构，可选地，当所述贴片膜103与所述待封装芯片104的尺寸一致时，所述封装层108的一表面与所述支撑基底100或者所述粘附保护层102(当存在时)相接触，将所述贴片膜103及所述待封装芯片104的侧面同时封装在一起，从而可以有利于提高封装结构的稳定性，提高封装效果。

[0130] 具体的，在一示例中，所述重新布线层109包括介质层及金属叠层结构，所述金属叠层结构与所述导电柱106电连接，以将所述待封装芯片104电性引出，其中，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。进一步，所述导电柱106与所述金属层电连接。其中，所述重新布线层109可以包括若干介质层及若干依据图形需求排布的金属线层，相邻两金属线层之间通过金属插塞连接。所述介质层的材料可以为环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述介质层的材料可以为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。所述金属线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合，在本实施例中，所述金属线层的材料为铜，所述金属插塞材料为铜。

[0131] 作为示例，当存在所述贴片膜103时，所述贴片膜103的边缘与所述支撑基底100的边缘之间具有预留空间，所述贴片膜103的大小和所述待封装芯片104一致，所述封装层108形成于所述待封装芯片104上并延伸至所述预留空间。

[0132] 具体的，所述待封装芯片104具有相对的第一表面及第二表面，所述第一表面可以是芯片的背面，另外，所述第二表面可以是待封装芯片104的正面，在一示例中，所述待封装芯片104还具有电极区域105，所述电极区域105设置才所述第二表面处，以实现所述待封装芯片104的电连接。在本示例中，所述待封装芯片104为晶圆级芯片，晶圆上还可以形成有多个芯片以进行封装。

[0133] 具体的，在一示例中，所述贴片膜103的边缘与所述支撑基底100的边缘之间具有预留空间，如图4所示，也即所述贴片膜103设置在所述支撑基底100或所述粘附保护层102上之后，显露于所述贴片膜103接触的下层材料层，显露的部分构成所述预留空间，在一可选示例中，所述贴片膜103的中心与下层材料层的中心重合，且各自关于该中心对称，从而形成均匀对称的所述预留空间。可选地，所述待封装芯片104的第一表面与所述贴片膜103相接触时，二者刚好完全重合，当然，也可以是所述第一表面没有完全占据所述贴片膜103的表面，贴片膜103的面积大于所述第一表面面积，本示例中，选择待封装芯片104，即待封装晶圆的背面的大小形状与所述贴片膜103一致，从而可以有利于提高密封效果，有利于六面封装稳定性的提高。

[0134] 综上所述，本实用新型提供一种晶圆级封装结构，封装结构包括：待封装芯片，所述待封装芯片具有相对的第一表面及第二表面；导电柱，形成于所述待封装芯片的第二表面，并与所述待封装芯片电连接；封装层，形成于所述待封装芯片的第二表面并延伸至所述待封装芯片的侧部，且所述导电柱的顶面显露于所述封装层；重新布线层，形成于所述封装层上，所述重新布线层与所述导电柱电连接；以及引出焊垫，形成于所述重新布线层远离所述封装层的一侧，所述引出焊垫通过所述重新布线层及所述导电柱实现所述待封装芯片的电性引出其中，所述引出焊垫至少包括自下而上依次叠置的平坦化辅助层以及金属连接层。通过上述方案，本实用新型的晶圆级封装中采用基于平坦化辅助层及金属连接层制备的引出焊垫进行待封装芯片的电性引出，可以提高引出的电学性能以及连接稳定性，提高封装结构的整体性能，采用先进行贴片(固定待封装芯片)，再进行重新布线层制备的方式，在扇出型晶圆级封装中，有利于缩短制程，减小作业周期，提升产品产率，并有利于产品成本的降低，实现了对晶圆级芯片进行有效的六面封装，更好的包装芯片，提高产品的可靠性。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

[0135] 上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

标题	发布/更新时间	阅读量
一种减少晶圆边缘聚焦不良的方法	2020-05-08	920
半导体晶圆储存装置与储存方法	2020-05-08	696
用于硅片的中、精抛布的活化方法	2020-05-08	508
晶圆搬运方法及装置	2020-05-08	25
一种键合结构及其制造方法	2020-05-08	22
一种薄膜体声波谐振器及其制备方法	2020-05-11	971
体声波部件及等离子体切割该体声波部件的方法	2020-05-11	238
脱气工艺方法和金属硬掩膜层的制造方法	2020-05-08	817
一种非接触模块封装智能卡及其制备方法	2020-05-08	475
晶圆级芯片封装结构	2020-05-11	618

晶圆级芯片封装结构

晶圆级芯片封装结构

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：