多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法
专利汇可以提供多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种多晶片 半导体 封装体及垂直堆叠的 半导体晶片 和封装方法，半导体晶片包含半导体元件。半导体元件具有上表面以及对应至上表面的下表面。半导体元件包含输入 端子 、多个 硅 晶穿孔连接 块 、多个选择焊垫、多个倾斜焊垫以及多个倾斜导电结构。硅晶穿孔连接块延伸穿越半导体元件。选择焊垫位于下表面。倾斜焊垫位于上表面且通过硅晶穿孔连接块分别连接至选择焊垫。每个倾斜焊垫具有焊垫表面，其不平行于上表面。每个倾斜导电结构的底端 接触 对应的倾斜焊垫的焊垫表面，且每个倾斜导电结构的顶端垂直的对齐紧邻的倾斜焊垫。本发明具有以节省成本和生产效率的结构设计与生产方法达到晶片选择的功能。，下面是多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法专利的具体信息内容。
1.一种半导体晶片，其特征在于，包含：
半导体元件，具有上表面以及对应至所述上表面的下表面，其中所述半导体元件包含：
输入端子；
多个硅晶穿孔连接块，延伸穿越所述半导体元件，其中所述多个硅晶穿孔连接块的其中之一连接至所述输入端子；以及
多个选择焊垫，位于所述下表面，其中所述多个选择焊垫的其中之一连接至所述输入端子，而所述多个选择焊垫的其余者分别连接至所述多个硅晶穿孔连接块的其余者；
多个倾斜焊垫，位于所述上表面且通过所述多个硅晶穿孔连接块分别连接至所述多个选择焊垫，其中每个所述倾斜焊垫具有焊垫表面，其不平行于所述上表面；以及多个倾斜导电结构，分别位于对应的所述多个倾斜焊垫上，每个所述倾斜导电结构的底端接触对应的所述倾斜焊垫的所述焊垫表面，且每个所述倾斜导电结构的顶端垂直的对齐紧邻的所述倾斜焊垫。
2.如权利要求1所述的半导体晶片，其特征在于，每个所述倾斜导电结构包含：
柱状部，自每个所述倾斜焊垫的所述焊垫表面向上延伸；以及
锡球部，位于所述柱状部远离所述倾斜焊垫的一端，其中所述锡球部垂直的对齐紧邻的所述倾斜焊垫。
3.如权利要求2所述的半导体晶片，其特征在于，所述多个倾斜导电结构的所述柱状部均彼此相互平行。
4.如权利要求1所述的半导体晶片，其特征在于，所述上表面具有多个V型槽，且所述多个倾斜焊垫是分别共形的形成于所述多个V型槽上。
5.如权利要求4所述的半导体晶片，其特征在于，每个所述V型槽的两内表面夹角为90度。
6.如权利要求4所述的半导体晶片，其特征在于，所述半导体元件还包含保护层，多条导电通道于所述保护层内延伸，其中所述多个倾斜焊垫分别通过所述多条导电通道连接至所述多个硅晶穿孔连接块。
7.如权利要求4所述的半导体晶片，其特征在于，所述多个倾斜焊垫彼此间隔，且每个所述倾斜导电结构的顶端在垂直方向超出其底端连接的所述倾斜焊垫。
8.如权利要求2所述的半导体晶片，其特征在于，所述多个倾斜焊垫彼此间隔，且每个所述倾斜导电结构的所述锡球部在垂直方向超出所述倾斜导电结构的所述柱状部连接的所述倾斜焊垫。
9.一种多晶片半导体封装体，包含N个垂直堆叠的半导体晶片，其特征在于，每个所述半导体晶片包含：
半导体元件，具有上表面以及对应至所述上表面的下表面，其中所述半导体元件包含：
输入端子；
M个硅晶穿孔连接块，延伸穿越所述半导体元件，其中M≥N，且所述M个硅晶穿孔连接块的其中之一连接至所述输入端子；以及
多个选择焊垫，位于所述下表面，其中所述多个选择焊垫的其中之一连接至所述输入端子，而所述多个选择焊垫的其余者分别连接至所述多个硅晶穿孔连接块的其余者；
M-1个倾斜焊垫，位于所述上表面且通过所述多个硅晶穿孔连接块分别连接至所述多个选择焊垫，其中每个所述倾斜焊垫具有焊垫表面，其不平行于所述上表面；以及多个倾斜导电结构，分别位于对应的所述多个倾斜焊垫上，每个所述倾斜导电结构的底端接触对应的所述倾斜焊垫的所述焊垫表面，且每个所述倾斜导电结构的顶端垂直的对齐紧邻的所述倾斜焊垫。
10.如权利要求9所述的多晶片半导体封装体，其特征在于，每个所述倾斜导电结构包含：
柱状部，自每个所述倾斜焊垫的所述焊垫表面向上延伸；以及
锡球部，位于所述柱状部远离所述倾斜焊垫的一端，其中所述锡球部垂直的对齐紧邻的所述倾斜焊垫。
11.如权利要求10所述的多晶片半导体封装体，其特征在于，所述多个倾斜导电结构的所述柱状部均彼此相互平行。
12.如权利要求9所述的多晶片半导体封装体，其特征在于，所述上表面具有多个V型槽，且所述多个倾斜焊垫是分别共形的形成于所述多个V型槽上。
13.如权利要求12所述的多晶片半导体封装体，其特征在于，每个所述V型槽的两内表面夹角为90度。
14.如权利要求12所述的多晶片半导体封装体，其特征在于，所述半导体元件还包含保护层，多条导电通道于所述保护层内延伸，其中所述多个倾斜焊垫分别通过所述多条导电通道连接至所述多个硅晶穿孔连接块。
15.如权利要求9所述的多晶片半导体封装体，其特征在于，所述N个半导体晶片是以其侧边对齐状况下垂直堆叠。
16.如权利要求9所述的多晶片半导体封装体，其特征在于，所述多个选择焊垫中最外侧的选择焊垫连接至所述输入端子。
17.如权利要求9所述的多晶片半导体封装体，其特征在于，还包含外接基材，所述外接基材包含多个电连接锡球，其分别连接至所述多个半导体晶片的最底者的所述多个选择焊垫。
18.如权利要求9所述的多晶片半导体封装体，其特征在于，所述多个倾斜焊垫彼此间隔，且每个所述倾斜导电结构的顶端在垂直方向超出其底端连接的所述倾斜焊垫。
19.如权利要求10所述的多晶片半导体封装体，其特征在于，所述多个倾斜焊垫彼此间隔，且每个所述倾斜导电结构的所述锡球部在垂直方向超出所述倾斜导电结构的所述柱状部连接的所述倾斜焊垫。
20.一种方法用以垂直堆叠多个如权利要求1所述的半导体晶片而形成多晶片半导体封装体，其特征在于，所述方法包含：
将所述多个半导体晶片以其侧边对齐状况下垂直堆叠，且每个所述倾斜导电结构的顶端接触紧邻的所述半导体晶片上对应的所述选择焊垫，其中对应的所述选择焊垫是垂直对齐每个所述倾斜导电结构的底端紧邻的所述倾斜焊垫。
多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法
技术领域
背景技术
发明内容
具体实施方式
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 电子封装件及其制法 | 2020-05-11 | 410 |
| 具有缓冲材料和加强层的半导体器件 | 2020-05-11 | 777 |
| 封装基板、包含其的半导体封装和包含其的电子系统 | 2020-05-08 | 776 |
| 用于获得印刷电路的多层片材的设备和相关方法 | 2020-05-11 | 99 |
| 一种堆叠封装结构及其制备方法 | 2020-05-12 | 29 |
| 一种多芯片封装结构及制造方法 | 2020-05-11 | 760 |
| 一种闪烁晶体阵列及其制备方法 | 2020-05-08 | 512 |
| 集成半导体组合件及其制造方法 | 2020-05-08 | 867 |
| 电路基板及堆叠电路结构 | 2020-05-08 | 227 |
| 使用导线接合的混合式添加结构的可堆叠存储器裸片 | 2020-05-08 | 224 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
