技术领域
[0001] 本
发明有关一种
半导体封装结构，尤指一种适用于高
密度讯号串接的电子封装件及其制法。
背景技术
[0002] 随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂开发出不同的立体封装技术，例如，封装堆叠(Package on package，简称FO PoP)结构等，以将不同功能的集成
电路整合于单一封装结构，此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子元件，例如：记忆体、
中央处理器、绘图处理器、影像应用处理器等，通过堆叠设计达到系统的整合，适合应用于轻薄型各种电子产品。
[0003] 请参阅图1A至图1B，其为现有PoP型半导体封装件1的制法的剖面示意图。如图1A所示，将上
基板13通过多个导电柱12堆叠于一设有半导体元件11的下基板10上，再如图1B所示，形成一封装胶体15于该下基板10与该上基板13之间，以包覆该半导体元件11与该些导电柱12。
[0004] 目前高密度讯号串接的封装产品为了满足市场需求，需不断缩小其元件体积，故于现有半导体封装件1中，该上、下基板13,10与半导体元件11的厚度越来越薄，且该上、下基板13,10之间的空间S亦设计成越来越窄。再者，该封装胶体15为一种热固性胶体，且为了改善相关的物理化学性质，会在热固性胶体中添加填充物(filler)14，以进行改质。
[0005] 然而，由于制作成本或制造技术难度考量，该填充物14的宽度尺寸r通常为100至300微米(μm)，故当该上、下基板13,10之间的空间S太窄时，该填充物14无法正常流动，致使该封装胶体15充填不均，容易造成该封装胶体15无法达到保护该半导体元件11与该些导电柱12的功效。
[0006] 此外，该半导体元件11顶面与该上基板13底面之间，更常发生该封装胶体15没有充填的空隙(void)，此种空隙(void)容易于高低温冲击时发生气爆的问题。
[0007] 因此，如何克服上述
现有技术的问题，实已成目前亟欲解决的课题。
发明内容
[0008] 鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其制法，以达到保护该电子元件的功效。
[0009] 本发明的电子封装件，包括：承载件；电子元件，其结合于该承载件上；基板，其透过至少一
支撑件堆叠于该承载件上，且该基板具有相对的第一表面与第二表面及至少一连通该第一表面与第二表面的开口，并于该基板的第一表面与该电子元件之间形成间隔；保护体，其形成于该间隔中以
接触结合该电子元件；以及封装层，其包覆该保护体与该支撑件。
[0010] 本发明还提供一种电子封装件的制法，包括：提供一承载件，其上设有至少一电子元件；将一基板透过至少一支撑件堆叠于该承载件上，且该基板具有相对的第一表面与第二表面及至少一连通该第一表面与第二表面的开口，并于该基板的第一表面与该电子元件之间形成间隔；经由该开口形成保护体于该间隔中，以令该保护体接触结合该电子元件；以及以封装层包覆该保护体与该支撑件。
[0011] 前述的制法中，该保护体的制程包括：将
流体填充物经由该开口填入该开口中与该间隔中，以令该流体填充物接触结合该电子元件；以及
固化该流体填充物，以令该流体填充物成为该保护体。
[0012] 前述的电子封装件及其制法中，该开口的
位置对应该电子元件的位置。
[0013] 前述的电子封装件及其制法中，该保护体与该封装层之间具有交界面。
[0014] 前述的电子封装件及其制法中，该保护体结合该电子元件的顶面。进一步，该保护体还结合该电子元件的侧面。
[0015] 前述的电子封装件及其制法中，该保护体的掺杂物的粒径尺寸为该间隔的1/3至1/6。例如，该间隔的距离为10至200微米。
[0016] 前述的电子封装件及其制法中，该保护体的掺杂物的粒径尺寸小于15微米。
[0017] 前述的电子封装件及其制法中，该保护体还形成于该开口中。
[0018] 前述的电子封装件及其制法中，该基板还形成有多个连通该第一表面与第二表面的穿孔。
[0019] 前述的电子封装件及其制法中，该基板的第二表面形成有凹部。
[0020] 前述的电子封装件及其制法中，该电子元件的周围布设有止挡件。
[0021] 前述的电子封装件及其制法中，该保护体为
薄膜胶材。
[0022] 由上可知，本发明的电子封装件及其制法，主要通过该基板上形成开口，使该保护体能经由该开口结合至该电子元件上，再形成该封装层于该承载件与该基板之间的其它空间，故相比于现有技术，当该承载件与该基板之间的空间越来越窄时，该保护体仍可经由该开口填入而形成于该电子元件上，以达到保护该电子元件的功效，且该封装层因不需填入现有填充物而能充填均匀，故可达到保护该支撑件的功效。
附图说明
[0023] 图1A至图1B为现有半导体封装件的制法的剖面示意图；
[0024] 图2A至图2D为本发明的电子封装件的制法的剖面示意图；
[0025] 图2D’及图2D”为对应图2D的其它
实施例的剖面示意图；
[0026] 图3为对应图2D的另一实施例的剖面示意图；
[0027] 图3A为对应图3的上视示意图；以及
[0028] 图3B为对应图3的另一实施样式的局部放大剖面示意图。
[0029] 符号说明：
[0030] 1 半导体封装件 10 下基板
[0031] 11 半导体元件 12 导电柱
[0032] 13 上基板 14 填充物
[0033] 15 封装胶体 2,3 电子封装件
[0034] 20 承载件 20a 第一侧
[0035] 20b 第二侧 200,231 线路层
[0036] 201 焊球 21 电子元件
[0037] 21a 顶面 21c 侧面
[0039] 22 支撑件 23 基板
[0040] 23a 第一表面 23b 第二表面
[0041] 230 开口 24,24’,24” 保护体
[0042] 240 掺杂物 25 封装层
[0043] 330 穿孔 331 凹部
[0044] 36 止挡件 d 粒径尺寸
[0045] L,L’ 交界面 r 宽度尺寸
[0046] S 空间 t 间隔。
具体实施方式
[0047] 以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本
说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0048] 须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0049] 图2A至图2D为本发明的电子封装件2的制法的剖面示意图。
[0050] 如图2A所示，提供一具有相对的第一侧20a与第二侧20b的承载件20，且该第一侧20a上设有至少一电子元件21，而该第二侧20b植设多个焊球201。
[0051] 于本实施例中，该承载件20为具有核心层或无核心层(coreless)的线路结构，如封装基板(substrate)，其具有线路层200，如扇出(fan out)型重布线路层(redistribution layer，简称RDL)的线路配置。应可理解地，该承载件20亦可为其它承载晶片的板材，如
导线架(leadframe)、
晶圆(wafer)、或其它具有金属布线(routing)的载板等，并不限于上述。
[0052] 此外，该电子元件21为主动元件、被动元件或其二者组合等，其中，该主动元件例如为
半导体晶片，且该被动元件例如为
电阻、电容及电感。例如，该电子元件21通过多个如焊
锡材料的导电凸块210以覆晶方式设于该承载件20的第一侧20a上并电性连接该线路层200，再于该电子元件21与该承载件20之间形成包覆该导电凸块210的底胶211；或者，该电子元件21可通过多个焊线(图略)以打线方式电性连接该承载件20；亦或，该电子元件21可直接接触该承载件20的线路层200。然而，有关该电子元件21电性连接该承载件20的方式不限于上述。
[0053] 如图2B所示，将一基板23通过多个支撑件22堆叠于该承载件20的第一侧20a上，且该基板23具有相对的第一表面23a与第二表面23b及至少一连通该第一与第二表面23a,23b的开口(aperture)230，并于该基板23的第一表面23a与该电子元件21之间形成一间隔t。
[0054] 于本实施例中，该基板23为具有核心层或无核心层(coreless)的线路结构，如封装基板，其具有线路层231，如扇出型重布线路层的线路配置。应可理解地，该基板23亦可为其它承载晶片的板材，如
硅中介板、封装件、导线架、晶圆、或其它具有金属布线的载板等，并不限于上述。
[0055] 此外，该开口230的位置对应该电子元件21的位置，例如，该开口230位于该电子元件21的上方。
[0056] 又，该支撑件22位于该电子元件21的外围，且电性连接该些线路层200,231。具体地，该支撑件22为球状、柱状或钉状，如
铜柱、焊球(solder ball)或具有核心铜球(Cu core ball)的焊锡块等，但不限于上述。
[0057] 另外，该间隔t的距离为25至45微米(低于30微米)。
[0058] 如图2C所示，经由该开口230形成一保护体24于该该间隔t中，以令该保护体24接触结合该电子元件21与该基板23的第一表面23a。
[0059] 于本实施例中，该保护体24为绝缘材，其制程先将流体填充物(filler)(如底胶的液态胶材)经由该开口230注射(inject)填入该间隔t中(可选择性形成于该开口230中)，以令该流体填充物接触结合该电子元件21的顶面21a与该基板23的第一表面23a，之后再固化(Curing)该流体填充物而成为该保护体24。具体地，可通过注射装置(injective device)的
喷嘴(nozzle)插入该开口230中以注射该流体填充物。此外，该开口230的设计具有泄压作用，可以减少现有技术中的气爆问题的发生。
[0060] 此外，该保护体24延伸结合接触该电子元件21的局部侧面21c或全部侧面21c，以提高对该电子元件21的保护；应可理解地，若该保护体24延伸结合接触该底胶211，可对该电子元件21提供更好的包覆性与保护性。
[0061] 又，该保护体24’,24”亦可为薄膜胶材(film adhesive)，如双面胶(double side tape)，如图2D’及图2D”所示。然而，相比于该薄膜胶材的型态，上述液态胶材因于固化前能流动填满该承载件20与该基板23之间的预计空间而能避免产生气室(voids)，故使用液态胶材作为该保护体24较佳。
[0062] 另外，使用液态胶材作为该保护体24，其包含胶体与掺杂物(dopes)240，且该掺杂物240的粒径尺寸d小于15微米(μm)(较佳为1至5μm)、或小于填充物(如图所示的不规则颗粒)的粒径尺寸(或现有填充物14的宽度尺寸r)的1/2至1/5、或为该间隔t的1/3至1/6，明显小于该间隔t的距离(10至200微米)，故该胶体与掺杂物240能均匀扩散于该电子元件21的顶面21a。具体地，该掺杂物240例如为
二氧化硅粉、氧化
铝粉或其它适当材质(如高
散热传导、高温耐受性)等，以针对该保护体24进行改质，且该开口230的宽度需具有一定大小，例如，配合该掺杂物240的粒径尺寸d。
[0063] 如图2D所示，以一封装层25包覆该保护体24与该些支撑件22。
[0064] 于本实施例中，形成该封装层25的材质为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧
树脂(epoxy)或模塑料(molding compound)等。
[0065] 此外，由于该保护体24与该封装层25是于不同制程先后制作，故于该保护体24与该封装层25之间产生不规则交界面(irregular interface)L。或者，如图2D’所示，该保护体24’也可仅接触结合该电子元件21的顶面21a而未占满该间隔t，使该封装层25的材质些微形成于部分该间隔t中的保护体24’上，故该不规则交界面L’大致环绕于该电子元件21的周缘。
[0066] 又，如图2D”所示，该保护体24”亦可仅形成于该间隔t中而未形成于该开口230中。
[0067] 因此，本发明的制法通过该基板23上形成开口230，使该保护体24,24’,24”能经由该开口230流至该电子元件21的顶面21a(甚至其侧面21c)，且待固化该保护体24,24’,24”后，再形成该封装层25于该承载件20与该基板23之间的其它空间，故相比于现有技术，当该承载件20与该基板23之间的空间越来越窄时，该保护体24,24’,24”仍可经由该开口230填入而形成于该电子元件21上，以达到保护该电子元件21的功效，且该封装层25因无需混充现有填充物(亦即不受现有填充物的影响)而能充填均匀，以达到保护该些支撑件22的功效。
[0068] 此外，如图3及图3A所示的电子封装件3，该基板23也可形成有多个连通该第一与第二表面23a,23b的穿孔330，以外露该保护体24，且于形成该保护体24之前(例如，堆叠该基板23之前)，可布设至少一止挡件36于该电子元件21的周围。
[0069] 于本实施例中，该穿孔330作为排气孔，使外露于该穿孔330的保护体24会接触空气，故当该电子封装件3进行后续的高温制程时，该保护体24中的
溶剂于挥发后，便可经由该些穿孔330排出该保护体24外，而不会存留于该承载件20与该基板23之间，进而不会形成气泡。此外，该穿孔330具有泄压作用，也可以减少现有技术中的气爆问题的发生。
[0070] 此外，该止挡件36为墙状、环状或其它合适形体，以环绕于该电子元件21的位置周围，以于形成该保护体24时，该止挡件36能防止该保护体24溢流。
[0071] 另外，如图3B所示，该基板23的第二表面23b也可形成有凹部331，以于形成该保护体24时，能防止该保护体24溢流至该基板23的第二表面23b的线路区域而破坏线路的状况。例如，该凹部331连通该开口230或穿孔330，以利于防止该保护体24溢流。
[0072] 本发明提供一种电子封装件2,3，包括：一承载件20、至少一电子元件21、一基板23、一保护体24,24’,24”以及一封装层25。
[0073] 所述的承载件20具有相对的第一侧20a与第二侧20b，且该第二侧20b形成有多个焊球201。
[0074] 所述的电子元件21结合于该承载件20的第一侧20a上。
[0075] 所述的基板23通过多个支撑件22堆叠于该承载件20的第一侧20a上，且该基板23具有相对的第一表面23a与第二表面23b及至少一连通该第一与第二表面23a,23b的开口230，并于该基板23的第一表面23a与该电子元件21之间形成间隔t。
[0076] 所述的保护体24,24’,24”为绝缘材，其形成于该间隔t中以接触保护该电子元件21。
[0077] 所述的封装层25形成于该基板23与该承载件20的第一侧20a之间以包覆该保护体24,24’,24”与该些支撑件22。
[0078] 于一实施例中，该开口230的位置对应该电子元件21的位置。
[0079] 于一实施例中，该保护体24,24’,24”与该封装层25之间产生交界面L,L’。
[0080] 于一实施例中，该保护体24,24’,24”接触结合该电子元件21的顶面21a。进一步，该保护体24还接触结合该电子元件21的侧面21c。
[0081] 于一实施例中，该保护体24,24’,24”的掺杂物240的粒径尺寸d为该间隔t的1/3至1/6。例如，该间隔t的距离为10至200微米。
[0082] 于一实施例中，该保护体24,24’,24”的掺杂物240的粒径尺寸d小于15微米。
[0083] 于一实施例中，该保护体24还形成于该开口230中。
[0084] 于一实施例中，该基板23还形成有多个连通该第一与第二表面23a,23b的穿孔330，以外露该保护体24。
[0085] 于一实施例中，该基板23的第二表面23b形成有对应该开口230及/或穿孔330的凹部331。
[0086] 于一实施例中，该电子元件21的周围布设有至少一止挡件36。
[0087] 于一实施例中，该保护体24’,24”为薄膜胶材。
[0088] 综上所述，本发明的电子封装件及其制法，通过该基板具有开口的设计，即使该承载件与该基板之间的空间越来越窄，该保护体仍能经由该开口流至该电子元件上，以达到保护该电子元件的功效，且该封装层因不受现有填充物的影响而能充填均匀，故能达到保护该些支撑件的功效。
[0089] 上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行
修改。因此本发明的权利保护范围，应如
权利要求书所列。
