【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ＝FIELD PROGRAMMABLE GAT
E ARRAY,以下にＦＰＧＡと称する) と呼ばれる集積回路装置（ＬＳＩ）の利用現場（フィールド）におけるＦＰ
ＧＡにプログラムするプログラム装置に関する。

【０００２】

【従来の技術】最近、ＬＳＩの種類のなかでユーザが利用現場（フィールド）で自由に回路を定義（プログラム）でき、回路の定義の変更もフィールドで可能であるＬＳＩが注目されている。 そのようなＬＳＩの一種として「フィールドプログラマブルゲートアレイ（ＦＰＧ
Ａ）」がある。

【０００３】ＦＰＧＡは、複数個の比較的大きな回路ブロックと配線ブロックとをチップ上に規則的に並べて構成されている。 回路ブロックおよび配線ブロックの内部には回路の電気的な接続または非接続を「プログラムできるデバイス」が多数配置されており、ユーザはこれらデバイスをプログラム（定義）することでブロック内部とブロック間接続をフィールド（利用現場）でプログラムできる。 電気的な接続または非接続をプログラムできるデバイスとしては「フューズ」、「アンチフューズ」、「トランジスタスイッチ」等を用いたものが実用化されている。

【０００４】

【発明が解決しようとする課題】ここで、上記ＦＰＧＡ
に特有の問題点をＦＰＧＡ以外のＬＳＩ製品を製造する場合と対比して説明する。

【０００５】周知の通り工業製品には、一般に、その製造プロセスの成熟度に依存した製品品質のばらつきがある。 この品質ばらつきをチェックし、不良品の排除、製品のランク付けを行うために製造後の製品テストが行われる。

【０００６】ＬＳＩ製品テストには、基本機能テスト、
耐環境性保証テスト、経年変化保証テストなど種々のものがあるが、ここでは基本機能テストのみに注目する。
この基本機能テストは設計した回路パターンが正確に実チップ上に実現されているかを電気信号で間接的にチェックするものである。

【０００７】電気信号は設計した機能をチェックするための入出力端子と入出力信号パターンの組み合わせであり、「テスト入出力パターン」と呼ばれている。 このテストにて、入力信号に対し設計上期待される出力を出さないチップは不良品として排除される。 さらに、良品でもプロセスの成功度が異なるために、その成功度が「出力信号遅延時間」として上記のテスト結果に反映される。 それによって製品のランク付けが行われる。

【０００８】具体的には、あるチップの遅延時間データの最大保証値に応じて「使用保証クロック周波数」が決められる。 例えば２ＭＨｚチップ、５ＭＨｚチップ、１
０ＭＨｚチップ等のランク付けとなる。

【０００９】ところで、新製品開発競争が激しく単独製品の製品寿命が短い種類のＬＳＩでは特に製造プロセスの成熟度が低い。 そのため、特にそういったＬＳＩ製品ではきわめて大きな品質のばらつきが発生する。 ＦＰＧ
ＡもそのようなＬＳＩ製品の一つである。

【００１０】ＦＰＧＡに、利用現場（フィールド）でプログラムする自動配線を行う装置配置として、図３に示す装置構成がある。 この装置は、ＦＰＧＡ１０１を搭載する搭載台を有するＦＰＧＡプログラム読込／書込み装置１０３と、ＦＰＧＡプログラム読込／書込み装置１０
３に電気的に接続され、ＦＰＧＡの内部回路ブロックを割付する（フロアプランする）ＦＰＧＡプログラム支援装置１０５とから構成されていた。

【００１１】ＦＰＧＡでは、利用現場（フィールド）でのプログラム、特に回路割付に関して次のような問題がある。

【００１２】従来のＦＰＧＡでは、ＦＰＧＡの「内部論理回路ブロック個別の性能」を利用現場で知る手段がなかった。 そのため、回路割付（プログラム）する際に「内部論理回路ブロック個別の性能」に応じた最適のプログラム、ここでは論理回路ブロック割付（フロアプラン）を実施することができなかった。 最適な回路割付（プログラム）ができないために以下に説明するようなＦＰＧＡのオーバスペック（過大仕様）使用を余儀なくされていた。 なお、「ＦＰＧＡのオーバスペック（過大仕様）使用」とは、回路割付（プログラム）する回路の要求ランク以上の高級ランクのＦＰＧＡ製品を使用せざるを得ないということである。

【００１３】また、ＦＰＧＡでは、利用現場（フィールド）でのプログラムによる配線割付に関して次のような問題がある。 一般にＬＳＩ製品「個別の」配線遅延時間のばらつきがあり、ＦＰＧＡにおいても同様である。 さらにＦＰＧＡにおいては、同一製品でも「内部ブロックごとの」配線遅延時間のばらつきがある。

【００１４】従来のＦＰＧＡのユーザはこの配線遅延時間の製品別ばらつき、内部ブロックごとのばらつきを知ることができなかった。 すなわち、パソコン等で構成されるＦＰＧＡのフィールドプログラム装置では、ＦＰＧ
Ａ製品の「標準的な」遅延時間（最大最小保証遅延時間）を推定し、表示するものであった。 この遅延時間表示は以下に述べる自動配線装置のソフトウェアが完璧なものでないためマニュアル指示配線（パソコンに使用者が配線経路、スイッチングデバイスを指定する）を部分的に行わねばならない。 遅延時間はその際の判断基準である。

【００１５】また、ＦＰＧＡの自動配線装置も製品個別、内部ブロック個別の遅延時間を用いて自動配線するのではなく、標準的遅延時間（最大最小保証遅延時間）
の「推定値」を用いて自動配線するものであった。 遅延時間推定値はＦＰＧＡの実際の遅延時間に比較して「安全サイド」、すなわち最大最小遅延時間共に実際よりも「大きめ」に推定する。

【００１６】そのため、製品ごとの実際の遅延時間に見合った最適配線を実行すれば、使用できるＦＰＧＡ製品の使用が不可能で、それ以上の製品ランクのＦＰＧＡ製品を使用せざるを得ない、という問題があった。 すなわち、ＦＰＧＡのオーバスペック（過大仕様）使用を余儀なくされていた。 たとえば、５ＭＨｚ製品レベルでよい回路に対しても１０ＭＨｚ製品を使用せざるを得ない、
といった問題である。

【００１７】一方、また、公知技術では、ＦＰＧＡがフィールドでの使用中に、内部ブロック動作不良（故障）
が生じた場合、このＦＰＧＡは「廃棄される」という問題がある。

【００１８】不良品とはいえ、稀少な材料を用いて、多大のエネルギーを消費して作りだされているので省資源、省エネルギー上も好ましくない。 内部ブロック動作不良（故障）が致命的な場合や、多くのブロックが動作不良の場合には、廃棄もやむをえない。

【００１９】しかしながら、ＦＰＧＡの場合、高々数ブロックの軽度の動作不良（故障）であれば、そのブロックを避けてプログラムしなおして、使用することが可能である。 また、故障が素子劣化による性能低下であれば、低レベルの性能でもよい用途に転用して使用することも可能である。

【００２０】本発明は、オーバスペックでない最適なＦ
ＰＧＡ製品の使用を可能ならしめ、従来よりも下位の製品ランクのＦＰＧＡの使用範囲拡大を可能にしたものであり、かつまた同時に、現状の不良のＦＰＧＡ製品を有効利用できるようにすることを目的する。

【００２１】

【課題を解決するための手段】本発明において、自らの内部ブロックに関するデータを記憶する記憶ブロックを内蔵するフィールドプログラマブルゲートアレイを利用現場でプログラムするためのプログラム装置であって、
フィールドで発見されたフィールドプログラマブルゲートアレイの内部ブロックに関するデータをそのフィールドプログラマブルゲートアレイ自身に内蔵される記憶ブロックに書き込む書込み手段を備えることを特徴とするフィールドプログラマブルゲートアレイのプログラム装置を提供する。

【００２２】本発明の好適な態様において、前記内部ブロックに関するデータがフィールドプログラマブルゲートアレイの２つの端子名とそれら端子間の最大最小遅延時間値であるのが好ましい。

【００２３】本発明の好適な態様において、前記内部ブロックに関するデータが内部ブロック内部の欠陥要素名称であるのが好ましい。

【００２４】

【作用】本発明は、「ＦＰＧＡ自体の内部ブロックに関するデータ」をＲＯＭ，ＲＡＭなどの記憶ブロックに記憶させることが利用現場のユーザにも可能となる装置を提供するものである。 そのため、従来のプログラム装置に対して、新たにＦＰＧＡの内部ブロックに関するデータを書き込むハードウェア、即ち記憶ブロックへ内部ブロックに関するデータを書き込む装置を備えることにより、利用現場（フィールド）において測定または発見されたＦＰＧＡに関するデータをそのＦＰＧＡ自身の記憶ブロックに書き込んでおき、そのＦＰＧＡ転用時にこれを読みだすことで、フィールドでの経年変化、動作不良発生等により使用不可となったＦＰＧＡを、その他の用途に転用することが容易となり、ＦＰＧＡの耐用年数が増大する。

【００２５】ここで、「ＦＰＧＡ自体の内部ブロックに関するデータ」とは、内部回路ブロックそれぞれ個別の、「使用保証クロック周波数」、「最大最小遅延時間値」、「欠陥（または使用保証外）回路ブロック名称（または位置）」、または「ブロック内部の欠陥（または使用保証外）要素回路の種別（または名称）」などである。 また、内部ブロックとは、例えば論理回路ブロックや、配線ブロックなどを意味するものである。

【００２６】

【実施例】本発明に係るフィールドプログラマブルゲートアレイ（ＦＰＧＡ）のプログラム装置の実施例を図面を参照しつつ具体的に説明する。

【００２７】図１はＦＰＧＡ１１がＬＳＩ１３に実装された例を示し、さらにＦＰＧＡ１１の基本的構造を拡大して示している。 このＦＰＧＡ１１は、プログラマブル論理回路ブロック１５と、プログラマブル配線ブロック１７と、記憶ブロック（内蔵メモリー）の例としてのメモリー即ちＲＯＭブロック１９とが所定の規則の配列で配置されている。 ユーザは、プログラマブル論理回路ブロック１５のブロック内論理とプログラマブル配線ブロック１７を用いてこれら論理回路ブロック１５を相互配線することができるものである。

【００２８】また、ＲＯＭブロック１９には、例えばＲ
ＯＭブロック１９以外のＦＰＧＡの内部ブロック即ちプログラマブル論理回路ブロック１５とプログラマブル配線ブロック１７とに関するテストデータが書き込まれている。 ところで、このようなＦＰＧＡ１１の回路の一部にＲＯＭブロック１９を組み込んだいわゆる「内蔵メモリー付きＦＰＧＡ構造」は公知であるが、一般に公知の「内蔵メモリー」の内容（用途）は、ユーザのプログラムを内蔵する為のものであったり、あるいはユーザのシステムが動作中である時の状態記憶用のものであり、したがってＲＯＭブロック１９はメモリーの用途が従来と異なる。

【００２９】本発明におけるＦＰＧＡのプログラム装置は図２のような構成である。 すなわち、ＦＰＧＡ１１のプログラムソフトウェアを搭載したパーソナルコンピュータ等によるＦＰＧＡプログラム支援装置２１と、ＦＰ
ＧＡ１１が搭載され、接続される搭載台２３を有し、そのプログラム用のデバイスをプログラムする機能を備えたＦＰＧＡプログラム読取／書込み装置２５と、ＦＰＧ
Ａに内蔵されるＲＯＭブロックに利用現場で測定または発見された内部ブロックに関するデータを書き込む書込み装置２７とから主に構成される。

【００３０】また、ＦＰＧＡプログラム支援装置２１
は、フィールドで発見されたり実測された欠陥部分をＦ
ＰＧＡプログラム読取／書込み装置２５を用いてＦＰＧ
ＡのＲＯＭブロック１９に書き込む他に、ＦＰＧＡプログラム基本仕様データを用いて内部ブロックに優先順位を付けたり、ＦＰＧＡプログラム基本仕様データの中から特別の制限条件を満足するものを抽出する動作も行い得る。 この優先順位や制限条件の下でＦＰＧＡプログラム読取／書込み装置２５を用いてＦＰＧＡの論理回路ブロックを回路割付したり、配線ブロックを自動配線する。

【００３１】ＦＰＧＡプログラム読取／書込み装置２５
は、ＦＰＧＡプログラム（フィールドでのプログラム）
の読取／書込み装置であり、ＦＰＧＡの「プログラムに関するデータ」を読み書きする機能のみを持った装置である。 「プログラムに関するデータ」とは、プログラム自身、プログラムの書換え禁止設定データ、プログラムの読みだし禁止設定データ、複数のＦＰＧＡの接続構成の設定データ（複数ＦＰＧＡ同時プログラム設定データ）等である。

【００３２】さらに、書込み装置２７が、ＦＰＧＡに内蔵されるＲＯＭに利用現場で測定／発見された内部ブロックに関するデータを書き込む際には、まずＦＰＧＡ個別のデータをＦＰＧＡプログラム支援装置２１に入力し、ＦＰＧＡプログラム支援装置２１から、読み込んだデータ（内部ブロックに関するデータ）を書込み装置２
７に送り、書込み装置２７がそれに基づいてＲＯＭブロックに書き込んでいく。

【００３３】内部ブロックに関するデータを書込み装置２７によって、ユーザがフィールドで発見した内部ブロックに関する任意のデータをＦＰＧＡに内蔵されたＲＯ
Ｍに書き込むことが可能となる。

【００３４】従来のＦＰＧＡプログラム装置では、ＦＰ
ＧＡ内部ブロックに関するデータを読み込むハードウェアがなかった。 すなわち従来のハードウェアは、利用現場（フィールド）でＦＰＧＡにプログラム、例えば回路割付の読出／書込み装置であり、ＦＰＧＡの「プログラムに関するデータ」を読み書きする機能のみを持った装置であった。

【００３５】内部ブロックに関するデータとしては、以下の２つの例が挙げられる。 １． フィールドで種々の測定装置を用いて測定したＦＰ
ＧＡの２つの端子間の「最大最小遅延時間値」。 ２． フィールドでＦＰＧＡ使用中に動作不良等から発見された「内部ブロックの欠陥要素（デバイス）名称」。

【００３６】上記１の遅延時間値は例えばＬＳＩ素子一般に発生する経年変化等によって発生する遅延時間の増大を反映した実測値である。 例えば、 N0001端子からS0
002 端子までの最小遅延時間が20であり、最大遅延時間が25である場合には、ＲＯＭブロックに書込み装置２７
を用いて「N0001,S0002,20,25 」と書き込めばよい。

【００３７】この経年変化等によるＦＰＧＡの性能劣化をＲＯＭに遅延時間値の実測データとして書き込んでおけば、より低級な性能でもよい用途に転用する際に、このデータを読みだして使用することができ、転用時のプログラムの際に便利である。 データを紙面に記録し保存しておき、転用時にそれを取り出せばよいのだが、管理が煩雑であるという理由から採用できない。 そのため、
直接ＦＰＧＡのＲＯＭブロックに書き込むのがよい。

【００３８】上記２の内部ブロックの欠陥要素（デバイス）名称とは、例えば「内部論理回路ブロックの回路要素名」、「内部配線ブロックのスイッチングデバイス名」である。 前者の例は、５３論理回路ブロックのAND0
001 のＡＮＤ回路要素と、OR0002のＯＲ回路要素が動作不良である場合であり、ＲＯＭブロックに書込み装置２
７を用いて「53,AND0001&OR0002 」と書き込めばよい。
後者の例は、６２配線ブロックの120 のスイッチングデバイスと、005 のスイッチングデバイスとが動作不良である場合であり、この場合にはＲＯＭブロックに「62,1
20&005」と書き込めばよい。

【００３９】このように、ＦＰＧＡのプログラム装置によって「ユーザがフィールドで発見した内部ブロックに関する任意のデータ」をＦＰＧＡのＲＯＭに書き込んで保存し、必要に応じて読み出してプログラムに利用することができる。

【００４０】この個別のブロック間の最大最小配線遅延時間の値は、製造完了時の測定（テスト）で実測したものに、さらにフィールドで実測した値も書き込まれるので、書き込まれたＦＰＧＡの個別の製品テストデータは、製品個別の製造プロセスのばらつきが反映され、極めて正確なものとなる。

【００４１】ところで、本発明において、「ＲＯＭブロック自身に欠陥がある」と本発明を有効に実施できない。 そこで、そのようなことを回避するため、ＲＯＭブロックだけはその他のブロックよりも製造プロセスが比較的簡易で確立したプロセス技術で製造すればより好適である。

【００４２】本発明のＦＰＧＡの製造については、設計段階でＲＯＭブロックを組み込み、製造段階でそのＲＯ
Ｍブロックを同一チップの中につくり込むことは公知のＲＯＭ内蔵型ＬＳＩ設計製造技術で可能である。

【００４３】以上、本発明の実施例について説明したが、本発明は上記実施例に限定されず、本発明の要旨の範囲内において種々、様々に変形、変更を行うことができる。

【００４４】

【発明の効果】以上のように本発明のＦＰＧＡのプログラム装置では、フィールドで測定または発見されたＦＰ
ＧＡに関するデータをそのＦＰＧＡ自身のＲＯＭに書き込んでおき、そのＦＰＧＡ転用時にこれを読みだすことで、フィールドでの経年劣化、動作不良発生等により使用不可となったＦＰＧＡを、その他の用途に転用することが容易になり、ＦＰＧＡの耐用年数が増大する。

【図面の簡単な説明】

【図１】 本発明に係るフィールドプログラマブルゲートアレイ（ＦＰＧＡ）の基本的構造を示す説明図である。

【図２】 本発明によるＦＰＧＡのプログラム装置の例を示す図である。

【図３】 従来のＦＰＧＡのプログラム装置の例を示す図である。

【符号の説明】

１１ ＦＰＧＡ（フィールドプログラマブルゲートアレイ） １３ ＬＳＩ １５ プログラマブル論理回路ブロック １７ プログラマブル配設ブロック １９ ＲＯＭブロック ２１ ＦＰＧＡプログラム支援装置 ２３ 搭載台 ２５ ＦＰＧＡプログラム読込／書込み装置 ２７ 書込み装置