具有多个导电接合层元件的半导体发光装置及其制造方法
阅读：934发布：2024-01-11
专利汇可以提供具有多个导电接合层元件的半导体发光装置及其制造方法专利检索，专利查询，专利分析的服务。并且具有多个导电接合层元件的 半导体 发光装置及其制造方法。一种半导体发光装置包括：半导体发光元件，该半导体发光元件具有第一 电极 和第二电极； 基板 ，该基板具有分别电连接到该第一电极和该第二电极的第一布线图案层和第二布线图案层；以及多个导电接合层元件，该多个导电接合层元件设置在该第一电极与该第一布线图案层之间和/或该第二电极与该第二布线图案层之间。，下面是具有多个导电接合层元件的半导体发光装置及其制造方法专利的具体信息内容。
1.一种半导体发光装置，该半导体发光装置包括：
半导体发光元件，该半导体发光元件具有第一电极和第二电极；
基板，该基板具有分别电连接到所述第一电极和所述第二电极的第一布线图案层和第二布线图案层；以及
多个导电接合层元件，该多个导电接合层元件设置在所述第一电极与所述第一布线图案层之间和/或所述第二电极与所述第二布线图案层之间。
2.根据权利要求1所述的半导体发光装置，所述半导体发光装置还包括导电接合层元件疏远层，该导电接合层元件疏远层缺乏亲和性而排斥所述导电接合层元件，并且与所述多个导电接合层元件的端部相邻。
3.根据权利要求1所述的半导体发光装置，其中，所述多个导电接合层元件一维或二维地设置。
4.根据权利要求1所述的半导体发光装置，其中，所述第一电极被定义为多个第一电极，
所述第一电极和第二电极从顶部看为矩形，并且所述第一电极和所述第二电极各具有短边和长度为所述短边的两倍以上的长边。
5.根据权利要求1所述的半导体发光装置，其中，所述导电接合层元件包括AuSn共晶接合层元件、Ag颗粒烧结元件或Au颗粒烧结元件。
6.根据权利要求1所述的半导体发光装置，其中，所述第一电极包括p侧电极，并且其中，所述第二电极包括n侧电极。
7.一种用于制造半导体发光装置的方法，该方法包括以下步骤：
制备半导体发光元件，该半导体发光元件具有第一电极和第二电极；
制备基板，该基板具有分别电连接到所述第一电极和所述第二电极的第一布线图案层和第二布线图案层；
在所述第一电极和所述第一布线图案层中的一方上和/或在所述第二电极与所述第二布线图案层之间形成多个导电接合层元件；以及
进行热压处理，将所述第一电极接合到所述第一布线图案层，并且将所述第二电极接合到所述第二布线图案层。
8.根据权利要求7所述的用于制造半导体发光装置的方法，所述方法还包括以下步骤：
形成导电接合层元件疏远层，该导电接合层元件疏远层缺乏亲和性而排斥所述多个导电接合层元件，并且与所述多个导电接合层元件的端部相邻。
9.根据权利要求7所述的用于制造半导体发光装置的方法，其中，所述多个导电接合层元件一维或二维地设置。
10.根据权利要求7所述的用于制造半导体发光装置的方法，其中，所述第一电极被定义为多个第一电极，
所述第一电极和第二电极从顶部看为矩形，并且所述第一电极和所述第二电极各具有短边和长度为所述短边的两倍以上的长边。
11.根据权利要求7所述的用于制造半导体发光装置的方法，其中，所述导电接合层元件包括AuSn共晶接合层元件、Ag颗粒烧结元件或Au颗粒烧结元件。
12.根据权利要求7所述的用于制造半导体发光装置的方法，其中，所述第一电极包括p侧电极，并且其中，所述第二电极包括n侧电极。
具有多个导电接合层元件的半导体发光装置及其制造方法
技术领域
[0001] 本所公开的主题涉及具有安装在基板上的半导体发光元件的半导体发光装置及其制造方法。
背景技术
[0003] 现在将参照图1A、图1B、图2A、图2B、图3A以及图3B说明用于制造半导体发光装置的现有技术方法。
[0004] 首先，参照图1A和为沿着图1A中的线B-B截取的剖面图的图1B，LED元件1具有：细长p侧电极11-1、11-2...11-6，这些p侧电极电连接到p型半导体区域(未示出)；和细长n侧电极12，该n侧电极电连接到n型半导体区域(未示出)。在这种情况下，从顶部看的电极11-1、11-2...11-6以及12各具有矩形形状，该矩形形状具有短边和长度为短边的两倍以上的长边。由此，可以降低热阻，并且可以抑制前向电压的波动。而且，因为p侧电极11-1、11-
2...11-6广泛地散布在LED元件1的底部上，所以来自p侧电极11-1、11-2...11-6的电流可以传播穿过LED元件1内的整个有源区域(未示出)，到达n侧电极12，这可以提高发光效率并使得发光分布均匀。注意，包括最上Au层的接合层(未示出)通过电镀处理或溅射处理形成在p侧电极11-1、11-2...11-6和n侧电极12上。
2...11-6广泛地散布在LED元件1的底部上，所以来自p侧电极11-1、11-2...11-6的电流可以传播穿过LED元件1内的整个有源区域(未示出)，到达n侧电极12，这可以提高发光效率并使得发光分布均匀。注意，包括最上Au层的接合层(未示出)通过电镀处理或溅射处理形成在p侧电极11-1、11-2...11-6和n侧电极12上。
[0005] 另一方面，参照图2A和为沿着图2A中的线B-B截取的剖面图的图2B，由AlN制成的安装基板2具有p侧布线图案层21和n侧布线图案层22。p侧布线图案层21具有分别与LED元件1的p侧电极11-1、11-2...11-6对应的AuSn层31-1、31-2...31-6，并且n侧布线图案层22具有与LED元件1的n侧电极12对应的AuSn层32。注意，包括最上Au层的接合层(未示出)形成在p侧布线图案层21和n侧布线图案层22上，并且在上面形成焊盘(未示出)。
[0006] 最后，参照图3A和为沿着图3A中的线B-B截取的剖面图的图3B，图1A和图1B的LED元件1在热压处理中面朝下在图2A和图2B的安装基板2上，使得安装基板2的AuSn层31-1、31-2...31-6以及32的最上Au层与LED元件1的p侧电极11-1、11-2...11-6和n侧电极12共晶，以形成AuSn共晶接合层31’-1、31’-2...31’-6以及32’。因此，LED元件1的p侧电极11-1、
11-2...11-6电连接到安装基板2的p侧布线图案层21，并且LED元件1的n侧电极12电连接到安装基板2的n侧布线图案层22。由此，LED元件1由AuSn共晶接合层31’-1、31’-2...31’-6以及32’接合到安装基板2，这完成半导体发光装置3。
11-2...11-6电连接到安装基板2的p侧布线图案层21，并且LED元件1的n侧电极12电连接到安装基板2的n侧布线图案层22。由此，LED元件1由AuSn共晶接合层31’-1、31’-2...31’-6以及32’接合到安装基板2，这完成半导体发光装置3。
[0008] 图2A和图2B的AuSn层31-1、31-2...31-6以及32通常通过剥离处理形成。即，如图4A例示，用于形成AuSn层31-1、31-2...31-6以及32的光刻胶图案30-1通过光刻处理形成在安装基板2(p侧布线图案层21)上，然后，由溅射处理或蒸发处理在整个表面上沉积AuSn层
30-2。然后，如图4B例示，去除光刻胶图案层30-1，以形成AuSn层31-1、31-2...31-6以及32。
然而，在这种情况下，在去除光刻胶图案层30-1以使AuSn层30-2断裂时，将在AuSn层31-1、
31-2...31-6以及32的边缘上产生毛刺BR。
30-2。然后，如图4B例示，去除光刻胶图案层30-1，以形成AuSn层31-1、31-2...31-6以及32。
然而，在这种情况下，在去除光刻胶图案层30-1以使AuSn层30-2断裂时，将在AuSn层31-1、
31-2...31-6以及32的边缘上产生毛刺BR。
[0009] 而且，如图4C例示的在有毛刺BR的安装基板2(p侧布线图案层21)上接合LED元件1，然后，进行热压处理，使得如图4D例示的仅消除了毛刺BR的顶部。然而，因为存在LED元件
1(p侧电极11-6)的压力梯度，所以AuSn共晶接合层31’-1、31’-2...31’-6以及32’的量将不均匀。因此，AuSn共晶接合层31’-1、31’-2...31’-6以及32’将变得不均匀，以在LED元件1(p侧电极11-6)与安装基板2(p侧布线图案层21)之间产生大的间隙G。即，仅LED元件1(p侧电极11-6)的一部分可以与安装基板2(p侧布线图案层21)接触，使得其间的接合区域将小。即使在LED元件1(p侧电极11-6)与安装基板2(p侧布线图案层21)完全接触时，AuSn将由于毛刺的存在而将暴露到高温，并且将在消除毛刺BR之前热氧化，这将是共晶反应中的障碍。由此，在热压处理之后在LED元件1与安装基板2之间将发生有缺陷的接合。
1(p侧电极11-6)的压力梯度，所以AuSn共晶接合层31’-1、31’-2...31’-6以及32’的量将不均匀。因此，AuSn共晶接合层31’-1、31’-2...31’-6以及32’将变得不均匀，以在LED元件1(p侧电极11-6)与安装基板2(p侧布线图案层21)之间产生大的间隙G。即，仅LED元件1(p侧电极11-6)的一部分可以与安装基板2(p侧布线图案层21)接触，使得其间的接合区域将小。即使在LED元件1(p侧电极11-6)与安装基板2(p侧布线图案层21)完全接触时，AuSn将由于毛刺的存在而将暴露到高温，并且将在消除毛刺BR之前热氧化，这将是共晶反应中的障碍。由此，在热压处理之后在LED元件1与安装基板2之间将发生有缺陷的接合。
[0010] 进一步地，因为p侧电极11-1、11-2...11-6和n侧电极12及其对应的AuSn层31-1、31-2...31-6和32是细长的，所以AuSn层31-1、31-2...31-6以及32将如图5A例示的在长度方向倾斜，或者AuSn层31-1、31-2...31-6以及32的中心部分将如图5B例示的深凹陷，或者AuSn层31-1、31-2...31-6以及32的中心部分将如图5C例示的高凸出。在任意情况下，将减小LED元件1与安装基板2之间的接合区域，导致在热压处理之后在LED元件1与安装基板2之间也将发生有缺陷的接合。
[0011] 上述有缺陷的接合将招致热阻的波动和前向电压的波动，这将招致不规则的发光特性。
[0012] 再进一步地，当在AuSn层31-1、31-2...31-6以及32的边缘上产生毛刺BR或AuSn层31-1、31-2...31-6以及32在长度方向倾斜、深凹陷或高凸出时，热压处理之后的AuSn共晶接合层31’-1、31’-2...31’-6以及32’将如由图6A和图6B中的X例示的从LED元件1突出。特别地，在AuSn层31-1、31-2...31-6以及32在长度方向倾斜的情况下，LED元件1将如图6B例示的发生倾斜。因此，LED元件1将短接到安装基板2的布线图案层21或22，使得半导体发光装置3将不工作。
发明内容
发明内容
[0013] 本所公开的主题寻求解决上述问题中的一个或更多个问题。
[0014] 根据本所公开的主题，一种半导体发光装置包括：半导体发光元件，该半导体发光元件具有第一电极和第二电极；基板，该基板具有分别电连接到第一电极和第二电极的第一布线图案层和第二布线图案层；以及多个导电接合层元件，该多个导电接合层元件设置在第一电极与第一布线图案层之间和/或第二电极与第二布线图案层之间。
[0015] 一种用于制造半导体发光装置的方法包括以下步骤：制备半导体发光元件，该半导体发光元件具有第一电极和第二电极；制备基板，该基板具有分别电连接到第一电极和第二电极的第一布线图案层和第二布线图案层；在第一电极和第一布线图案层中的一方上和/或在第二电极与第二布线图案层之间形成多个导电接合层元件；以及进行热压处理，将第一电极接合到第一布线图案层，并且将第二电极接合到第二布线图案层。
[0017] 本所公开主题的上述和其他优点和特征与现有技术相比将从特定实施方式的以下描述更清楚，该描述连同附图来采取，附图中：
[0018] 图1A、图2A以及图3A是用于说明用于制造半导体发光装置的现有技术方法的顶视图；
[0019] 图1B、图2B以及图3B分别是沿着图1A、图2A以及图3A的线B-B截取的剖面图；
[0020] 图4A、图4B、图4C以及图4D是用于说明由于如图1A、图1B、图2A、图2B、图3A以及图3B例示的现有技术方法引起的问题的剖面图；
[0021] 图5A、图5B以及图5C是用于说明由于如图1A、图1B、图2A、图2B、图3A以及图3B例示的现有技术方法引起的另一个问题的剖面图；
[0022] 图6A是用于说明由于如图1A、图1B、图2A、图2B、图3A以及图3B例示的现有技术方法引起的又一个问题的顶视图；
[0023] 图6B是沿着图6A的线B-B截取的剖面图；
[0024] 图7A、图8A以及图9A是用于说明根据本所公开主题的、用于制造半导体发光装置的方法的第一实施方式的顶视图；
[0025] 图7B、图8B以及图9B分别是沿着图7A、图8A以及图9A的线B-B截取的剖面图；
[0026] 图10A、图10B、图10C以及图10D是用于说明由于如图7A、图7B、图8A、图8B、图9A以及图9B例示的方法实现的效果的剖面图；
[0027] 图11A、图11B以及图11C是用于说明由于如图7A、图7B、图8A、图8B、图9A以及图9B例示的方法引起的另一个效果的剖面图；
[0029] 图13A、图13B以及图13C是用于说明用于制造图12A和图12B的安装基板的方法的剖面图；
[0030] 图14A、图15A以及图16A是用于说明根据本所公开主题的、用于制造半导体发光装置的方法的第二实施方式的顶视图；
[0031] 图14B、图15B以及图16B分别是沿着图14A、图15A以及图16A的线B-B截取的剖面图；
[0032] 图17A是用于说明由于如图14A、图14B、图15A、图15B、图16A以及图16B例示的方法实现的效果的顶视图；
[0033] 图17B是沿着图17A的线B-B截取的剖面图；
[0034] 图18A是用于说明由于比较例实现的效果的顶视图；
[0035] 图18B是沿着图18A的线B-B截取的剖面图；
[0036] 图19A和图19B是例示了图15A和图15B的安装基板的修改的顶视图和剖面图；以及[0037] 图20A和图20B是用于例示图7A和图8B的AuSn层的修改的剖面图。
具体实施方式
[0038] 现在将参照图7A、图7B、图8A、图8B、图9A以及图9B说明用于制造半导体发光装置的方法的第一实施方式。
[0039] 首先，参照图7A和为沿着图7A中的线B-B截取的剖面图的图7B，提供与图1A和图1B例示的相同的LED元件1。
[0040] 另一方面，参照图8A和为沿着图8A中的线B-B截取的剖面图的图8B，由AlN制成的安装基板2具有p侧布线图案层21和n侧布线图案层22。p侧布线图案层21具有分别与LED元件1的p侧电极11-1、11-2...11-6对应的AuSn层41-1、41-2...41-6，并且n侧布线图案层22具有与LED元件1的n侧电极12对应的AuSn层42。AuSn层41-1、41-2...41-6以及42各由一维设置的一系列大约1至5μm厚的不连续AuSn层元件40构造。例如，各个AuSn层元件40从顶部看为正方形，并且具有长度与LED元件1的电极11-1、11-2...11-6以及12的短边相同的边。在这种情况下，AuSn层元件40之间的间隔优选地尽可能小。
[0041] 最后，参照图9A和为沿着图9A中的线B-B截取的剖面图的图9B，图7A和图7B的LED元件1在热压处理中面朝下在图8A和图8B的安装基板2上，使得安装基板2的AuSn层41-1、41-2...41-6以及42的最上Au层与LED元件1的p侧电极11-1、11-2...11-6和n侧电极12共晶，以形成各由多个AuSn共晶层元件40’形成的AuSn共晶接合层41’-1、41’-2...41’-6以及
42’。因此，LED元件1的p侧电极11-1、11-2...11-6电连接到安装基板2的p侧布线图案层21，并且LED元件1的n侧电极12电连接到安装基板2的n侧布线图案层22。由此，LED元件1由AuSn共晶接合层41’-1、41’-2...41’-6以及42’接合到安装基板2，这完成半导体发光装置4。
42’。因此，LED元件1的p侧电极11-1、11-2...11-6电连接到安装基板2的p侧布线图案层21，并且LED元件1的n侧电极12电连接到安装基板2的n侧布线图案层22。由此，LED元件1由AuSn共晶接合层41’-1、41’-2...41’-6以及42’接合到安装基板2，这完成半导体发光装置4。
[0042] 在图9A和图9B的半导体发光装置4中，然而AuSn共晶接合层41’-1、41’-2...41’-6以及42’可以避免接合缺陷。
[0043] 图8A和图8B的AuSn层41-1、41-2...41-6以及42的AuSn层元件40通过剥离处理形成。即，如图10A例示，用于形成AuSn层41-1、41-2...41-6以及42的光刻胶图案43-1由光刻处理形成在安装基板2(p侧布线图案层21)上，然后，通过溅射处理或蒸发处理在整个表面上沉积大约1至5μm厚的AuSn层43-2。然后，如图10B例示，去除光刻胶图案层43-1，以形成AuSn层41-1、41-2...41-6以及42的AuSn层元件40。即使在这种情况下，在去除光刻胶图案层43-1以使AuSn层43-2断裂时，将在AuSn层41-1、41-2...41-6以及42的AuSn层元件40的边缘上产生毛刺BR。
[0044] 而且，如图10C例示的在具有毛刺BR的安装基板2(p侧布线图案层21)上接合LED元件1，然后，进行热压处理，使得如图10D例示的仅消除毛刺BR的顶部。然而，因为存在LED元件1(p侧电极11-6)的压力梯度，所以AuSn共晶接合层元件40’的量将不均匀。因此，AuSn共晶接合层41’-1、41’-2...41’-6以及42’的AuSn共晶层元件40’将变得不均匀，以至在LED元件1与安装基板2之间产生小的间隙G’。即，仅LED元件1(p侧电极11-6)的一部分可以与安装基板2接触，使得其间的接合区域将小。即使在LED元件1与安装基板2完全接触时，AuSn将由于毛刺的存在而将暴露到高温，并且在消除毛刺BR之前热氧化，这将是共晶反应中的障碍。然而，因为图10C的各个AuSn层元件40’远小于图4C的AuSn层31-1、31-2...31-6以及32，所以图10D的间隙G’远小于图4D的间隙G。因此，可以减小未接合的AuSn共晶接合层元件40’来基本增大AuSn共晶接合层元件40’的接合区域。由此，在热压处理之后在LED元件1与安装基板2之间将几乎不发生有缺陷的接合。
[0045] 进一步地，虽然p侧电极11-1、11-2...11-6和n侧电极12是细长的，但因为AuSn层元件40短，所以AuSn层元件40将如图11A例示的不在长度方向倾斜，或者AuSn层元件40的中心部分将如图11B例示的浅凹陷，或者AuSn层元件40的中心部分将如图11C例示的稍微凸出。在任意情况下，将增大LED元件1与安装基板2之间的接合区域，使得在热压处理之后在LED元件1与安装基板2之间将几乎不发生有缺陷的接合。
[0046] 由此，可以改善热阻的波动和前向电压的波动，这也将改善发光特性。
[0047] 再进一步地，因为在AuSn层41-1、41-2...41-6以及42的边缘上产生的毛刺BR小或AuSn层41-1、41-2...41-6以及42浅凹陷、稍微凸出或不在长度方向倾斜，所以热压处理之后的AuSn共晶接合层41’-1、41’-2...41’-6以及42’将几乎不从LED元件1突出。另外，因为AuSn层41-1、41-2...41-6以及42的毛刺BR小，所以LED元件1将不倾斜。因此，LED元件1将不短接到安装基板2的p侧布线图案层21或22，使得半导体发光装置4将工作。
[0048] 图12A是例示了图8A和图8B的安装基板2的修改的顶视图，并且图12B是沿着图12A中的线B-B截取的剖面图。
[0049] 在图12A和图12B中，与一系列AuSn层元件40的端部相邻地设置缺乏亲和性而排斥AuSn的AuSn疏远(phobic)Cr层43。因此，在热压处理中，AuSn共晶接合层41’-1、41’-2...41’-6以及42’离开Cr层43，由此无疑防止AuSn共晶接合层41’-1、41’-2...41’-6以及
42’在热压处理之后从LED元件1突出。
42’在热压处理之后从LED元件1突出。
[0050] Cr层43在形成AuSn层元件40之前形成。即，如图13A例示，通过电镀处理以及光刻和蚀刻处理在安装基板2的p侧布线图案层21上形成大约0.1μm厚的Cr层43。之后，通过剥离处理形成AuSn层41-1、41-2...41-6以及42的AuSn层元件40。即，如图13B例示，通过光刻处理将用于形成AuSn层41-1、41-2...41-6以及42的光刻胶图案43-1形成在安装基板2(p侧布线图案层21)上，然后，通过溅射处理或真空沉积处理在整个表面上沉积大约1至5μm厚的AuSn层43-2。然后，如图13C例示，去除光刻胶图案层43-1，以形成AuSn层41-1、41-2...41-6以及42的AuSn层元件40。即使在这种情况下，在去除光刻胶图案层43-1以使AuSn层43-2断裂时，将在AuSn层41-1、41-2...41-6以及42的AuSn层元件40的边缘上产生小毛刺BR。
[0051] 现在将参照图14A、图14B、图15A、图15B、图16A以及图16B说明用于制造半导体发光装置的方法的第二实施方式。
[0052] 首先，参照图14A和为沿着图14A中的线B-B截取的剖面图的图14B，设置一个宽p侧电极11，而不是图7A和图7B的p侧电极11-1、11-2...11-6。
[0053] 另一方面，参照图15A和为沿着图8A中的线B-B截取的剖面图的图15B，与LED元件1的p侧电极11对应的AuSn层41设置在p侧布线图案层21上。AuSn层41由二维设置的大约1至5μm厚的不连续AuSn层元件40构造。而且，在这种情况下，各个AuSn层元件40从顶部看为正方形，并且AuSn层元件40之间的间隔优选地尽可能小。
[0054] 最后，参照图16A和为沿着图16A中的线B-B截取的剖面图的图16B，图14A和图14B的LED元件1在热压处理中面朝下在图15A和图15B的安装基板2上，使得安装基板2的AuSn层41和42的AuSn层元件40的最上Au层与LED元件1的p侧电极11和n侧电极12共晶，以形成各由多个AuSn共晶层元件40’形成的AuSn共晶接合层41’和42’。因此，LED元件1的p侧电极11电连接到安装基板2的p侧布线图案层21，并且LED元件1的n侧电极12电连接到安装基板2的n侧布线图案层22。由此，LED元件1由AuSn共晶接合层41’和42’接合到安装基板2，这完成半导体发光装置4。
[0055] 即使在图16A和图16B的半导体发光装置4’中，因为可以消除AuSn共晶接合层41’和42’的接合缺陷，所以可以改善热阻的波动和前向电压的波动，这也将改善发光特性。
[0056] 而且，因为在AuSn层41和42的边缘上产生的毛刺BR小或AuSn层41和42浅凹陷、稍微凸出或不在长度方向倾斜，所以热压处理之后的AuSn共晶接合层41’-1、41’-2...41’-6以及42’将几乎不从LED元件1突出。另外，因为AuSn层41-1、41-2...41-6以及42的毛刺BR小，所以LED元件1将不倾斜。因此，LED元件1将不短接到安装基板2的布线图案层21或22，使得半导体发光装置4将工作。
[0057] 例如，如图17A和图17B例示，各个AuSn层元件40浅凹陷。与此相反，如果AuSn层元件40如图18A和图18B例示的由单个AuSn层元件40a构造，则单个AuSn层元件40a将大幅凹陷。
[0058] 图19A是例示了图15A和图15B的安装基板2的修改的顶视图，并且图19B是沿着图19A中的线B-B截取的剖面图。
[0059] 在图19A和图19B中，与AuSn层元件40的行和列的端部相邻地设置缺乏亲和性而排斥AuSn的AuSn疏远Cr层43。因此，在热压处理中，AuSn共晶接合层41’和42’离开Cr层43，由此无疑防止AuSn共晶接合层41’和42’在热压处理之后从LED元件1突出。
[0060] 以与图13A、图13B以及图13C中相同的方式，在形成AuSn层元件40之前形成Cr层43。
[0061] 在上述实施方式中，导电接合元件可以仅设置在LED元件1的p侧电极11-1、11-2...11-6与安装基板2的p侧布线图案层21之间，或者导电接合元件可以仅设置在LED元件1的n侧电极12与安装基板2的n侧布线图案层22之间。
[0062] 而且，在上述实施方式中，AuSn层元件40设置在安装基板2的布线图案层21和22上；然而，如图20A和图20B例示，AuSn层元件40可以设置在LED元件1的p侧电极11-1、11-2...11-6(或11)以及n侧电极12上。而且，AuSn层元件40可以由丝网印刷处理来形成，而不是由剥离处理形成。
[0063] 另外，在上述实施方式中，LED元件1和安装基板2由AuSn共晶接合层元件40’接合；然而，LED元件1和安装基板2由其他导电接合元件(诸如Ag颗粒烧结元件或Au颗粒烧结元件)接合。在这种情况下，可以使用缺乏亲和性而排斥Ag的Ag疏远层或缺乏亲和性而排斥Au的Au疏远层，而不是使用Cr层43。
[0064] 进一步地，LED元件1可以在没有安装基板2的情况下直接接合到传统基板。
[0065] 仍然进一步地，可以使用其他半导体发光元件，诸如激光二极管(LD)元件，而不是使用LED元件1。
[0066] 根据本所公开主题的半导体发光装置可以应用于紫外光发射设备，特别是深度紫外光发射设备。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 用于制造半导体器件的方法及半导体器件 | 2020-05-25 | 1 |
| 脉冲泵浦主动调Q输出双脉宽脉冲的激光器 | 2020-08-31 | 1 |
| 一种阵列基板及显示装置 | 2020-12-20 | 0 |
| 半导体器件 | 2020-10-01 | 0 |
| 一种超结器件终端分压区的结构和制作方法 | 2021-01-09 | 0 |
| 一种GaN异质结纵向逆导场效应管 | 2021-12-13 | 0 |
| 一种在导电SiC衬底上生长GaN外延材料的方法及器件 | 2021-08-30 | 0 |
| 电压调节器的电压过冲回溯 | 2020-09-05 | 2 |
| 半导体装置的制造方法 | 2022-08-15 | 1 |
| 一种小型的快速的半导体制冷装置 | 2020-10-14 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈