本発明は、直流と交流との間で電力変換を行うインバータの各スイッチング素子に対するパルス状のスイッチング制御信号に基づいて、各スイッチング素子を個別にスイッチング制御するスイッチング制御装置に関する。

IGBT(Insulated Gate Bipolar Transistor)や、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの半導体スイッチング素子の理想的なスイッチング動作では、電圧と電流とが瞬間的に変化する。このため、電圧と電流との積で示されるスイッチング損失は、理想的には限りなくゼロに近い。しかし、公知の物理的な理由により、電圧及び電流が変化し始める時点のずれや、それぞれの遷移時間の差などが生じる。これによって、電圧と電流とがオーバーラップする期間が生じ、スイッチング損失が生じる。また、スイッチング素子のパッケージ内部のボンディングワイヤや素子が実装される基板やモジュール等のバスバーなどの配線における寄生インダクタンスなどの影響により、スイッチングの際にサージ電圧が生じることがある。このサージ電圧は、スイッチング素子を破壊する可能性もある。サージ電圧を抑制するために、スイッチング素子の制御端子(ゲート端子やベース端子)に直列抵抗(ゲート抵抗)を設けることが知られている。しかし、ゲート抵抗を設けることによって、スイッチングの際の遷移時間は長くなるのでオーバーラップの期間は長くなり、サージ電圧のピーク値は抑制できてもスイッチング損失の総量は増加する可能性がある。

そこで、サージ電圧が大きくなる条件下において、サージ電圧を抑制する技術が提案されている。例えば、特開2001−136732号公報(特許文献1)には、スイッチング素子のコレクタ−エミッタ間の電圧を検出してゲート駆動電圧を切り替える(サージが大きくなる条件下では低いゲート駆動電圧に切り替える)ことが開示されている。また、特開2007−228769号公報(特許文献2)には、スイッチング素子の寄生インダクタンスの両端に生じる電圧により、コレクタ−エミッタ間電流を検出して、ゲート駆動電流又はゲート駆動抵抗を変化させることが開示されている。また、特開2013−143881号公報(特許文献3)には、インバータの直流リンク電圧を検出して、ゲート駆動抵抗を切り替えることが開示されている。

特許文献1から3に開示された技術では、検出対象の物理量が所定の閾値を超えた場合に、サージ電圧を抑制するように、ゲート駆動抵抗、ゲート駆動電圧、ゲート駆動電流などを切り替える。しかし、閾値を超えない場合には、積極的にスイッチング損失を抑制するような制御は行われていない。当然ながら、サージ電圧の大小に拘わらず、スイッチング損失も、可能な限り抑制されることが望ましい。即ち、インバータ等の電力系回路を構成するスイッチング素子や整流素子等の半導体素子に対するサージ電圧が素子破壊を招かないように抑制されている条件の下で、スイッチング損失も低減されることが望ましい。

特開2001−136732号公報

特開2007−228769号公報

特開2013−143881号公報

上記背景に鑑みて、インバータを構成する半導体素子に対するサージ電圧を抑制すると共に、スイッチング損失も抑制することができる技術の提供が望まれる。

上記に鑑みたスイッチング制御装置の特徴構成は、 それぞれフリーホイールダイオードが並列接続された上段側スイッチング素子と下段側スイッチング素子との直列回路によって交流1相分のアームが構成されて、直流と交流との間で電力変換を行うインバータを制御対象とし、前記インバータの各スイッチング素子に対するパルス状のスイッチング制御信号に基づいて、各スイッチング素子を個別にスイッチング制御するスイッチング制御装置であって、 前記スイッチング素子がオフ状態からオン状態へ遷移するターン・オンの際の通流方向を正方向として、前記スイッチング素子の制御端子を駆動する制御端子駆動電流を提供する電流源を有し、 前記スイッチング素子がオン状態からオフ状態へ遷移するターン・オフの際には、 前記スイッチング制御信号の変化に応答して、負の値に設定されたターン・オフ第1電流値の前記制御端子駆動電流を出力し、 その後、前記スイッチング素子の端子間電圧の増加率が予め規定された電圧増加率基準値を超えたことに応答して、少なくとも前記スイッチング素子の素子温度に基づいて決定されたターン・オフ第1待機期間経過後に、前記ターン・オフ第1電流値よりも正方向の値に設定されたターン・オフ第2電流値の前記制御端子駆動電流を出力し、 その後、前記スイッチング素子を流れる素子電流の減少率が予め規定された電流減少率基準値を超えたことに応答して、少なくとも前記素子温度に基づいて決定されたターン・オフ第2待機期間経過後に、前記ターン・オフ第2電流値よりも負方向のターン・オフ第3電流値の前記制御端子駆動電流を出力し、 前記ターン・オンの際には、 前記スイッチング制御信号の変化に応答して、正の値に設定されたターン・オン第1電流値の前記制御端子駆動電流を出力し、 その後、前記素子電流の増加率が予め規定された電流増加率基準値を超えたことに応答して、少なくとも前記素子温度に基づいて決定されたターン・オン第1待機期間経過後に、前記ターン・オン第1電流値よりも負方向の値に設定されたターン・オン第2電流値の前記制御端子駆動電流を出力し、 その後、前記スイッチング素子の端子間電圧の減少率が予め規定された電圧減少率基準値を超えたことに応答して、少なくとも前記素子温度に基づいて決定されたターン・オン第2待機期間経過後、又は、前記素子電流の増加率が前記電流増加率基準値を超えたことに応答して、前記ターン・オン第1待機期間よりも長い時間に設定されたターン・オン第3待機期間経過後に、前記ターン・オン第2電流値よりも正方向の値に設定されたターン・オン第3電流値の前記制御端子駆動電流を出力する点にある。

ターン・オフの際には、スイッチング素子の端子間電圧及び素子電流が変化を始め、それらの変化が完了するまでの間に、いくつかの特徴的な期間がある。最初は、スイッチング素子の端子間電圧が直流リンク電圧まで上昇する期間である。2番目の期間は、素子電流が負荷電流値からほぼゼロまで低下する期間である。3番目の期間は、素子電流のテール電流が流れる期間である。この2番目の期間には、スイッチング素子の端子間電圧に大きなサージ電圧が生じることがある。従って、2番目の期間には、ターン・オフに際して流れる制御端子駆動電流を抑制することが好ましい。1番目の期間及び3番目の期間では、速いスイッチング速度を維持して、スイッチング損失を抑制することが好ましい。上記の構成によれば、サージ電圧を抑制すべき2番目の期間では、その前後の期間よりも制御端子駆動電流が抑制される。

ターン・オンの際にも、スイッチング素子の端子間電圧及び素子電流が変化を始め、それらの変化が完了するまでの間に、いくつかの特徴的な期間がある。最初は、素子電流がゼロから負荷電流値まで上昇する期間である。この時、ターン・オフ時におけるサージ電圧の逆の現象として、スイッチング素子の端子間電圧が階段状に急落する。2番目の期間は、スイッチング素子の端子間電圧がほぼゼロまで急激に低下する期間である。この時、最初の期間で上昇した素子電流がオーバーシュートする。3番目の期間は、端子間電圧がゼロとなるまで漸減していく期間である。また、スイッチング素子がターン・オンする際には、当該スイッチング素子と同相のアームの別のスイッチング素子に並列接続されたフリーホイールダイオードに逆回復電流が流れる。そして、当該フリーホイールダイオードの端子間にサージ電圧が発生する。概ね、2番目の期間において素子電流がオーバーシュートしている際に、当該フリーホイールダイオードの端子間にサージ電圧が発生する。このサージ電圧を抑制するため、2番目の期間には、ターン・オンに際して流れる制御端子駆動電流を抑制することが好ましい。一方、1番目の期間及び3番目の期間では、速いスイッチング速度を維持して、スイッチング損失を抑制することが好ましい。上記の構成によれば、サージ電圧を抑制すべき2番目の期間では、その前後の期間よりも制御端子駆動電流が抑制される。

本構成では、1番目の期間における電流値から2番目の期間における電流値への切り替え、さらに3番目の期間における電流値への切り替えは、端子間電圧の増加率及び減少率、素子電流の増加率及び減少率に応答し、所定の待機期間を経て行われる。例えば、単純なフィードバック制御であれば、応答速度が遅いために、最適なタイミングで最適な制御端子駆動電流を出力するように電流値を切り替えることが困難である。本構成によれば、時系列上、先行して変化する信号の発生をトリガとして、制御端子駆動電流の値を切り替えることができる。また、各待機期間は、半導体の動作速度に対する影響が大きい素子温度に基づいて設定されるので制御端子駆動電流を切り替える精度を高めることができる。このように、上記の構成によれば、インバータを構成する半導体素子に対するサージ電圧を抑制すると共に、スイッチング損失も抑制することができる。

本発明のさらなる特徴と利点は、図面を参照して説明する本発明の実施形態についての以下の記載から明確となる。

回転電機制御装置の構成を模式的に示すブロック図

スイッチングの際の端子間電圧と素子電流の理想的な波形図

ターン・オン時の端子間電圧及び素子電流と損失との関係の模式的波形図

ターン・オ負時の端子間電圧及び素子電流と損失との関係の模式的波形図

寄生インダクタンス、ゲート駆動電流、ゲート抵抗の説明図

ゲート駆動電流を制御する一例を示す波形図

スイッチング制御装置の一例を模式的に示すブロック図

制御マップと直流リンク電圧との関係を模式的に示すグラフ

制御マップと素子電流との関係を模式的に示すグラフ

制御マップと素子温度との関係を模式的に示すグラフ

ゲート駆動電流を制御する一例を示すフローチャート

ゲート駆動電流を制御する他の例を示す波形図

スイッチング制御装置の他の例を模式的に示すブロック図

ゲート駆動電流を制御する他の例を示すフローチャート

以下、本発明の実施形態を図面に基づいて説明する。ここでは、回転電機を駆動制御するためのインバータに用いられる半導体素子のサージ電圧及びスイッチング損失を抑制する形態を例示する。半導体素子とは、具体的にはIGBT(Insulated Gate Bipolar Transistor)やパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの半導体スイッチング素子、及び当該半導体スイッチング素子に対して逆並列接続されるフリーホイールダイオード(整流素子)である。

図1の回路ブロック図は、回転電機制御装置100のシステム構成を模式的に示している。本実施形態において回転電機制御装置100が駆動制御する対象は、例えばハイブリッド自動車や電気自動車等の車両の駆動力源となる回転電機80である。本実施形態において、回転電機80は、複数相の交流(ここでは3相交流)により動作する回転電機であり、電動機としても発電機としても機能することができる。本実施形態では、回転電機80に電力を供給するための大電圧大容量の直流電源として、例えば電源電圧200〜400[V]の高圧バッテリ11(直流電源)が備えられている。高圧バッテリ11は、例えばニッケル水素電池やリチウムイオン電池などの二次電池(バッテリ)や、電気二重層キャパシタなどである。

回転電機80は、交流の回転電機であるから、高圧バッテリ11と回転電機80との間には、直流と交流(ここでは3相交流)との間で電力変換を行うインバータ1が備えられている。インバータ1の直流側の正極電源ラインPと負極電源ラインNとの間の電圧は、以下“直流リンク電圧Vdc”と称する。高圧バッテリ11は、インバータ1を介して回転電機80に電力を供給可能であると共に、回転電機80が発電して得られた電力を蓄電可能である。インバータ1と高圧バッテリ11との間には、直流リンク電圧Vdcを平滑化する平滑コンデンサ(直流リンクコンデンサ4)が備えられている。直流リンクコンデンサ4は、回転電機80の消費電力の変動に応じて変動する直流電圧(直流リンク電圧Vdc)を安定化させる。

インバータ1は、直流電力を複数相(nを自然数としてn相、ここでは3相)の交流電力に変換して回転電機80に供給すると共に、回転電機80が発電した交流電力を直流電力に変換して直流電源に供給する。インバータ1は、複数のスイッチング素子を有して構成される。スイッチング素子には、IGBT(Insulated Gate Bipolar Transistor)やパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)やSiC−MOSFET(Silicon Carbide - Metal Oxide Semiconductor FET)やSiC−SIT(SiC - Static Induction Transistor)などのパワー半導体素子を適用すると好適である。図1に示すように、本実施形態では、スイッチング素子としてnチャネル型のIGBT3が用いられる。

例えば直流と交流(ここでは3相交流)との間で電力変換するインバータ1は、よく知られているように各相に対応する数のアーム3Aを有するブリッジ回路により構成される。つまり、図1に示すように、インバータ1の直流正極側(正極電源ラインP)と直流負極側(負極電源ラインN)との間に2つのIGBT3が直列に接続されて1つのアーム3Aが構成される。3相交流の場合には、この直列回路(1つのアーム3A)が3回線(3相)並列接続される。つまり、回転電機80のU相、V相、W相に対応するステータコイル8のそれぞれに一組の直列回路(アーム3A)が対応したブリッジ回路が構成される。

対となる各相のIGBT3による直列回路(アーム3A)の中間点、つまり、正極電源ラインPの側のIGBT3(上段側IGBT(上段側スイッチング素子))と負極電源ラインN側のIGBT3(下段側IGBT(下段側スイッチング素子))との接続点は、回転電機80の各相のステータコイル8にそれぞれ接続される。尚、各IGBT3には、負極“N”から正極“P”へ向かう方向(下段側から上段側へ向かう方向)を順方向として、並列にフリーホイールダイオード(FWD)5が備えられている。換言すれば、各IGBT3には、フリーホイールダイオード5が逆並列接続されている。

図1に示すように、インバータ1は、インバータ制御装置20により制御される。インバータ制御装置20は、マイクロコンピュータ等の論理回路を中核部材として構築されている。例えば、車両の場合には、インバータ制御装置20は、車両ECU等の他の制御装置等からCAN(Controller Area Network)などを介して要求信号として提供される回転電機80の目標トルクに基づいて、回転電機80を制御する。多くの場合、インバータ制御装置20は、ベクトル制御法を用いた電流フィードバック制御を行って、インバータ1を介して回転電機80を制御する。回転電機80の各相のステータコイル8を流れる実電流は電流センサ12により検出され、インバータ制御装置20はその検出結果を取得する。また、回転電機80のロータの各時点での磁極位置は、例えばレゾルバなどの回転センサ13により検出され、インバータ制御装置20はその検出結果を取得する。インバータ制御装置20は、電流センサ12及び回転センサ13の検出結果を用いて、電流フィードバック制御を実行する。インバータ制御装置20は、電流フィードバック制御のために種々の機能部を有して構成されており、各機能部は、マイクロコンピュータ等のハードウエアとソフトウエア(プログラム)との協働により実現される。電流フィードバック制御については、公知であるのでここでは詳細な説明は省略する。

車両には、高圧バッテリ11の他に、高圧バッテリ11よりも低電圧の電源である低圧バッテリ(不図示)も搭載されている。低圧バッテリの電源電圧は、例えば12〜24[V]である。低圧バッテリと高圧バッテリ11とは、互いに絶縁されており、互いにフローティングの関係にある。低圧バッテリは、インバータ制御装置20の他、例えばオーディオシステムや灯火装置、室内照明、計器類のイルミネーション、パワーウィンドウなどの電装品や、これらを制御する制御装置に電力を供給する。インバータ制御装置20などの電源電圧は、例えば5[V]や3.3[V]である。

ところで、インバータ1を構成する各IGBT3の制御端子であるゲート端子は、中継回路を介してインバータ制御装置20に接続されており、それぞれ個別にスイッチング制御される。回転電機80を駆動するための高圧系回路と、マイクロコンピュータなどを中核とするインバータ制御装置20などの低圧系回路とは、動作電圧(回路の電源電圧)が大きく異なる。このため、このため、各IGBT3に対するゲート駆動信号(スイッチング制御信号)の駆動能力(例えば電圧振幅や入出力電流など、後段の回路を動作させる能力)をそれぞれ高めて中継する中継回路(制御信号駆動回路)が備えられている。低圧系回路のインバータ制御装置20により生成されたIGBT3のスイッチング制御信号は、中継回路を介して高圧回路系のゲート駆動信号としてインバータ1に供給される。中継回路は、例えばフォトカプラやトランスなどの絶縁素子やドライバICを利用して構成される。本実施形態では、この中継回路として、スイッチング制御装置10が設けられおり、このスイッチング制御装置10の構成及びそれによる制御シーケンスに特徴を有する。詳細については後述する。

インバータ1を構成するIGBT3は、スイッチング制御装置10を介して供給されるゲート駆動信号(スイッチング制御信号)によってスイッチングされる。ここで、IGBT3がオフ状態からオン状態へ状態遷移する際(ターン・オンする際)には、IGBT3の端子間電圧(コレクタ−エミッタ間電圧)“Vce”及び素子電流(コレクタ電流)“Ic”は、理想的には図2に示すように、瞬間的に変化する。このため、電圧と電流との積で示されるスイッチング損失は、理想的には限りなくゼロに近い。

しかし、IGBT3が接続されるバスバーやボンディングワイヤには寄生インダクタンスLs(図5等参照)が存在するため、端子間電圧“Vce”は図3に示すように階段状に変化する。これは、図4を参照して後述するターン・オフ時におけるサージ電圧Vsgと逆の現象である。端子間電圧Vceは図3に示すように階段状に急落して、しばらく一定値を維持した後、ゼロまで低下する。素子電流Icは、急激に上昇し、負荷電流の定常値を超えてオーバーシュートする。また、IGBT3がターン・オンする際には、当該IGBT3と対称接続されたIGBT3(ターン・オンするIGBT3が上段側の場合は同一アーム3Aの下段側のIGBT3に相当し、ターン・オンするIGBT3が下段側の場合には上段側のIGBT3に相当する)に逆並列接続されたフリーホイールダイオード5には逆回復電流が流れる。そして、当該フリーホイールダイオード5の端子間にサージ電圧(図6に示す“Vsgd”)が発生する。これらの現象は公知の物理現象であるから詳細な説明は省略するが、図3に示すように、端子間電圧Vce及び素子電流Icが変化し始める時点のずれや、それぞれの遷移時間の差などが生じる。これによって、端子間電圧Vceと素子電流Icとがオーバーラップする期間が生じ、図3に示すようにスイッチング損失Plossが生じる。

IGBT3がオン状態からオフ状態へ状態遷移する際(ターン・オフする際)にも同様の現象が観測される。図2において、実線を素子電流Ic、一点鎖線を端子間電圧Vceと読み替えて例示可能なように、ターン・オフの際にも、理想的には、端子間電圧Vce及び素子電流Icは瞬間的に変化する。従って、ターン・オン時と同様に、電圧と電流との積で示されるスイッチング損失は、理想的には限りなくゼロに近い。

しかし、例えば寄生インダクタンスLsの影響などにより、図4に示すように端子間電圧Vceにはサージ電圧Vsgが生じる。このサージ電圧Vsgは、スイッチング損失Plossの原因となると共に、IGBT3の耐圧(絶対最大定格)を超えた場合には、IGBT3を破壊する可能性もある。尚、上述したように、IGBT3がターン・オンする際には、フリーホイールダイオード5の両端にサージ電圧“Vsgd”が生じ、当該サージ電圧“Vsgd”がフリーホイールダイオード5の耐圧(絶対最大定格)を超えた場合には、フリーホイールダイオード5を破壊する可能性がある。

IGBT3のサージ電圧Vsgを抑制する1つの手法として、図5に示すように、IGBT3のゲート端子(スイッチング素子の制御端子)に、ゲート抵抗Rg(制限抵抗)を介してゲート駆動信号(スイッチング制御信号)を与えることが知られている。サージ電圧Vsgは、寄生インダクタンスLs、素子電流Ic、電流変化時間Tiとの関係で下記の式(1)で表すことができる。

ここで、ゲート抵抗Rgによってゲート駆動電流Igを制限することによって、電流変化時間Tiを長くすることができる。ここでは、nチャネル型のIGBT3がオフ状態からオン状態へ遷移するターン・オンの際のゲート駆動電流Igの通流方向を正方向として図示している。電流変化時間Tiが長くなると、式(1)の右辺において分母が大きくなるので、サージ電圧Vsgを抑制することができる。しかし、電流変化時間Tiを長くすると、その分、端子間電圧Vceと素子電流Icとがオーバーラップする期間も長くなり、スイッチング損失Plossが大きくなる。ところで、IGBT3の端子間電圧Vceは、直流リンク電圧Vdcとサージ電圧Vsgとの和である。従って、直流リンク電圧Vdcが低い場合には、その分だけ高いサージ電圧Vsgを許容することができる。つまり、常時ゲート抵抗Rgを設けるなどの対応をすると、スイッチング損失Plossを増加させる可能性がある。

一方、特許文献1から3等に例示されたように、検出対象の物理量が所定の閾値を超えた場合に、サージ電圧を抑制するように、ゲート駆動抵抗(ゲート抵抗Rg)、ゲート駆動電圧、ゲート駆動電流(Ig)などを切り替える手法もある。しかし、閾値を超えない場合には、積極的にスイッチング損失Plossを抑制するような制御は行われていない。当然ながら、サージ電圧(Vsg,Vsgd)の大小に拘わらず、スイッチング損失Plossも、可能な限り抑制されることが望ましい。即ち、インバータ1を構成するIGBT3やフリーホイールダイオード5などの半導体素子に対するサージ電圧(Vsg,Vsgd)が素子破壊を招かないように抑制されている条件の下で、スイッチング損失Plossも低減されることが望ましい。

本実施形態に係るスイッチング制御装置10は、インバータ1を構成する半導体素子(IGBT3,フリーホイールダイオード5)に対するサージ電圧(Vsg,Vsgd)を抑制すると共に、スイッチング損失Plossも抑制することができるように構成されている。具体的には、スイッチング制御装置10は、図7に示すように主制御部30とドライブ回路50とを有して構成されている(詳細は後述する)。ドライブ回路50は、IGBT3のゲート端子(制御端子)を駆動するゲート駆動電流Ig(制御端子駆動電流)を提供する電流源53を有している。スイッチング制御装置10は、ゲート駆動電流Igの電流値を制御することによって、サージ電圧(Vsg,Vsgd)を抑制すると共に、スイッチング損失Plossも抑制する。

以下、スイッチング制御装置10によりゲート駆動電流Igを制御する好適な実施形態について詳細に説明する。図6の波形図は、ゲート駆動電流Igを制御する一例を示している。本実施形態では、ゲート駆動信号PWMがハイ(H)の状態でIGBT3がオン状態となり、ゲート駆動信号PWMがロー(L)の状態でIGBT3がオフ状態となる。ゲート駆動信号PWMがハイ状態でIGBT3のゲート−エミッタ間にゲート駆動電圧が印加されている間、IGBT3はオン状態となるが、IGBT3がオフ状態とオン状態との間で状態遷移する短期間にゲート駆動電流Igが流れる。つまり、ゲート駆動信号PWMの変化(L→H、H→L)に応答して、ゲート駆動電流Igが流れると共に、IGBT3がオフ状態とオン状態との間で状態遷移する。スイッチング制御装置10は、このゲート駆動電流Igを制御する。上述したように、IGBT3がオフ状態からオン状態へ遷移することをターン・オンと称する。また、IGBT3がオン状態からオフ状態へ遷移するターン・オフと称する。

IGBT3がターン・オフする際の状態遷移は、図6に示すように、4つのステージ“sf1,sf2,sf3,sf4”に分けて考えることができる。第1ステージ“sf1”は、ゲート駆動信号PWMに対して生じる純遅延のステージである。第2ステージ“sf2”は、IGBT3の端子間電圧Vceが直流リンク電圧Vdcまで上昇するステージである。第3ステージ“sf3”は、素子電流Icが負荷電流値(Ild)からほぼゼロまで低下するステージである。第4ステージ“sf4”は、ほぼゼロとなった素子電流“Ic”がゼロまで漸減していくステージ(テール電流が流れるステージ)である。図6の波形図から明らかなように、第2ステージ“sf2”及び第3ステージ“sf3”では、端子間電圧Vceと電流“Ic”とが大きくオーバーラップしている。つまり、両ステージ(sf2,sf3)は、スイッチング損失に対して最も寄与するステージということができる。

ここで、第1ステージ“sf1”及び第2ステージ“sf2”を短縮すると、純遅延及び端子間電圧Vceの遷移時間が短縮されることになる。IGBT3がターン・オフする際、ゲート駆動電流Igは、図5に示す矢印の方向を正方向とすれば、負方向に流れる。つまり、ドライブ回路50は、ドライブ回路50から見て吸い込み電流(シンク電流)を流すように作用する。第1ステージ“sf1”及び第2ステージ“sf2”を短縮するため、これらのステージでは、他のステージ(例えば第3ステージ“sf3”)に比べて負方向側に大きい値のゲート駆動電流Igが設定される。第1ステージ“sf1”と第2ステージ“sf2”とを合せて、ターン・オフ第1期間TF1と称する。ターン・オフ第1期間TF1においては、負の比較的大きい値に設定されたターン・オフ第1電流値Igf1のゲート駆動電流Igが出力される。値の決定方法については後述する。

第3ステージ“sf3”は、単独でターン・オフ第2期間TF2となる。第3ステージ“sf3”では、式(1)を参照して上述したように、素子電流Icの変化時間“Ti”を長くすることによってサージ電圧Vsgを抑制できるから、ターン・オフ第1期間TF1(第1ステージ“sf1”及び第2ステージ“sf2”)に比べて正方向側の値のゲート駆動電流Igが出力される。つまり、ターン・オフ第1期間TF1に続くターン・オフ第2期間TF2では、ターン・オフ第1電流値Igf1よりも正方向の値に設定されたターン・オフ第2電流値Igf2のゲート駆動電流Igが出力される。本実施形態では、負の電流値であるターン・オフ第1電流値Igf1よりも正方向の値に設定された電流値として、ターン・オフ第2電流値Igf2に正の電流値が設定される形態を例示している。

第3ステージ“sf3”と同様に、第4ステージ“sf4”も、単独でターン・オフ第3期間TF3となる。第4ステージ“sf4”では、ターン・オフのフェーズを早く完了させるために、再び、ターン・オフ第2電流値Igf2に対して負方向の値のゲート駆動電流Igが出力される。即ち、ターン・オフ第2期間TF2に続くターン・オフ第3期間TF3では、ターン・オフ第2電流値Igf2よりも負方向の値に設定されたターン・オフ第3電流値Igf3のゲート駆動電流Igが出力される。端子間電圧Vce及び素子電流IcがIGBT3のオフ状態における定常値に達すると、ゲート駆動電流Igはゼロに収束する。

尚、ターン・オフ第1電流値Igf1とターン・オフ第3電流値Igf3とは同じ値であってもよい。また、ターン・オフ第1電流値Igf1及びターン・オフ第3電流値Igf3は、負方向に出力可能な最大値に設定されていると短い遷移時間でターン・オフのフェーズを完了させることができる。

IGBT3がターン・オンする際には、図6に示すように、4つのステージ“sn1,sn2,sn3,sn4”に分けて考えることができる。第1ステージ“sn1”は、ゲート駆動信号PWMに対して生じる純遅延のステージである。第2ステージ“sn2”は、素子電流Icがゼロから負荷電流値まで上昇するステージである。また、第2ステージ“sn2”では、ターン・オフ時におけるサージ電圧Vsgの逆の現象として、IGBT3の端子間電圧Vceが階段状に急落する。第3ステージ“sn3”は、IGBT3の端子間電圧Vceがほぼゼロまで急激に低下するステージである。第4ステージ“sn4”は、端子間電圧Vceがゼロとなるまで漸減していくステージである。図6の波形図から明らかなように、第2ステージ“sn2”及び第3ステージ“sn3”では、端子間電圧Vceと素子電流Icとがオーバーラップしており、両ステージ(sn2,sn3)は、スイッチング損失に対して最も寄与するステージということができる。

また、上述したように、IGBT3がターン・オンする際には、当該IGBT3と対称接続されたIGBT3に逆並列接続されたフリーホイールダイオード5には逆回復電流が流れる。そして、当該フリーホイールダイオード5の端子間にサージ電圧“Vsgd”が発生する。IGBT3がターン・オンする際には、フリーホイールダイオード5の端子間に生じるこのサージ電圧“Vsgd”がフリーホイールダイオード5の絶対最大定格を超えないように、IGBT3のゲート駆動電流Igが制御される。IGBT3のターン・オン時における損失は、IGBT3のターン・オンにおける損失と、フリーホイールダイオード5のターン・オフにおける損失(逆回復損)との合計である。

ここで、第1ステージ“sn1”及び第2ステージ“sn2”を短縮すると、純遅延及び素子電流Icの遷移時間が短縮されることになる。つまり、第1ステージ“sn1”と第2ステージ“sn2”とを合せたターン・オン第1期間TN1が短くなるように、ゲート駆動電流Igが出力されると好適である。IGBT3がターン・オンする際、ゲート駆動電流Igは、図5に示す矢印の方向を正方向として、正方向に流れる。つまり、ドライブ回路50は、ドライブ回路50から見て吐き出し電流(ソース電流)を流すように作用する。ターン・オン第1期間TN1においては、正の値に設定されたターン・オン第1電流値Ign1のゲート駆動電流Igが出力される。ゲート駆動電流Igは、他のステージ(例えば第3ステージ“sn3”)に比べて正方向に大きい値に設定されている。

第3ステージ“sn3”は、単独でターン・オン第2期間TN2となる。ターン・オン第2期間TN2では、素子電流Icの変化時間を長くすることによってフリーホイールダイオード5に生じるサージ電圧“Vsgd”を抑制するため、ターン・オン第1期間TN1に比べて負方向側の値のゲート駆動電流Igが出力される。即ち、ターン・オン第1期間TN1に続くターン・オン第2期間TN2においては、ターン・オン第1電流値Ign1よりも負方向の値に設定されたターン・オン第2電流値Ign2のゲート駆動電流Igが出力される。本実施形態では、正の電流値であるターン・オン第1電流値Ign1よりも負方向の値に設定された電流値として、ターン・オン第2電流値Ign2に正の電流値が設定される形態を例示している。

第3ステージ“sn3”と同様に、第4ステージ“sn4”も、単独でターン・オン第3期間TN3となる。ターン・オン第3期間TN3では、ターン・オンのフェーズを早く完了させるために、再び、ターン・オン第2電流値Ign2に対して正方向の値のゲート駆動電流Igが出力される。即ち、ターン・オン第2期間TN2に続くターン・オン第3期間TN3においては、ターン・オン第2電流値Ign2よりも正方向の値に設定されたターン・オン第3電流値Ign3のゲート駆動電流Igが出力される。端子間電圧Vce及び素子電流IcがIGBT3のオン状態における定常値に達すると、ゲート駆動電流Igはゼロに収束する。

尚、ターン・オン第1電流値Ign1とターン・オン第3電流値Ign3とは同じ値であってもよい。また、ターン・オン第1電流値Ign1及びターン・オン第3電流値Ign3は、正方向に出力可能な最大値に設定されていると短い遷移時間でターン・オフのフェーズを完了させることができる。

ゲート駆動電流Igの値は、図7に示すように、スイッチング制御装置10の主制御部30によって設定される。本実施形態では、主制御部30は、マイクロコンピュータ等の論理プロセッサを用いて構成されており、A/Dコンバータ(ADC)31,32,33、遅延回路(delay)34、制御マップ35を備えている。主制御部30は、少なくともインバータ1の直流側の電圧である直流リンク電圧VdcとIGBT3を流れる素子電流Icとに基づいて、ゲート駆動電流Igの値を決定する。ゲート駆動電流Igの値は、さらに、IGBT3の素子温度Tempに基づいて決定されても好適である。ドライブ回路50は、決定されたゲート駆動電流Igの値に応じて電流源53を介してゲート駆動電流Igを出力する。ゲート駆動電流Igの出力タイミングは、ドライブ回路50のタイミング制御部51によって制御される。即ち、タイミング制御部51によって、ターン・オフ第1期間TF1、ターン・オフ第2期間TF2、ターン・オフ第3期間TF3、ターン・オン第1期間TN1、ターン・オン第2期間TN2、ターン・オン第3期間TN3に応じて異なる値のゲート駆動電流Igが出力される。

直流リンク電圧Vdc(端子間電圧Vceに相当する)、素子電流Ic、素子温度Tempは、それぞれ主制御部30のA/Dコンバータ(31,32,33)によってデジタル値に変換され、制御マップ35の引数となる。制御マップ35は、電圧、電流、温度に基づく3次元マップとして構成されている。A/Dコンバータ(31,32,33)の出力値を引数として、ゲート駆動電流Igの電流値(Igf1,Ifg2,Igf3,Ign1,Ign2,Ign3)を出力する。

例えば、ターン・オフ時における電流値(Igf1,Ifg2,Igf3)、特に、ターン・オフ第2期間TF2における電流値は、上記式(1)に基づいて求められるサージ電圧Vsgと、直流リンク電圧Vdcとの和が、IGBT3の端子間電圧Vceの絶対最大定格を超えないような電流変化時間Tiを満足するように設定されている。その値は、上記式(1)並びに、IGBT3やインバータ1の特性(寄生インダクタンスLsなど)に合わせたシミュレーションや実験等によって決定され、制御マップ35に適用されている。式(1)から明らかなように、サージ電圧Vsgには、直流リンク電圧Vdc及び素子電流Icが変数(動的な値)として影響する。素子電流Icは交流電流であるから、スイッチング時の位相によっても瞬時値が異なる。寄生インダクタンスLsは、IGBT3やインバータ1の特性より固定値(静的な値)として扱うことができるので、主制御部30は、少なくともインバータ1の直流側の電圧である直流リンク電圧VdcとIGBT3を流れる素子電流Icとに基づいて、ゲート駆動電流Igの値を決定すると好適である。

図8から図10のグラフは、それぞれ、制御マップ35と直流リンク電圧Vdcとの関係(図8)、制御マップ35と素子電流Icとの関係(図9)、制御マップ35と素子温度Tempとの関係(図10)を模式的に示している。図8から図10における縦軸“Vpeak”は、直流リンク電圧Vdcとサージ電圧Vsgとを合わせた端子間電圧Vceの最大値を示している。縦軸上の値“Vbk”は、端子間電圧Vceの絶対最大定格(素子の破壊電圧)を表しており、“Vpeak”は、絶対最大定格“Vbk”を下回らなければならない。

図8には、直流リンク電圧Vdcが、“Vdc1”と“Vdc2”との2つの値の場合を例示している。ここで、“Vdc1>Vdc2”である。素子温度Temp及び素子電流Icは、同一条件である。中抜き矢印で示すように、直流リンク電圧Vdcが大きくなるほど、“Vpeak”は、絶対最大定格“Vbk”に近づき易くなる。換言すれば、直流リンク電圧Vdcが低い場合(Vdc=Vdc2の時)には、その分だけ大きいサージ電圧Vsgを許容することができる。従って、直流リンク電圧Vdcが低いほど、絶対値が大きい値のゲート駆動電流Igが設定可能である。直流リンク電圧Vdcとの間では、このような関係性に基づいて制御マップ35が構成される。

図9には、素子温度Temp及び端子間電圧Vceを同一条件として、素子電流Icが、“Ic1”と“Ic2”との2つの値の場合を例示している。ここで、“Ic1>Ic2”である。中抜き矢印で示すように、素子電流Icが大きくなるほど、“Vpeak”は、絶対最大定格“Vbk”に近づき易くなる。換言すれば、素子電流Icが低い場合(Ic=Ic2の時)には、その分だけ大きいサージ電圧Vsgを許容することができる。従って、素子電流Icが低いほど、絶対値が大きい値のゲート駆動電流Igが設定可能である。素子電流Icとの間では、このような関係性に基づいて制御マップ35が構成される。

図10には、端子間電圧Vce及び端子間電圧Vceを同一条件として、素子温度Tempが、“Temp1”と“Temp2”との2つの値の場合を例示している。ここで、“Temp1>Temp2”である。中抜き矢印で示すように、素子温度Tempが低くなるほど、“Vpeak”は、絶対最大定格“Vbk”に近づき易くなる。換言すれば、素子温度Tempが高い場合(Temp=Temp1の時)には、その分だけ大きいサージ電圧Vsgを許容することができる。従って、素子温度Tempが高いほど、絶対値が大きい値のゲート駆動電流Igが設定可能である。素子温度Tempとの間では、このような関係性に基づいて制御マップ35が構成される。

ところで、図7に示す制御マップ35に対する引数として、直流リンク電圧Vdc(端子間電圧Vceに相当する)、素子電流Ic、素子温度Tempが取得されるが、直流リンク電圧Vdc(端子間電圧Vce)及び素子電流Icは、図6に示すように、ターン・オフ及びターン・オンの近傍では、その値が変動している。従って、検出のためのストローブポイントが別途設定されている。具体的には、直流リンク電圧Vdc(端子間電圧Vce)及び素子電流Icは、ゲート駆動信号PWMが変化した時点から予め規定された検出待機期間Tst(Tst1,Tst2)経過後に検出される。本実施形態では、直流リンク電圧Vdc(端子間電圧Vce)は、ゲート駆動信号PWMの立ち下がり(H→Lへ変化した時点)から検出待機期間Tst(電圧検出待機期間Tst2)経過後に検出される。また、素子電流Icは、ゲート駆動信号PWMの立ち上がり(L→Hへ変化した時点)から検出待機期間Tst(電流検出待機期間Tst1)経過後に検出される。図7に示す主制御部30に設けられた遅延回路(delay)34は、この検出待機期間Tst(Tst1,Tst2)を設定する機能部である。

素子温度Tempについては、短時間で変化しないため、任意のタイミングで検出が可能である。ゲート駆動信号PWMの立ち上がりや立ち下がりをストローブポイントとしてもよいし、立ち上がり及び立ち下がりの双方をストローブポイントとしてもよい。また、A/Dコンバータ33の時間分解能の範囲内で、常に検出を行っていてもよい。

尚、直流リンク電圧Vdc(端子間電圧Vce)は、例えば分圧抵抗等を用いて検出される。素子電流Icは、電流センサやシャント抵抗を用いた検出回路によって検出される。素子温度Tempは、IGBT3の近傍に設けられたサーミスタやIGBT3の内部に設けられた温度検出用のダイオードによって検出される。これらの検出手段については、公知であるから、詳細な説明は省略する。

尚、図7(後述する図13も同様)に示すスイッチング制御装置10は各IGBT3に対応して設けられる。従って、スイッチング制御装置10の電源系は、各IGBT3と同一系統とすることができる。端子間電圧Vceや素子電流Icの検出結果、図13を参照して後述する微分回路による微分信号等は、特に絶縁等を施すことなくスイッチング制御装置10に伝達することができる。図1に示すインバータ制御装置20からスイッチング制御装置10へ提供されるゲート駆動信号PWMの受け渡しに関しては、フォトカプラやトランス等の絶縁回路が必要となる可能性はあるが、それは一般的な構成である。ゲート駆動電流Igを制御するために、スイッチング制御装置10を設けるに際しては、追加の絶縁回路を必要とはしないので、回転電機制御装置100の全体の構成が大型化することを抑制しながら、スイッチング損失Plossを低減することができる。

図11は、上記において説明したゲート駆動電流Igの設定手順を、フローチャートを用いて模式的に示したものである。ゲート駆動電流Igの制御は、ゲート駆動信号PWMが変化した際に実行されるので、初めにゲート駆動信号PWMが変化したか否かが判定される(#10)。上述したように、IGBT3がターン・オンする際と、ターン・オフする際とでは制御内容が異なるので、ゲート駆動信号PWMが変化した場合には、その変化が立ち上がりであるか立ち下がりであるかが判定される(#20)。

ゲート駆動信号PWMの変化が立ち下がりであった場合には、制御マップ35を参照して、ゲート駆動電流Igの値としてターン・オフ第1電流値Igf1、ターン・オフ第2電流値Igf2、ターン・オフ第3電流値Igf3が取得される。ターン・オフ第1電流値Igf1はターン・オフ第1期間TF1において出力される。ターン・オフ第1期間TF1は、ゲート駆動信号PWMの変化(この場合は立ち下がり)に応答して直ちに開始され、ドライブ回路50を介してターン・オフ第1電流値Igf1のゲート駆動電流Igが出力される(#31)。ターン・オフ第1期間TF1に続くターン・オフ第2期間TF2では、ターン・オフ第2電流値Igf2のゲート駆動電流Igが出力される。このため、ゲート駆動信号PWMの変化(この場合は立ち下がり)から、ターン・オフ第1期間TF1に相当する待機期間(ターン・オフ第1待機期間df1)が経過したか否かが判定される(#33)。

ターン・オフ第1待機期間df1が経過すると、ターン・オフ第1期間TF1からターン・オフ第2期間TF2に移ったことになるので、ドライブ回路50を介してターン・オフ第2電流値Igf2のゲート駆動電流Igが出力される(#34)。ターン・オフ第2期間TF2に続くターン・オフ第3期間TF3では、ターン・オフ第3電流値Igf3のゲート駆動電流Igが出力される。このため、ターン・オフ第2期間TF2に入ってから、ターン・オフ第2期間TF2に相当する待機期間(ターン・オフ第2待機期間df2)が経過したか否かが判定される(#36)。ターン・オフ第2待機期間df2が経過すると、ターン・オフ第2期間TF2からターン・オフ第3期間TF3に移ったことになるので、ドライブ回路50を介してターン・オフ第3電流値Igf3のゲート駆動電流Igが出力される(#37)。

尚、ターン・オフ第1待機期間df1及びターン・オフ第2待機期間df2は、タイミング制御部51に予め設定された固定値であってもよいし、制御マップ35から提供される値であってもよい。制御マップ35から提供される場合には、ゲート駆動電流Igの値と同様に、直流リンク電圧Vdcや、素子電流Ic、素子温度Tempを引数とすると好適である。タイミングについては、素子温度Tempによる影響が最も大きいため、ターン・オフ第1待機期間df1及びターン・オフ第2待機期間df2が制御マップ35から提供される場合には、少なくとも素子温度Tempを引数とすると好適である。

図6に示すように、ターン・オフ第1期間TF1は、純遅延のステージ(sf1)を除けば、端子間電圧Vceが上昇するフェーズ(電圧上昇フェーズTvr)に対応する。ターン・オフ第2期間TF2及びターン・オフ第3期間TF3は、素子電流Icが下降するフェーズ(電流下降フェーズTif)に対応する。スイッチング損失Plossを低減する上では、電圧上昇フェーズTvrは可能な限り短い時間となることが好ましい。電流下降フェーズTifは、その前半に生じるサージ電圧VsgがIGBT3の破壊を招かない範囲に収まるような時間となることが好ましい。

ターン・オフ第1待機期間df1は、ゲート駆動信号PWMが立ち下がった後、電圧上昇フェーズTvrが完了するまでの時間、或いは、ゲート駆動信号PWMが立ち下がった後、電流下降フェーズTifが始まるまでの時間、に設定されていると好適である。この時間は、シミュレーションや実験によって求めることができる。また、ターン・オフ第2期間TF2は、サージ電圧Vsgが生じている期間に相当するので、ターン・オフ第2待機期間df2は、シミュレーションや実験によって求められたサージ継続時間に設定されていてもよい。

ターン・オフ第3電流値Igf3のゲート駆動電流Igが出力された後、端子間電圧Vce及び素子電流IcがIGBT3のオフ状態における定常値に達すると、ゲート駆動電流Igはゼロに収束する。端子間電圧Vceのストローブポイントを規定する電圧検出待機期間Tst2は、ゲート駆動信号PWMの立ち下がりから、端子間電圧Vce及び素子電流IcがIGBT3のオフ状態における定常値に達するまでの時間よりも長い時間に設定されている。ターン・オフ第3電流値Igf3のゲート駆動電流Igが出力された後には、ゲート駆動信号PWMの立ち下がりから電圧検出待機期間Tst2を経過したか否かが判定される(#38)。電圧検出待機期間Tst2を経過すると、直流リンク電圧Vdc(端子間電圧Vce)が検出される(#39)。

ゲート駆動信号PWMの変化が立ち上がりであった場合には、制御マップ35を参照して、ゲート駆動電流Igの値としてターン・オン第1電流値Ign1、ターン・オン第2電流値Ign2、ターン・オン第3電流値Ign3が取得される。ターン・オン第1電流値Ign1はターン・オン第1期間TN1において出力される。ターン・オン第1期間TN1は、ゲート駆動信号PWMの変化(この場合は立ち上がり)に応答して直ちに開始され、ドライブ回路50を介してターン・オン第1電流値Ign1のゲート駆動電流Igが出力される(#51)。ターン・オン第1期間TN1に続くターン・オン第2期間TN2では、ターン・オン第2電流値Ign2のゲート駆動電流Igが出力される。このため、ゲート駆動信号PWMの変化(この場合は立ち上がり)から、ターン・オン第1期間TN1に相当する待機期間(ターン・オン第1待機期間dn1)が経過したか否かが判定される(#53)。

ターン・オン第1待機期間dn1が経過すると、ターン・オン第1期間TN1からターン・オン第2期間TN2に移ったことになるので、ドライブ回路50を介してターン・オン第2電流値Ign2のゲート駆動電流Igが出力される(#54)。ターン・オン第2期間TN2に続くターン・オン第3期間TN3では、ターン・オン第3電流値Ign3のゲート駆動電流Igが出力される。このため、ターン・オン第2期間TN2に入ってから、ターン・オン第2期間TN2に相当する待機期間(ターン・オン第2待機期間dn2)が経過したか否かが判定される(#56)。ターン・オン第2待機期間dn2が経過すると、ターン・オン第2期間TN2からターン・オン第3期間TN3に移ったことになるので、ドライブ回路50を介してターン・オン第3電流値Ign3のゲート駆動電流Igが出力される(#57)。

尚、ターン・オフ第1待機期間df1及びターン・オフ第2待機期間df2と同様に、ターン・オン第1待機期間dn1及びターン・オン第2待機期間dn2は、タイミング制御部51に予め設定された固定値であってもよいし、制御マップ35から提供される値であってもよい。制御マップ35から提供される場合には、ゲート駆動電流Igの値と同様に、直流リンク電圧Vdcや、素子電流Ic、素子温度Tempを引数とすると好適である。タイミングについては、素子温度Tempによる影響が最も大きいため、ターン・オン第1待機期間dn1及びターン・オン第2待機期間dn2が制御マップ35から提供される場合には、少なくとも素子温度Tempを引数とすると好適である。

図6に示すように、ターン・オン時における第2ステージ“sn2”から第3ステージ“sn3”の途中には、素子電流Icが上昇するフェーズ(電流上昇フェーズTir)が存在する。また、第3ステージ“sn3”及び第4ステージ“sn4”(ターン・オン第2期間TN2及びターン・オン第3期間TN3)は、端子間電圧Vceが下降するフェーズ(電圧下降フェーズTvf)に対応する。電流上昇フェーズTirの後半及び電圧下降フェーズTvfの前半には、フリーホイールダイオード5にサージ電圧“Vsgd”が生じる。電流上昇フェーズTirは、IGBT3及びフリーホイールダイオード5の総損失を最小化すると共に、フリーホイールダイオード5のサージ電圧“Vsgd”を抑制できるように制御されると好適である。電圧下降フェーズTvfは、フリーホイールダイオード5のサージ電圧“Vsgd”を抑制しつつ、IGBT3の損失を抑制するために可能な限り短くすることが好適である。

ターン・オン第1待機期間dn1は、上記を考慮した上で、ゲート駆動信号PWMが立ち下がった後、電圧下降フェーズTvfが始まるまでの時間に設定されていると好適である。また、ターン・オン第2期間TN2は、電圧下降フェーズTvfの開始時から始まり、急激に下降する電圧の下降ペースが落ちた辺りまでの期間、別の観点では、ほぼ電流上昇フェーズTirが終了する頃までの期間に対応している。従って、ターン・オン第2待機期間dn2は、電圧下降フェーズTvfの開始時からほぼ電流上昇フェーズTirが終了する頃までの時間に設定されていると好適である。ターン・オン第1待機期間dn1及びターン・オン第2待機期間dn2は、実験等によって求められると好適である。

ターン・オン第3電流値Ign3のゲート駆動電流Igが出力された後、端子間電圧Vce及び素子電流IcがIGBT3のオフ状態における定常値に達すると、ゲート駆動電流Igはゼロに収束する。素子電流Icのストローブポイントを規定する電流検出待機期間Tst1は、ゲート駆動信号PWMの立ち上がりから、端子間電圧Vce及び素子電流IcがIGBT3のオン状態における定常値に達するまでの時間よりも長い時間に設定されている。ターン・オン第3電流値Ign3のゲート駆動電流Igが出力された後には、ゲート駆動信号PWMの立ち上がりから電流検出待機期間Tst1を経過したか否かが判定される(#58)。電流検出待機期間Tst1を経過すると、素子電流Icが検出される(#59)。

ところで、ゲート駆動電流Igを切り替えるタイミングは、端子間電圧Vce及び素子電流Icの実際の状態に基づいて実行されることが好ましい。例えば、ターン・オフ第2期間TF2は、ターン・オフに際してIGBT3の端子間電圧Vceが直流リンク電圧Vdcを超える期間に対応する期間に設定されていると好ましい。この場合、ターン・オフ第1期間TF1は、IGBT3の端子間電圧Vceが直流リンク電圧Vdcに達するまでの期間に設定され、ターン・オフ第3期間TF3は、直流リンク電圧Vdcを超えていた端子間電圧Vceが直流リンク電圧Vdcに戻った以降の期間に設定される。しかし、端子間電圧Vceが直流リンク電圧Vdcを超えたことを検出して適正な値のゲート駆動電流Igを出力するフィードバック制御を行うと、演算遅延が大きい。このため、所望のタイミングでゲート駆動電流Igを切り替えることは困難である。

上記においては、フィードバック制御ではなく、ゲート駆動信号PWMの立ち下がり後、直ちにターン・オフ第1期間TF1となり、ターン・オフ第1待機期間df1経過後にターン・オフ第2期間TF2に移行し、その後ターン・オフ第2待機期間df2経過後にターン・オフ第3期間TF3に移行する例を示した。つまり、ゲート駆動信号PWMが変化した時点を基準として、実験統計的に求められた定数を用いて、ゲート駆動電流Igの切り替えタイミングを決定する例を示した。しかし、より精度を求める上では、端子間電圧Vce及び素子電流Icの実際の状態に基づいて、切り替えのタイミングを決定することが好ましい。

これは、ターン・オン第2期間TN2についても同様である。ターン・オン第2期間TN2は、素子電流Icが負荷電流の定常値を超えてオーバーシュートする期間に対応する期間に設定されていると好ましい。ターン・オフ時と同様に、ターン・オン第1期間TN1及びターン・オン第3期間TN3は、ターン・オン第2期間TN2の前後に設定される。しかし、ターン・オフ時と同様に、素子電流Icに基づいてフィードバック制御を行うと演算遅延が大きく、所望のタイミングでゲート駆動電流Igを切り替えることは困難である。このため、ターン・オン時においても、ゲート駆動信号PWMが変化した時点を基準として、実験統計的に求められた定数を用いて、ゲート駆動電流Igの切り替えタイミングを決定する例を示した。しかし、より精度を求める上では、端子間電圧Vce及び素子電流Icの実際の状態に基づいて、切り替えのタイミングを決定することが好ましい。以下に示す実施形態では、時系列上、先行して変化する信号の発生をトリガとして、ゲート駆動電流Igの値を切り替える。

1つの態様として、ターン・オフに際しては、IGBT3の端子間電圧Vceが直流リンク電圧Vdcを超えるまでに特徴的な変化を示す信号を検出し、その検出後、所定の時間を経過した後に、ターン・オフ第1期間TF1からターン・オフ第2期間TF2へ移行すると良い。ターン・オフ第2期間TF2からターン・オフ第3期間TF3への移行、及びターン・オンの際についても同様である。

図12に示すように、ターン・オフの際には、ゲート駆動信号PWMが変化した時刻(t21)からターン・オフ第1電流値Igf1のゲート駆動電流Igを出力し、素子電流Icが減少し始める時刻(t22)、或いはサージ電圧Vsgが生じ始める時刻(t22)からターン・オフ第2電流値Igf2に切り替えたい。この場合には、時刻“t22”よりも前に変化し始めている端子間電圧Vceに基づいて、ターン・オフ第2電流値Igf2への切り替え時刻を決定する。具体的には、端子間電圧Vceの時間微分(dv/dt)から端子間電圧Vceの変化(上昇)を検出する。図13に示すように、コンデンサ54と抵抗器56により微分回路を構成し、コンパレータ55によって電圧微分基準値Thvと比較することによって、端子間電圧Vceの変化(上昇)を検出する。図12に示すように、電圧微分信号Vdiffには演算遅延が含まれている。端子間電圧Vceの変化(上昇)を検出し、この演算遅延を考慮して設定されたターン・オフ第1待機期間df1経過後にターン・オフ第2電流値Igf2に切り替える。

同様に、ターン・オフ第2電流値Igf2からターン・オフ第3電流値Igf3への切り替えに際しては、時刻“t23”よりも前に変化し始めている素子電流Icに基づいて、切り替え時刻を決定する。具体的には、素子電流Icの時間微分(di/dt)から素子電流Icの変化(減少)を検出する。図13に示すように、寄生インダクタンスLsを利用する。寄生インダクタンスLsの両端電圧(電流微分信号Idiff)は素子電流Icの時間微分(di/dt)に比例するから、コンパレータ57によって電流微分基準値Thiと比較することによって、素子電流Icの変化(減少)を検出する。図12に示すように、電流微分信号Idiffには演算遅延が含まれている。素子電流Icの変化(減少)を検出し、演算遅延を考慮して設定されたターン・オフ第2待機期間df2経過後に、ゲート駆動電流Igの値をターン・オフ第3電流値Igf3に切り替える。

ターン・オンの際には、ゲート駆動信号PWMが変化した時刻(t11)からターン・オン第1電流値Ign1のゲート駆動電流Igを出力し、端子間電圧Vceが穏やかに減少し始める時刻(t12)からターン・オン第2電流値Ign2に切り替えたい。この場合には、時刻“t12”よりも前に変化し始めている素子電流Icに基づいて、ターン・オン第2電流値Ign2への切り替え時刻を決定する。具体的には、素子電流Icの時間微分(di/dt)から素子電流Icの変化(上昇)を検出する。図12に示すように、電流微分信号Idiffには演算遅延が含まれている。素子電流Icの変化(上昇)を検出し、演算遅延を考慮して設定されたターン・オフ第1待機期間df1経過後にゲート駆動電流Igの値をターン・オン第2電流値Ign2に切り替える。

同様に、ターン・オン第2電流値Ign2からターン・オン第3電流値Ign3への移行に際しては、時刻“t13”よりも前に変化し始めている端子間電圧Vceに基づいて、切り替え時刻を決定する。具体的には、端子間電圧Vceの時間微分(dv/dt)から端子間電圧Vceの変化(減少)を検出する。図12に示すように、電圧微分信号Vdiffには演算遅延が含まれている。端子間電圧Vceの変化(減少)を検出し、演算遅延を考慮して設定されたターン・オン第2待機期間dn2経過後にターン・オン第3電流値Ign3に切り替える。尚、電圧微分信号Vdiffによる検出が困難な場合には、素子電流Icの変化(上昇)を検出した時点から、演算遅延を考慮して設定されたターン・オン第3待機期間dn3経過後にターン・オン第3電流値Ign3に切り替えてもよい。

図6から図11を参照して上述した例と同様に、ターン・オフ第1待機期間df1、ターン・オフ第2待機期間df2、ターン・オン第1待機期間dn1、ターン・オン第2待機期間dn2、ターン・オン第3待機期間dn3は、少なくとも素子温度Tempに基づいて、制御マップ35を参照して設定される。これらの待機期間は、素子温度Tempによる影響が最も大きいが、当然ながら他の物理量も参照して決定されると好適である。例えば、これらの待機期間は、さらに、直流リンク電圧Vdc及び素子電流Icに基づいて設定されてもよい。

1つの態様として、ターン・オフ第1待機期間df1は、IGBT3の端子間電圧Vceが、直流リンク電圧Vdcまで上昇する時点まで継続されように設定される。また、ターン・オフ第2待機期間df2は、サージ電圧Vsgを含むIGBT3の端子間電圧Vceが、直流リンク電圧Vdcまで下降する時点まで継続されるように設定される。また、ターン・オン第1待機期間dn1は、ゲート駆動信号PWMの変化に応答して急落後に安定状態となったIGBT3の端子間電圧Vceが、下降を始める時点まで継続されるように設定される。また、ターン・オン第2待機期間dn2及びターン・オン第3待機期間dn3は、負荷電流の定常値を超えてオーバーシュートする素子電流Icが定常値に戻る時点まで継続されるように設定される。

尚、ゲート駆動電流Igの値の設定については、図6から図11を参照して上述した例と同様であるので詳細な説明は省略する。

図14は、上記において説明したゲート駆動電流Ig及び遅延時間(df1,df2,dn1,dn2)の設定手順をフローチャートで示したものである。以下、このフローチャートを利用して説明する。図11を参照して上述した内容と同じ処理については、同一の参照符号で示し、適宜説明を省略する。上述したように、初めにゲート駆動信号PWMが変化したか否かが判定され(#10)、その変化が立ち上がりであるか立ち下がりであるかが判定される(#20)。

ゲート駆動信号PWMの変化が立ち下がりであった場合には、制御マップ35を参照して、ゲート駆動電流Igの値としてターン・オフ第1電流値Igf1、ターン・オフ第2電流値Igf2、ターン・オフ第3電流値Igf3、ターン・オフ第1待機期間df1、ターン・オフ第2待機期間df2が取得される。

ターン・オフ第1電流値Igf1は、ゲート駆動信号PWMの変化(この場合は立ち下がり)に応答して直ちに出力される(#31)。次に、電圧微分信号Vdiffと電圧微分基準値Thvとが比較される。図12に示すように、ここで判定される電圧微分信号Vdiffは、端子間電圧Vceの増加率を示している。従って、ここでは、IGBT3の端子間電圧Vceの増加率(電圧微分信号Vdiff)が予め規定された電圧増加率基準値Thv1(電圧微分基準値Thv)を超えたか否かが判定される(#32)。端子間電圧Vceの増加率(電圧微分信号Vdiff)が電圧増加率基準値Thv1(電圧微分基準値Thv)を超えた場合には、ターン・オフ第1待機期間df1が経過したか否かが判定される(#33)。ターン・オフ第1待機期間df1が経過すると、ドライブ回路50を介してターン・オフ第2電流値Igf2のゲート駆動電流Igが出力される(#34)。

次に、電流微分信号Idiffと電流微分基準値Thiとが比較される。図12に示すように、ここで判定される電流微分信号Idiffは、素子電流Icの減少率を示している。従って、ここでは、IGBT3の素子電流Icの減少率(−Idiff)が予め規定された電流減少率基準値“−Thi2”(−Thi)を超えたか否かが判定される(#35)。つまり、負の値である電流微分信号Idiffの値が、負の値である電流減少率基準値Thi2よりも小さいか否かが判定される。条件を満たした場合には、ターン・オフ第2待機期間df2が経過したか否かが判定される(#36)。ターン・オフ第2待機期間df2が経過すると、ドライブ回路50を介してターン・オフ第3電流値Igf3のゲート駆動電流Igが出力される(#37)。

即ち、ターン・オフの際には、ゲート駆動信号PWMの変化に応答して、負の値に設定されたターン・オフ第1電流値Igf1のゲート駆動電流Igを出力する(#10〜#31)。その後、IGBT3の端子間電圧Vceの増加率(Vdiff)が予め規定された電圧増加率基準値Thv1を超えたことに応答して、ターン・オフ第1待機期間df1経過後に、ターン・オフ第1電流値Igf1よりも正方向の値に設定されたターン・オフ第2電流値Igf2のゲート駆動電流Igが出力される(#32〜#34)。その後、IGBT3を流れる素子電流Icの減少率(−Idiff)が予め規定された電流減少率基準値(−Thi2)を超えたことに応答して、ターン・オフ第2待機期間df2経過後に、ターン・オフ第2電流値Igf2よりも負方向のターン・オフ第3電流値Igf3のゲート駆動電流Igが出力される(#35〜#37)。

ターン・オフ第3電流値Igf3のゲート駆動電流Igが出力された後には、ゲート駆動信号PWMの立ち下がりから電圧検出待機期間Tst2を経過したか否かが判定される(#38)。電圧検出待機期間Tst2を経過すると、直流リンク電圧Vdc(端子間電圧Vce)が検出される(#39)。

ゲート駆動信号PWMの変化が立ち上がりであった場合には、制御マップ35を参照して、ゲート駆動電流Igの値としてターン・オン第1電流値Ign1、ターン・オン第2電流値Ign2、ターン・オン第3電流値Ign3、ターン・オン第1待機期間dn1、ターン・オン第2待機期間dn2が取得される。

ターン・オン第1電流値Ign1は、ゲート駆動信号PWMの変化(この場合は立ち上がり)に応答して直ちに出力される(#51)。次に、電流微分信号Idiffと電流微分基準値Thiとが比較される。図12に示すように、ここで判定される電流微分信号Idiffは、素子電流Icの増加率を示している。従って、ここでは、IGBT3の素子電流Ic増加率(電流微分信号Idiff)が予め規定された電流増加率基準値Thi1(電流微分基準値Thi)を超えたか否かが判定される(#52)。条件を満たす場合には、ターン・オン第1待機期間dn1が経過したか否かが判定される(#53)。ターン・オン第1待機期間dn1が経過すると、ドライブ回路50を介してターン・オン第2電流値Ign2のゲート駆動電流Igが出力される(#54)。

次に、電圧微分信号Vdiffと電圧微分基準値Thvとが比較される。図12に示すように、ここで判定される電圧微分信号Vdiffは、端子間電圧Vceの減少率を示している。従って、ここでは、IGBT3の端子間電圧Vceの減少率(−Vdiff)が予め規定された電圧減少率基準値“−Thv2”(−Thv)を超えたか否かが判定される(#55)。つまり、負の値である電圧微分信号Vdiffの値が、負の値である電圧減少率基準値Thv2よりも小さいか否かが判定される。条件を満たした場合には、ターン・オン第2待機期間dn2が経過したか否かが判定される(#56)。ターン・オン第2待機期間dn2が経過すると、ドライブ回路50を介してターン・オン第3電流値Ign3のゲート駆動電流Igが出力される(#57)。

即ち、ターン・オンの際には、ゲート駆動信号PWMの変化に応答して、正の値に設定されたターン・オン第1電流値Ign1のゲート駆動電流Igが出力される(#10〜#51)。その後、素子電流Icの増加率(Idiff)が予め規定された電流増加率基準値(Thi1)(電流微分基準値Thi)を超えたことに応答して、ターン・オン第1待機期間dn1経過後に、ターン・オン第1電流値Ign1よりも負方向の値に設定されたターン・オン第2電流値Ign2のゲート駆動電流Igが出力される(#52〜#54)。その後、IGBT3の端子間電圧Vceの減少率(−Vdiff)が予め規定された電圧減少率基準値(−Thv2)を超えたことに応答して、ターン・オン第2待機期間dn2経過後に、ターン・オン第2電流値Ign2よりも正方向の値に設定されたターン・オン第3電流値Ign3のゲート駆動電流Igが出力される。

ところで、上述したように、ターン・オンの際に電圧微分信号Vdiffによる検出が困難な場合には、素子電流Icの変化(上昇)を検出した時点から、演算遅延を考慮して設定されたターン・オン第3待機期間dn3経過後にターン・オン第3電流値Ign3のゲート駆動電流Igが出力されてもよい。例えば、図14のフローチャートにおいて、ステップ#55を削除し、ステップ#56の処理を「dn2経過?」から「#54からdn3経過?」に変更すればよい。この場合には、素子電流Icの増加率(電流微分信号Idiff)が電流増加率基準値Thi1を超えたことに応答して、ターン・オン第1待機期間dn1よりも長い時間に設定されたターン・オン第3待機期間dn3経過後に、ターン・オン第2電流値Ign2よりも正方向の値に設定されたターン・オン第3電流値Ign3のゲート駆動電流Igが出力される。

ターン・オン第3電流値Ign3のゲート駆動電流Igが出力された後、端子間電圧Vce及び素子電流IcがIGBT3のオフ状態における定常値に達すると、ゲート駆動電流Igはゼロに収束する。ターン・オン第3電流値Ign3のゲート駆動電流Igが出力された後には、ゲート駆動信号PWMの立ち上がりから電流検出待機期間Tst1を経過したか否かが判定される(#58)。電流検出待機期間Tst1を経過すると、素子電流Icが検出される(#59)。

尚、ターン・オフ第1待機期間df1、ターン・オフ第2待機期間df2、ターン・オン第1待機期間dn1、ターン・オン第2待機期間dn2、ターン・オン第3待機期間dn3は、タイミング制御部51に予め設定された固定値であってもよいが、制御マップ35から提供される値であると好適である。即ち、ターン・オフ第1待機期間df1、ターン・オフ第2待機期間df2、ターン・オン第1待機期間dn1、ターン・オン第2待機期間dn2、ターン・オン第3待機期間dn3は、少なくとも素子温度Tempに基づいて決定された値であると好適である。半導体素子の状態遷移時間は、素子温度Tempが高くなると遅くなる傾向がある。従って、これらの待機期間が、半導体の動作速度に対する影響が大きい素子温度Tempに基づいて設定されると、ゲート駆動電流Igを切り替える精度を高めることができる。尚、当然ながら、端子間電圧Vceや素子電流Icの値に応じて、直流リンク電圧Vdcに達する時間や負荷電流に達する時間等も異なるから、これらの待機期間(df1,df2,dn1,dn2,dn3)は、さらに直流リンク電圧Vdcや、素子電流Icに基づいて設定されていると好適である。

〔本発明の実施形態の概要〕 以下、上記において説明した、本発明の実施形態におけるスイッチング制御装置(10)の概要について簡単に説明する。

本発明の実施形態に係るスイッチング制御装置は、 それぞれフリーホイールダイオード(5)が並列接続された上段側スイッチング素子と下段側スイッチング素子との直列回路によって交流1相分のアーム(3A)が構成されて、直流と交流との間で電力変換を行うインバータ(1)を制御対象とし、前記インバータ(1)の各スイッチング素子(3)に対するパルス状のスイッチング制御信号(PWM)に基づいて、各スイッチング素子(3)を個別にスイッチング制御するスイッチング制御装置(10)であって、 前記スイッチング素子(3)がオフ状態からオン状態へ遷移するターン・オンの際の通流方向を正方向として、前記スイッチング素子(3)の制御端子を駆動する制御端子駆動電流(Ig)を提供する電流源(53)を有し、 前記スイッチング素子(3)がオン状態からオフ状態へ遷移するターン・オフの際には、 前記スイッチング制御信号(PWM)の変化に応答して、負の値に設定されたターン・オフ第1電流値(Igf1)の前記制御端子駆動電流(Ig)を出力し、 その後、前記スイッチング素子(3)の端子間電圧(Vce)の増加率(Vdiff)が予め規定された電圧増加率基準値(Thv(Thv1))を超えたことに応答して、少なくとも前記スイッチング素子(3)の素子温度(Temp)に基づいて決定されたターン・オフ第1待機期間(df1)経過後に、前記ターン・オフ第1電流値(Igf1)よりも正方向の値に設定されたターン・オフ第2電流値(Igf2)の前記制御端子駆動電流(Ig)を出力し、 その後、前記スイッチング素子(3)を流れる素子電流(Ic)の減少率(−Idiff)が予め規定された電流減少率基準値(−Thi(−Thi2))を超えたことに応答して、少なくとも前記素子温度(Temp)に基づいて決定されたターン・オフ第2待機期間(df2)経過後に、前記ターン・オフ第2電流値(Igf2)よりも負方向のターン・オフ第3電流値(Igf3)の前記制御端子駆動電流(Ig)を出力し、 前記ターン・オンの際には、 前記スイッチング制御信号(PWM)の変化に応答して、正の値に設定されたターン・オン第1電流値(Ign1)の前記制御端子駆動電流(Ig)を出力し、 その後、前記素子電流(Ic)の増加率(Idiff)が予め規定された電流増加率基準値(Thi(Thi1))を超えたことに応答して、少なくとも前記素子温度(Temp)に基づいて決定されたターン・オン第1待機期間(dn1)経過後に、前記ターン・オン第1電流値(Ign1)よりも負方向の値に設定されたターン・オン第2電流値(Ign2)の前記制御端子駆動電流(Ig)を出力し、 その後、前記スイッチング素子(3)の端子間電圧(Vce)の減少率(−Vdiff)が予め規定された電圧減少率基準値(−Thv(−Thv2))を超えたことに応答して、少なくとも前記素子温度(Temp)に基づいて決定されたターン・オン第2待機期間(dn2)経過後、又は、前記素子電流(Ic)の増加率(Idiff)が前記電流増加率基準値(Thi(Thi1))を超えたことに応答して、前記ターン・オン第1待機期間(dn1)よりも長い時間に設定されたターン・オン第3待機期間(dn3)経過後に、前記ターン・オン第2電流値(Ign2)よりも正方向の値に設定されたターン・オン第3電流値(Ign3)の前記制御端子駆動電流(Ig)を出力する。

ターン・オフの際には、スイッチング素子(3)の端子間電圧(Vce)及び素子電流(Ic)が変化を始め、それらの変化が完了するまでの間に、いくつかの特徴的な期間がある。最初は、スイッチング素子(3)の端子間電圧(Vce)が直流リンク電圧(Vdc)まで上昇する期間である。2番目の期間は、素子電流(Ic)が負荷電流値からほぼゼロまで低下する期間である。3番目の期間は、素子電流(Ic)のテール電流が流れる期間である。この2番目の期間には、スイッチング素子(3)の端子間電圧(Vce)に大きなサージ電圧(Vsg)が生じることがある。従って、2番目の期間には、ターン・オフに際して流れる制御端子駆動電流(Ig)を抑制することが好ましい。1番目の期間及び3番目の期間では、速いスイッチング速度を維持して、スイッチング損失(Ploss)を抑制することが好ましい。上記の構成によれば、サージ電圧(Vsg)を抑制すべき2番目の期間では、その前後の期間よりも制御端子駆動電流が抑制される。

ターン・オンの際にも、スイッチング素子(3)の端子間電圧(Vce)及び素子電流(Ic)が変化を始め、それらの変化が完了するまでの間に、いくつかの特徴的な期間がある。最初は、素子電流(Ic)がゼロから負荷電流値まで上昇する期間である。この時、ターン・オフ時におけるサージ電圧(Vsg)の逆の現象として、スイッチング素子(3)の端子間電圧(Vce)が階段状に急落する。2番目の期間は、スイッチング素子(3)の端子間電圧(Vce)がほぼゼロまで急激に低下する期間である。この時、最初の期間で上昇した素子電流(Ic)がオーバーシュートする。3番目の期間は、端子間電圧(Vce)がゼロとなるまで漸減していく期間である。また、スイッチング素子(3)がターン・オンする際には、当該スイッチング素子(3)と同相のアーム(3A)の別のスイッチング素子(3)に並列接続されたフリーホイールダイオード(5)に逆回復電流が流れる。そして、当該フリーホイールダイオード(5)の端子間にサージ電圧(Vsgd)が発生する。概ね、2番目の期間において素子電流(Ic)がオーバーシュートしている際に、当該フリーホイールダイオード(5)の端子間にサージ電圧(Vsgd)が発生する。このサージ電圧(Vsgd)を抑制するため、2番目の期間には、ターン・オンに際して流れる制御端子駆動電流(Ig)を抑制することが好ましい。一方、1番目の期間及び3番目の期間では、速いスイッチング速度を維持して、スイッチング損失を抑制することが好ましい。上記の構成によれば、サージ電圧を抑制すべき2番目の期間では、その前後の期間よりも制御端子駆動電流(Ig)が抑制される。

本形態では、1番目の期間における電流値から2番目の期間における電流値への切り替え、さらに3番目の期間における電流値への切り替えは、端子間電圧(Vce)の増加率(Vdiff)及び減少率(−Vdiff)、素子電流(Ic)の増加率(Idiff)及び減少率(−Idiff)に応答し、所定の待機期間(df1,df2,dn1,dn2,dn3)を経て行われる。例えば、単純なフィードバック制御であれば、応答速度が遅いために、最適なタイミングで最適な制御端子駆動電流(Ig)を出力するように電流値を切り替えることが困難である。本構成によれば、時系列上、先行して変化する信号の発生をトリガとして、制御端子駆動電流(Ig)の値を切り替えることができる。また、各待機期間(df1,df2,dn1,dn2,dn3)は、半導体の動作速度に対する影響が大きい素子温度(Temp)に基づいて設定されるので制御端子駆動電流(Ig)を切り替える精度を高めることができる。このように、上記の構成によれば、インバータ(1)を構成する半導体素子に対するサージ電圧(Vsg,Vsgd)を抑制すると共に、スイッチング損失(Ploss)も抑制することができる。

ここで、前記ターン・オフ第1待機期間(df1)、前記ターン・オフ第2待機期間(df2)、前記ターン・オン第1待機期間(dn1)、前記ターン・オン第2待機期間(dn2)、前記ターン・オン第3待機期間(dn3)は、さらに、前記直流リンク電圧(Vdc)及び前記素子電流(Ic)に基づいて設定されると好適である。直流リンク電圧(Vdc)や前記素子電流(Ic)は、ターン・オフ及びターン・オンの際の振幅に影響し、その振幅は遷移時間に影響するから、待機期間をより精度良く設定することができる。

また、前記ターン・オフ第1待機期間(df1)は、前記スイッチング素子(3)の端子間電圧(Vce)が、前記直流リンク電圧(Vdc)まで上昇する時点まで継続されるように設定され、前記ターン・オフ第2待機期間(df2)は、サージ電圧を含む前記スイッチング素子(3)の端子間電圧(Vce)が、前記直流リンク電圧(Vdc)まで下降する時点まで継続されるように設定されると好適である。この構成によれば、ターン・オフの際にスイッチング素子にサージ電圧が生じる期間の始期と終期とが特定され、制御端子駆動電流(Ig)の適切な切り替えタイミングを設定することができる。

また、前記ターン・オン第1待機期間(dn1)は、前記スイッチング制御信号(PWM)の変化に応答して急落後に安定状態となった前記スイッチング素子(3)の端子間電圧(Vce)が、下降を始める時点まで継続されるように設定され、前記ターン・オン第2待機期間(dn2)及び前記ターン・オン第3待機期間(dn3)は、負荷電流の定常値を超えてオーバーシュートする前記素子電流(Ic)が前記定常値に戻る時点まで継続されるように設定されると好適である。この構成によれば、ターン・オンの際にフリーホイールダイオードにサージ電圧が生じる期間の始期と終期とが特定でき、制御端子駆動電流(Ig)の適切な切り替えタイミングを設定することができる。

また、前記制御端子駆動電流(Ig)は、少なくとも前記インバータ(1)の直流側の電圧である直流リンク電圧(Vdc)と前記スイッチング素子(3)を流れる素子電流(Ic)とに基づいて決定されると好適である。許容可能なサージ電圧(Vsg,Vsgd)の大きさは、端子間電圧(Vce)に依存し、発生するサージ電圧(Vsg,Vsgd)の大きさは、素子電流(Ic)に依存する。従って、サージ電圧(Vsg,Vsgd)の発生によって、スイッチング素子(3)及びフリーホイールダイオード(5)に印加される電圧がそれぞれの絶対最大定格を超えない状態で、スイッチング損失(Ploss)を適切に抑制することができる。

ここで、前記制御端子駆動電流(Ig)は、さらに、前記素子温度(Temp)に基づいて決定されると好適である。この構成によれば、環境要因も考慮して、より適切な電流値を設定することができる。

上述したように、サージ電圧(Vsg,Vsgd)を抑制する期間以外では、速いスイッチング速度を維持して、スイッチング損失を抑制することが好ましい。従って、1つの態様として、前記ターン・オフ第1電流値(Igf1)及び前記ターン・オフ第3電流値(Igf3)は、負方向に出力可能な最大値に設定され、前記ターン・オン第1電流値(Ign1)及び前記ターン・オン第3電流値(Ign3)は、正方向に出力可能な最大値に設定されると好適である。

また、1つの態様として、前記ターン・オフ第2電流値(Igf2)は、サージ電圧を含む前記スイッチング素子(3)の端子間電圧(Vce)が、前記スイッチング素子(3)の絶対最大定格を超えないように設定され、前記ターン・オン第2電流値(Ign2)は、前記フリーホイールダイオード(5)の逆回復電圧が、前記フリーホイールダイオード(5)の絶対最大定格を超えないように設定されると好適である。これにより、半導体素子は適切に保護される。上述したように、ターン・オフ第2期間(TF2)及びターン・オン第2期間(TN2)では、サージ電圧(Vsg,Vsgd)を抑制するために、制御端子駆動電流(Ig)が制限される。但し、必要以上に電流を制限すると、スイッチング速度が遅くなり、スイッチング損失(Ploss)も大きくなる。従って、制御端子駆動電流(Ic)は、スイッチング素子(3)の端子間電圧(Vce)やフリーホイールダイオード(5)の逆回復電圧が、それぞれの素子の絶対最大定格を超えない範囲で、上限に近い値に設定されると好適である。

直流リンク電圧(Vdc)にはサージ電圧(Vsg)が重畳される場合があり、素子電流(Ic)もスイッチングの際には大きく変動する。直流リンク電圧(Vdc)や素子電流(Ic)の検出値に誤差が多くなると、制御端子駆動電流(Ig)の値も誤差が大きくなる。従って、直流リンク電圧(Vdc)や素子電流(Ic)の検出は、それらが安定している時刻をストローブポイントとすると好ましい。ターン・オフやターン・オンの近傍では、直流リンク電圧(Vdc)や素子電流(Ic)の値が安定していないので、ターン・オフやターン・オンの時点からある程度離れた時刻をストローブポイントとすることが好ましい。1つの態様として、前記スイッチング制御信号(PWM)が変化した時点から予め規定された検出待機期間(Tst(Tst1,Tst2))経過後に、前記直流リンク電圧(Vdc)及び前記素子電流(Ic)が検出されると好適である。

本発明は、直流と交流との間で電力変換を行うインバータの各スイッチング素子に対するパルス状のスイッチング制御信号に基づいて、各スイッチング素子を個別にスイッチング制御するスイッチング制御装置に利用することができる。

1 :インバータ 3A :同一アーム 5 :フリーホイールダイオード 10 :スイッチング制御装置 Ic :素子電流 Idiff:電流微分信号(素子電流の増加率、減少率) Ig :ゲート駆動電流 Igf1 :ターン・オフ第1電流値 Igf2 :ターン・オフ第2電流値 Igf3 :ターン・オフ第3電流値 Ign1 :ターン・オン第1電流値 Ign2 :ターン・オン第2電流値 Ign3 :ターン・オン第3電流値 PWM :ゲート駆動信号(スイッチング制御信号) Temp :素子温度 Thi :電流微分基準値 Thi1 :電流増加率基準値 Thi2 :電流減少率基準値 Thv :電圧微分基準値 Thv1 :電圧増加率基準値 Thv2 :電圧減少率基準値 Tst :検出待機期間 Tst1 :電流検出待機期間 Tst2 :電圧検出待機期間 Vce :端子間電圧 Vdc :直流リンク電圧 Vdiff:電圧微分信号(端子間電圧の増加率、減少率) Vsg :IGBT(スイッチング素子)のサージ電圧 df1 :ターン・オフ第1待機期間 df2 :ターン・オフ第2待機期間 dn1 :ターン・オン第1待機期間 dn2 :ターン・オン第2待機期間 dn3 :ターン・オン第3待機期間