首页 / 专利库 / 电路 / 电流 / 浪涌电流 / 一种低击穿电压放电管及其制作方法

一种低击穿电压放电管及其制作方法

阅读:1023发布:2020-05-31

专利汇可以提供一种低击穿电压放电管及其制作方法专利检索,专利查询,专利分析的服务。并且本 发明 公开了一种低击穿 电压 放电管 及其制造方法,该放电管由集成于一个芯片的 二极管 、 三极管 、可控 硅 组成,三极管的BVCEO实现器件的低 击穿电压 ,并由三极管击穿后产生的 电流 为可控硅提供 门 极驱动电流。本发明使得放电管具有更低的(3.3-5.7V)的击穿电压,从而能应用在低压 电路 ,并且较TVS器件具有更高的浪涌能 力 ,更低的漏电,更低的电容。,下面是一种低击穿电压放电管及其制作方法专利的具体信息内容。

1.一种低击穿电压放电管,其特征在于:该放电管由集成于一个芯片的二极管三极管、可控组成,三极管的BVCEO实现器件的低击穿电压,并由三极管击穿后产生的电流为可控硅提供极驱动电流。
2.按照权利要求1所述的一种低击穿电压放电管,其特征在于:该放电管包括N-型衬底区,N-型衬底区外侧设化膜,在氧化膜的横向方向上依次设金属连线、金属电极区;N-型衬底区内侧,按N-型衬底区的横向方向依次设衬底浓度加强区、N型三极管发射区、N型可控硅发射区; N型三极管发射区和衬底浓度加强区上设P型三极管基区;N型可控硅发射区上设P型可控硅基区;所述放电管两侧对称,一侧为另一侧的镜像。
3.按照权利要求1或2所述的一种低击穿电压放电管,其特征在于:所述衬底浓度加强区一半位于P型三极管基区内,一半位于N-型衬底区内;
所述N型三极管发射区、P型三极管基区、衬底浓度加强区构成横向三极管一,通过调节三极管发射区和衬底浓度加强区之间的距离,可以有效的调节三极管的BVCEO,从而实现整个器件的低击穿电压,同理,其对侧相同结构构成横向三极管二;
所述的P型三极管基区、底浓度加强区、N-型衬底区构成二极管一,同理,其对侧相同结构构成二极管二;
所述的P型可控硅基区、N-型衬底区构成二极管三,同理,其对侧相同结构构成二极管四;
所述的N型可控硅发射区、P型可控硅基区、N-型衬底区及其对侧相同结构组成双向可控硅T1和T2;
所述的金属连线连接三极管一的N型三极管发射区和可控硅T1的门极,从而实现三极管击穿后,为可控硅门极驱动电流,使可控硅T1导通,对侧同理;
所述的金属电极区连接可控硅T1的N型可控硅发射区、P型可控硅基区,为电极引出极,提供封装时打线或焊接位置
4.一种低击穿电压放电管的制作方法,其特征在于:包括以下步骤:
步骤1:N-型衬底区材料的制备,衬底晶向为<111>,杂质为磷,电阻率为20-35Ω.cm,厚度为250±20um;
步骤2:一次氧化,硅片的工艺温度为1000-1150℃,氧化层厚度为1.4-2.0um;
步骤3:双面光刻窗口,光刻双面的P型三极管基区、P型可控硅基区图形;
步骤4:双面注入5E13-5E14cm-2,并高温推结至20±4um;
步骤5:双面光刻窗口,光刻双面的N型三极管发射区、衬底浓度加强区、N型可控硅发射区图形;
步骤6:磷扩散,双面进行R口=2.0±0.5的磷予扩及再扩;
步骤7:双面光刻引线,形成要求的引线孔窗口;
步骤8:双面蒸发,厚度为1.5±0.5um;
步骤9:双面光刻,形成图形,从而形成金属连线和金属电极区;
步骤10:合金,合金工艺条件为:500±20℃/25±10min;
步骤11:测试。
5.按照权利要求4所述的一种低击穿电压放电管的制作方法,其特征在于:所述步骤5中N型三极管发射区和衬底浓度加强区之间的距离为20-80um。

说明书全文

一种低击穿电压放电管及其制作方法

技术领域

[0001] 本发明涉及半导体功率器件技术领域,具体为一种低击穿电压放电管。

背景技术

[0002] 电路在运行中,难免会遇到环境或电网中的瞬态浪涌窜入,这种现象会给电路中的设备造成严重的影响及破坏。半导体放电管,作为一种重要的过压型浪涌防护器件,能够将电路中的浪涌旁路掉,避免造成对后级敏感IC或元器件的破坏。
[0003] 半导体放电管作为一种过压保护器件,一般并联在被保护的元器件或者IC两端,当其两端电压超过其击穿电压时,放电管即被击穿,其两端电压迅速回到接近于“0”,将线路中的浪涌旁路掉,故放电管称为导通型过压防护器件。区别于压敏电阻或TVS等钳位型过压防护器件,放电管类导通型过压防护器件具有更大的浪涌防护能,更低的浪涌残压,更低的电容等特性。
[0004] 传统的半导体放电管都是基于二极管结构的两端压控器件,其击穿电压从8V-400V分多个档位。在低压电路应用时,传统放电管由于动作电压太高,会导致后级IC或敏感元器件烧毁。基于传统放电管的结构特性,更低的击穿电压难以实现。常规做法制造低压放电管会导致漏电成倍数增加,并联使用的话会导致额外功耗增大或造成误动作。故在低压线路中只能用低压TVS器件替代,而TVS器件的抗浪涌能力、漏电特性和电容特性都比不上放电管。随着移动终端的普及,电子产品小型化的要求,迫切的需要更低击穿电压,更优防护能力的产品来防范电子线路中的浪涌。

发明内容

[0005] 为了解决以上技术问题,本发明提供一种低击穿电压放电管,该放电管由集成于一个芯片的二极管、三极管、可控组成,三极管的BVCEO实现器件的低击穿电压,并由三极管击穿后产生的电流为可控硅提供极驱动电流。
[0006] 进一步的,该放电管包括N-型衬底区,N-型衬底区外侧设化膜,在氧化膜的横向方向上依次设金属连线、金属电极区;N-型衬底区内侧,按N-型衬底区的横向方向依次设衬底浓度加强区、N型三极管发射区、N型可控硅发射区; N型三极管发射区和衬底浓度加强区上设P型三极管基区;N型可控硅发射区上设P型可控硅基区;所述放电管两侧对称,一侧为另一侧的镜像。
[0007] 进一步的,衬底浓度加强区一半位于P型三极管基区内,一半位于N-型衬底区内;所述N型三极管发射区、P型三极管基区、衬底浓度加强区构成横向三极管一,通过调节N型三极管发射区和衬底浓度加强区之间的距离,可以有效的调节三极管的BVCEO,从而实现整个器件的低击穿电压,同理,其对侧相同结构构成横向三极管二;
所述的P型三极管基区、底浓度加强区、N-型衬底区构成二极管一,同理,其对侧相同结构构成二极管二;
所述的P型可控硅基区、N-型衬底区构成二极管三,同理,其对侧相同结构构成二极管四;
所述的N型可控硅发射区、P型可控硅基区、N-型衬底区及其对侧相同结构组成双向可控硅T1和T2;
所述的金属连线连接三极管一的N型三极管发射区和可控硅T1的门极,从而实现三极管击穿后,为可控硅门极驱动电流,使可控硅T1导通,对侧同理;
所述的金属电极区连接可控硅T1的N型可控硅发射区、P型可控硅基区,为电极引出极,提供封装时打线或焊接位置
[0008] 一种低击穿电压放电管的制作方法,包括以下步骤:步骤1:N-型衬底区材料的制备,衬底晶向为<111>,杂质为磷,电阻率为20-35Ω.cm,厚度为250±20um;
步骤2:一次氧化,硅片的工艺温度为1000-1150℃,氧化层厚度为1.4-2.0um;
步骤3:双面光刻窗口,光刻双面的P型三极管基区、P型可控硅基区图形;
步骤4:双面注入5E13-5E14cm-2,并高温推结至20±4um;
步骤5:双面光刻窗口,光刻双面的N型三极管发射区、衬底浓度加强区、N型可控硅发射区图形。此步骤需要设计好N型三极管发射区和衬底浓度加强区的间距,因为此间距最终决定三极管一和二的BVCEO电压。
[0009] 步骤6:磷扩散,双面进行R口=2.0±0.5的磷予扩及再扩;步骤7:双面光刻引线,形成要求的引线孔窗口;
步骤8:双面蒸发,厚度为1.5±0.5um;
步骤9:双面光刻,形成图形,从而形成金属连线和金属电极区;
步骤10:合金,合金工艺条件为:500±20℃/25±10min;
步骤11:测试。
[0010] 优选的,三极管发射区和衬底浓度加强区之间的距离为20-80um。
[0011] 本发明所述的低压放电管是通过将可控硅、二极管、三极管集成在一个芯片上,通过合理设置三极管发射区和衬底浓度加强区之间的距离,从而实现对放大倍数β的控制,从而实现对三极管BVCEO的灵活调节。由于  ,此电压较易得到3.3-5.7V的击穿电压。当三极管击穿后,击穿电流通过金属连线为可控硅提供门极驱动电流,从而使得可控硅实现导通,即实现了整个低压放电管产品导通工作。
[0012] 本发明利用三极管和放电管相结合,使得放电管具有更低的(3.3-5.7V)的击穿电压,从而能应用在低压电路,并且较TVS器件具有更高的浪涌能力,更低的漏电,更低的电容。附图说明
[0013] 图1为传统结构放电管的结构示意图。
[0014] 图2为本发明的结构示意图。
[0015] 图3为本发明的组成示意图。
[0016] 图4为本发明的等效电路图。
[0017] 图5为本发明的I-V特性图。
[0018] 图中,1.金属连线、2.氧化膜、3.N型三极管发射区、4.衬底浓度加强区、5.P型三极管基区、6.N型可控硅发射区、7.P型可控硅基区、8.N-型衬底区、9.金属电极区、10. 二极管一、11.二极管二、12.二极管三、13.二极管四、14.三极管一、15.三极管二、16.双向可控硅T1和T2、17.门极。

具体实施方式

[0019] 下面结合附图和具体实施方式对本发明作进一步详细叙述。
[0020] 传统放电管击穿电压一般是6V以上,无法做到6V以下,以前实现低电压都是用TVS器件,但TVS器件是钳位器件,其浪涌能力较放电管型导通器件差很多。为了使放电管类型的导通器件具有更大的浪涌能力,特提供本发明低击穿电压放电管。
[0021] 如图1所示为传统放电管结构示意图,传统放电管通过P型基区和衬底调节电压,难以实现更低的击穿电压。
[0022] 如图2所示为本发明一种低击穿电压放电管,该放电管由集成于一个芯片的二极管、三极管、可控硅组成,三极管的BVCEO实现器件的低击穿电压,并由三极管击穿后产生的电流为可控硅提供门极驱动电流。
[0023] 该放电管包括N-型衬底区8,N-型衬底区8外侧设氧化膜2,在氧化膜2的横向方向上依次设金属连线1、金属电极区9;N-型衬底区8内侧,按N-型衬底区8的横向方向依次设衬底浓度加强区4、N型三极管发射区3、N型可控硅发射区6; N型三极管发射区3和衬底浓度加强区4上设P型三极管基区5;N型可控硅发射区6上设P型可控硅基区7;所述放电管两侧对称,一侧为另一侧的镜像。
[0024] 所述衬底浓度加强区4一半位于P型三极管基区5内,一半位于N-型衬底区8内。
[0025] 如图3所示,N型三极管发射区3、P型三极管基区5、衬底浓度加强区4构成横向三极管一14,通过调节三极管发射区3和衬底浓度加强区4之间的距离,可以有效的调节三极管一14的BVCEO,从而实现整个器件的低击穿电压,同理,其对侧相同结构构成横向三极管二15。
[0026] 所述的P型三极管基区5、底浓度加强区4、N-型衬底区8构成二极管一10,同理,其对侧相同结构构成二极管二11。
[0027] 所述的P型可控硅基区7、N-型衬底区8构成二极管三12,同理,其对侧相同结构构成二极管四13。
[0028] 图3中16为N型可控硅发射区6、P型可控硅基区7、N-型衬底区8及其对侧相同结构组成双向可控硅T1和T2。上部为T1,下部为T2。
[0029] 所述的金属连线1连接三极管一的N型三极管发射区3和可控硅T1的门极17,从而实现三极管击穿后,为可控硅门极驱动电流,使可控硅T1导通,门极17是金属连线1下对应的开孔位置。对侧同理。
[0030] 所述的金属电极区9连接可控硅T1的N型可控硅发射区6、P型可控硅基区7,为电极引出极,提供封装时打线或焊接的位置。
[0031] 如图4所示,为本发明的等效电路图。当产生正向浪涌时,即器件下方产生正电压,上方为负电压时,三极管二15的EB结反偏,二极管一10反偏,二极管二11、二极管四13正偏。此时T2不动作,实际浪涌电压由三极管一14的CE结承担,即BVCEO。通过设置N型三极管发射区3和衬底浓度加强区4之间的距离,调整BVCEO至3.3-5.7V,这样三极管一14即可实现低击穿电压。三极管击穿后产生的电流会通过三极管一14的发射极流入可控硅T1门极17,为可控硅提供门极驱动电流,从而导致可控硅T1导通,正向浪涌即通过二极管四13到T1的路径泄放。同理,由于镜像对称,反向浪涌会通过二极管三12到T2的路径泄放。
[0032] 如图5所示,为本发明的I-V特性图。本发明通过电压导致三极管击穿,再通过三极管击穿电流触发可控硅来泄放浪涌,其I-V特性仍是压控导通型器件,同常规放电管特性一致。
[0033] 一种低击穿电压放电管的制作方法,步骤如下:步骤1:N-型衬底区8材料的制备,衬底晶向为<111>,杂质为磷,电阻率为20-35Ω.cm,厚度为250±20um;
步骤2:一次氧化,硅片的工艺温度为1000-1150℃,氧化层厚度为1.4-2.0um;
步骤3:双面光刻窗口,光刻双面的P型三极管基区5、P型可控硅基区7图形;
步骤4:双面注入硼5E13-5E14cm-2,并高温推结至20±4um;
步骤5:双面光刻窗口,光刻双面的N型三极管发射区3、衬底浓度加强区4、N型可控硅发射区6图形。此步骤需要设计好N型三极管发射区3和衬底浓度加强区4的间距,因为此间距最终决定三极管一和二的BVCEO电压,间距调节要求20-80um。
[0034] 步骤6:磷扩散,双面进行R口=2.0±0.5的磷予扩及再扩;步骤7:双面光刻引线,形成要求的引线孔窗口;
步骤8:双面蒸发银,厚度为1.5±0.5um;
步骤9:双面光刻,形成图形,从而形成金属连线1和金属电极区9;
步骤10:合金,合金工艺条件为:500±20℃/25±10min;
步骤11:测试。
[0035] 其中,步骤5为本发明形成低击穿电压放电管的关键,需要设计好N型三极管发射区3和衬底浓度加强区4的间距。为更好实现本发明所述结构,其中步骤5和步骤6可以分两步或多步进行,即三极管一、二的N型三极管发射区3、衬底浓度加强区4和可控硅T1、T2的可控硅发射区6,分别进行多次光刻和多次扩散推进形成。
[0036] 本发明所述的一种低击穿电压放电管结构,在一个芯片中集成二极管、三极管、可控硅,通过合理设计N型三极管发射区3和衬底浓度加强区4的间距,获得3.3-5.7V的三极管BVCEO电压。三极管击穿后产生的电流作为可控硅的门极17驱动电流,使可控硅导通,起到泄放浪涌的作用,获得同常规放电管一样的I-V特性曲线。从而实现了更低击穿电压的放电管,使放电管能应用于低压电子电路,发挥放电管高浪涌、低残压、低电容的优点。且本发明制造工艺简单,成本低。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈