1.一种电力电路，包括：
一功率晶体管，根据一驱动节点的一驱动电压，抽取一功率电流至一接地端；以及一驱动电路，包括：
一驱动器，包括：
一上桥晶体管，根据一上桥节点的一上桥电压，将一低电压提供至上述驱动节点；
一下桥晶体管，根据一控制信号，将上述驱动节点耦接至上述接地端；以及一上桥驱动器，包括多个N型晶体管，且根据上述控制信号，
将一高电压提供至上述上桥节点，其中上述高电压超过上述驱动电路的上述多个N型晶体管的一栅极操作电压。
2.如权利要求1所述的电力电路，其中上述功率晶体管为氮化镓晶体管。
3.如权利要求1所述的电力电路，其中上述驱动电路还包括：
一第二稳压器，将一供应电压降压至上述低电压。
4.如权利要求3所述的电力电路，其中上述驱动电路还包括：
一第一前置驱动器，根据上述控制信号以及上述控制信号的反相，于一第一内部节点产生一第一内部信号，其中上述上桥驱动器根据上述控制信号以及上述第一内部信号，将上述高电压提供至上述上桥节点。
5.如权利要求4所述的电力电路，其中上述驱动电路还包括：
一第一稳压器，将上述供应电压降压为上述高电压，其中上述低电压是低于上述高电压。
6.如权利要求5所述的电力电路，其中上述第一稳压器包括：
一第一稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端接收一参考电压，源极端耦接至一第一稳压节点，漏极端耦接至上述第二稳压节点；
一第一电阻，耦接于上述供应电压以及上述第二稳压节点之间；
一第二稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端接收一第一反馈电压，源极端耦接至上述第一稳压节点；
一第二电阻，耦接于上述供应电压以及上述第二稳压常闭晶体管的漏极端之间；
一第一电流源，自上述第一稳压节点抽取一第一电流流至上述接地端；
一第三稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端耦接至上述第二稳压节点，源极端耦接至上述接地端，漏极端耦接至一第三稳压节点；
一第三电阻，耦接于上述供应电压以及上述第三稳压节点之间；
一第四稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端耦接至上述第三稳压节点，源极端产生上述高电压，漏极端是由上述供应电压供电；以及一第一电压分压器，将上述高电压除以一第一系数而产生上述第一反馈电压。
7.如权利要求6所述的电力电路，其中上述第一稳压器还包括：
一第一箝位电路，用以箝制上述第四稳压常闭晶体管的栅极端与源极端之间的跨压低于上述第四稳压常闭晶体管的崩溃电压。
8.如权利要求5所述的电力电路，其中上述上桥驱动器包括：
一第一常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述上桥节点，栅极端接收上述控制信号，漏极端是由高电压所供电；
一第一常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至上述上桥节点，漏极端是由上述高电压所供电；以及
一第二常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第一内部信号，漏极端耦接至上述上桥节点。
9.如权利要求4所述的电力电路，其中上述第一前置驱动器包括：
一第三常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端耦接至一第一节点，漏极端是由上述低电压供电；
一第四常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述控制信号，漏极端耦接至上述第一内部节点；
一第五常闭晶体管，包括源极端、栅极端以及漏极端，源极端耦接至上述第一节点，栅极端接收上述控制信号的反相，漏极端是由上述高电压所供电；
一第二常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至上述第一节点，漏极端是由上述高电压所供电；以及
一第六常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述控制信号，漏极端耦接至上述第一节点。
10.如权利要求4所述的电力电路，其中上述驱动器还包括：
一第二前置驱动器，根据一第三内部信号以及上述控制信号，于一第二内部节点产生一第二内部信号；以及
一第三前置驱动器，根据上述控制信号以及上述控制信号的反相，于一第三内部节点产生一第三内部信号；
其中上述第一前置驱动器根据上述第二内部信号以及上述第三内部信号，产生上述第一内部信号。
11.如权利要求10所述的电力电路，其中上述第二前置驱动器包括：
一第七常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第二内部节点，栅极端耦接至一第二节点，漏极端是由上述低电压所供电；
一第八常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第三内部信号，漏极端耦接至上述第二内部信号；
一第九常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第二节点，栅极端接收上述第三内部信号，漏极端是由上述高电压所供电；
一第三常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至第二节点，漏极端是由上述高电压所供电；以及
一第十常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第三内部信号，漏极端耦接至上述第二节点。
12.如权利要求11所述的电力电路，其中上述第三前置驱动器包括：
一第十一常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第三内部节点，栅极端耦接至一第三节点，漏极端是由上述低电压所供电；
一第十二常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述控制信号，漏极端耦接至上述第三内部节点；
一第十三常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第三节点，栅极端接收上述控制信号的反相，漏极端是由上述高电压所供电；
一第四常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至上述第三节点，漏极端是由上述高电压所供电；以及
一第十四常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述控制信号，漏极端耦接至上述第三节点。
13.如权利要求4所述的电力电路，其中上述高电压是等于上述供应电压。
14.如权利要求13所述的电力电路，其中上述上桥驱动器包括：
一差分放大器，包括一正输入节点、一负输入节点以及一输出节点，其中上述正输入节点接收上述控制信号，上述负输入节点耦接至上述驱动节点，上述输出节点耦接至上述上桥节点。
15.如权利要求14所述的电力电路，其中上述差分放大器包括：
一第一放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端接收上述控制信号，源极端耦接至一第一放大器节点，漏极端耦接至一第二放大器节点；
一第七电阻，耦接于上述供应电压以及上述第二放大器节点之间；
一第二放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端耦接至上述驱动节点，源极端耦接至上述第一放大器节点；
一第八电阻，耦接于上述供应电压以及上述第二放大器常闭晶体管的漏极端之间；
一放大器电流源，自上述第一放大器节点抽取一偏压电流流至上述接地端；
一第三放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端耦接至上述第二放大器节点，源极端耦接至上述接地端，漏极端耦接至一第三放大器节点；
一第九放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端耦接至上述第三放大器节点，源极端耦接至上述输出节点；以及
一第五放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端接收上述第一内部信号，源极端耦接至上述接地端，漏极端耦接至上述差分放大器的上述输出节点。
16.如权利要求15所述的电力电路，其中上述差分放大器还包括：
一第三箝位电路，用以箝制一第四放大器常闭晶体管的栅极端与源极端之间的跨压。
17.如权利要求14所述的电力电路，其中上述第一前置驱动器包括：
一第六放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端接收上述控制信号的反相，漏极端是由上述低电压所供电；
一第六放大器常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至上述第一内部节点，漏极端是由上述低电压所供电；以及
一第七放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述控制信号，漏极端耦接至上述第一内部节点。
18.如权利要求14所述的电力电路，其中上述驱动器还包括：
一第二前置驱动器，根据一第三内部信号以及上述控制信号，于一第二内部节点产生一第二内部信号；以及
一第三前置驱动器，根据上述控制信号以及上述控制信号的反相，于一第三内部节点产生一第三内部信号；
其中上述第一前置驱动器根据上述第二内部信号以及上述第三内部信号，产生上述第一内部信号。
19.如权利要求18所述的电力电路，其中上述第二前置驱动器包括：
一第八放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第二内部节点，栅极端接收上述控制信号，漏极端是由上述低电压所供电；
一第七放大器常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至上述第二内部节点，漏极端是由上述低电压所供电；以及
一第九放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第三内部信号，漏极端耦接至上述第二内部节点。
20.如权利要求19所述的电力电路，其中上述第三前置驱动器包括：
一第十放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第三内部节点，栅极端接收上述控制信号的反相，漏极端是由上述低电压所供电；
一第八放大器常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至上述第三内部节点，漏极端是由上述低电压所供电；以及
一第十一放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述控制信号，漏极端耦接至上述第三内部节点。
21.如权利要求3所述的电力电路，其中上述第二稳压器包括：
一第五稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端接收一参考电压，源极端耦接至一第四稳压节点，漏极端耦接至上述第五稳压节点；
一第四电阻，耦接于上述供应电压以及上述第二稳压节点之间；
一第六稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端接受一第二反馈电压，源极端耦接至上述第四稳压节点；
一第五电阻，耦接于上述供应电压以及上述第六稳压常闭晶体管的漏极端之间；
一第二电流源，自上述第四稳压节点抽取一第二电流流至上述接地端；
一第七稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端耦接至上述第五稳压节点，源极端耦接至上述接地端，漏极端耦接至一第六稳压节点；
一第六电阻，耦接于上述供应电压以及上述第六稳压节点之间；
一第八稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端耦接至上述第六稳压节点，源极端产生上述低电压，漏极端是由上述供应电压所供电；以及一第二电阻分压器，将上述低电压除上一第二系数而产生上述第二反馈电压。
22.如权利要求21所述的电力电路，其中上述第二稳压器还包括：
一第二箝位电路，用以箝制上述第八稳压常闭晶体管的栅极端与源极端之间的跨压，小于上述第八稳压常闭晶体管的崩溃电压。
23.如权利要求3所述的电力电路，其中上述驱动电路还包括：
一欠压锁定电路，由上述低电压所供电，当上述供应电压低于一临限值时将上述控制信号下拉至上述接地端。
24.如权利要求23所述的电力电路，其中上述欠压锁定电路包括：
一第三电压分压器，将上述供应电压分压而产生一分压电压；
一第五常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至一第一欠压节点，漏极端是由上述低电压所供电；
一第十五常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述分压电压，漏极端耦接至上述第一欠压节点；
一第十六常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至一第二欠压节点，栅极端耦接至上述第一欠压节点，漏极端耦接至一第三欠压节点；
一欠压电阻，耦接于上述低电压以及一第三欠压节点之间；
一第十七常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端耦接至上述第一欠压节点，漏极端耦接至上述第二欠压节点；
一第十八常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第二欠压节点，栅极端耦接至上述第三欠压节点，漏极端耦接至一第四欠压节点；
一第十九常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至一欠压锁定节点，栅极端耦接至上述第四欠压节点，漏极端是由上述低电压所供电；
一第二时常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端耦接至上述第三欠压节点，漏极端耦接至上述欠压锁定节点，其中一欠压锁定信号是产生于上述欠压锁定节点；以及
一第二十一常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端耦接至上述欠压锁定节点，漏极端耦接至上述控制信号，其中上述第二十一常闭晶体管根据上述欠压锁定信号，将上述控制信号下拉至上述接地端。
25.一种驱动电路，用以驱动一功率晶体管，其中上述功率晶体管根据一驱动节点的一驱动电压，抽取一功率电流至一接地端，其中上述驱动电路包括：
一驱动器，包括：
一上桥晶体管，根据一上桥节点的一上桥电压，将一低电压提供至上述驱动节点；
一下桥晶体管，根据一控制信号，将上述驱动节点耦接至上述接地端；
一上桥驱动器，包括多个N型晶体管，用以根据上述控制信号，将一高电压提供至上述上桥节点，其中上述高电压超过上述多个N型晶体管的栅极操作电压。
26.如权利要求25所述的驱动电路，其中上述功率晶体管为氮化镓晶体管。
27.如权利要求25所述的驱动电路，其中上述上述驱动电路还包括：
一第二稳压器，将一供应电压降压至上述低电压。
28.如权利要求27所述的驱动电路，其中上述上述驱动电路还包括：
一第一前置驱动器，根据上述控制信号以及上述控制信号的反相，于一第一内部节点产生一第一内部信号，其中上述上桥驱动器根据上述控制信号以及上述第一内部信号，将上述高电压提供至上述上桥节点。
29.如权利要求28所述的驱动电路，还包括：
一第一稳压器，将上述供应电压降压为上述高电压，其中上述低电压是低于上述高电压。
30.如权利要求29所述的驱动电路，其中上述第一稳压器包括：
一第一稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端接收一参考电压，源极端耦接至一第一稳压节点，漏极端耦接至上述第二稳压节点；
一第一电阻，耦接于上述供应电压以及上述第二稳压节点之间；
一第二稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端接收一第一反馈电压，源极端耦接至上述第一稳压节点；
一第二电阻，耦接于上述供应电压以及上述第二稳压常闭晶体管的漏极端之间；
一第一电流源，自上述第一稳压节点抽取一第一电流流至上述接地端；
一第三稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端耦接至上述第二稳压节点，源极端耦接至上述接地端，漏极端耦接至一第三稳压节点；
一第三电阻，耦接于上述供应电压以及上述第三稳压节点之间；
一第四稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端耦接至上述第三稳压节点，源极端产生上述高电压，漏极端是由上述供应电压供电；以及一第一电压分压器，将上述高电压除以一第一系数而产生上述第一反馈电压。
31.如权利要求30所述的驱动电路，其中上述第一稳压器还包括：
一第一箝位电路，用以箝制上述第四稳压常闭晶体管的栅极端与源极端之间的跨压低于上述第四稳压常闭晶体管的崩溃电压。
32.如权利要求29所述的驱动电路，其中上述上桥驱动器包括：
一第一常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述上桥节点，栅极端接收上述控制信号，漏极端是由高电压所供电；
一第一常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至上述上桥节点，漏极端是由上述高电压所供电；以及
一第二常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第一内部信号，漏极端耦接至上述上桥节点。
33.如权利要求28所述的驱动电路，其中上述第一前置驱动器包括：
一第三常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端耦接至一第一节点，漏极端是由上述低电压供电；
一第四常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述控制信号，漏极端耦接至上述第一内部节点；
一第五常闭晶体管，包括源极端、栅极端以及漏极端，源极端耦接至上述第一节点，栅极端接收上述控制信号的反相，漏极端是由上述高电压所供电；
一第二常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至上述第一节点，漏极端是由上述高电压所供电；以及
一第六常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述控制信号，漏极端耦接至上述第一节点。
34.如权利要求28所述的驱动电路，还包括：
一第二前置驱动器，根据一第三内部信号以及上述控制信号，于一第二内部节点产生一第二内部信号；以及
一第三前置驱动器，根据上述控制信号以及上述控制信号的反相，于一第三内部节点产生一第三内部信号；
其中上述第一前置驱动器根据上述第二内部信号以及上述第三内部信号，产生上述第一内部信号。
35.如权利要求34所述的驱动电路，其中上述第二前置驱动器包括：
一第七常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第二内部节点，栅极端耦接至一第二节点，漏极端是由上述低电压所供电；
一第八常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第三内部信号，漏极端耦接至上述第二内部信号；
一第九常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第二节点，栅极端接收上述第三内部信号，漏极端是由上述高电压所供电；
一第三常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至第二节点，漏极端是由上述高电压所供电；以及
一第十常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第三内部信号，漏极端耦接至上述第二节点。
36.如权利要求35所述的驱动电路，其中上述第三前置驱动器包括：
一第十一常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第三内部节点，栅极端耦接至一第三节点，漏极端是由上述低电压所供电；
一第十二常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述控制信号，漏极端耦接至上述第三内部节点；
一第十三常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第三节点，栅极端接收上述控制信号的反相，漏极端是由上述高电压所供电；
一第四常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至上述第三节点，漏极端是由上述高电压所供电；以及
一第十四常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述控制信号，漏极端耦接至上述第三节点。
37.如权利要求28所述的驱动电路，其中上述高电压是等于上述供应电压。
38.如权利要求37所述的驱动电路，其中上述上桥驱动器包括：
一差分放大器，包括一正输入节点、一负输入节点以及一输出节点，其中上述正输入节点接收上述控制信号，上述负输入节点耦接至上述驱动节点，上述输出节点耦接至上述上桥节点。
39.如权利要求38所述的驱动电路，其中上述差分放大器包括：
一第一放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端接收上述控制信号，源极端耦接至一第一放大器节点，漏极端耦接至一第二放大器节点；
一第七电阻，耦接于上述供应电压以及上述第二放大器节点之间；
一第二放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端耦接至上述驱动节点，源极端耦接至上述第一放大器节点；
一第八电阻，耦接于上述供应电压以及上述第二放大器常闭晶体管的漏极端之间；
一放大器电流源，自上述第一放大器节点抽取一偏压电流流至上述接地端；
一第三放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端耦接至上述第二放大器节点，源极端耦接至上述接地端，漏极端耦接至一第三放大器节点；
一第九放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端耦接至上述第三放大器节点，源极端耦接至上述输出节点；以及
一第五放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端接收上述第一内部信号，源极端耦接至上述接地端，漏极端耦接至上述差分放大器的上述输出节点。
40.如权利要求39所述的驱动电路，其中上述差分放大器还包括：
一第三箝位电路，用以箝制一第四放大器常闭晶体管的栅极端与源极端之间的跨压。
41.如权利要求38所述的驱动电路，其中上述第一前置驱动器包括：
一第六放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端接收上述控制信号的反相，漏极端是由上述低电压所供电；
一第六放大器常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至上述第一内部节点，漏极端是由上述低电压所供电；以及
一第七放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述控制信号，漏极端耦接至上述第一内部节点。
42.如权利要求38所述的驱动电路，还包括：
一第二前置驱动器，根据一第三内部信号以及上述控制信号，于一第二内部节点产生一第二内部信号；以及
一第三前置驱动器，根据上述控制信号以及上述控制信号的反相，于一第三内部节点产生一第三内部信号；
其中上述第一前置驱动器根据上述第二内部信号以及上述第三内部信号，产生上述第一内部信号。
43.如权利要求42所述的驱动电路，其中上述第二前置驱动器包括：
一第八放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第二内部节点，栅极端接收上述控制信号，漏极端是由上述低电压所供电；
一第七放大器常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至上述第二内部节点，漏极端是由上述低电压所供电；以及
一第九放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第三内部信号，漏极端耦接至上述第二内部节点。
44.如权利要求43所述的驱动电路，其中上述第三前置驱动器包括：
一第十放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第三内部节点，栅极端接收上述控制信号的反相，漏极端是由上述低电压所供电；
一第八放大器常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至上述第三内部节点，漏极端是由上述低电压所供电；以及
一第十一放大器常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述控制信号，漏极端耦接至上述第三内部节点。
45.如权利要求27所述的驱动电路，其中上述第二稳压器包括：
一第五稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端接收一参考电压，源极端耦接至一第四稳压节点，漏极端耦接至上述第五稳压节点；
一第四电阻，耦接于上述供应电压以及上述第二稳压节点之间；
一第六稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端接受一第二反馈电压，源极端耦接至上述第四稳压节点；
一第五电阻，耦接于上述供应电压以及上述第六稳压常闭晶体管的漏极端之间；
一第二电流源，自上述第四稳压节点抽取一第二电流流至上述接地端；
一第七稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端耦接至上述第五稳压节点，源极端耦接至上述接地端，漏极端耦接至一第六稳压节点；
一第六电阻，耦接于上述供应电压以及上述第六稳压节点之间；
一第八稳压常闭晶体管，包括源极端、栅极端以及漏极端，其中栅极端耦接至上述第六稳压节点，源极端产生上述低电压，漏极端是由上述供应电压所供电；以及一第二电阻分压器，将上述低电压除上一第二系数而产生上述第二反馈电压。
46.如权利要求45所述的驱动电路，其中上述第二稳压器还包括：
一第二箝位电路，用以箝制上述第八稳压常闭晶体管的栅极端与源极端之间的跨压，小于上述第八稳压常闭晶体管的崩溃电压。
47.如权利要求27所述的驱动电路，还包括：
一欠压锁定电路，由上述低电压所供电，当上述供应电压低于一临限值时将上述控制信号下拉至上述接地端。
48.如权利要求47所述的驱动电路，其中上述欠压锁定电路包括：
一第三电压分压器，将上述供应电压分压而产生一分压电压；
一第五常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端皆耦接至一第一欠压节点，漏极端是由上述低电压所供电；
一第十五常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述分压电压，漏极端耦接至上述第一欠压节点；
一第十六常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至一第二欠压节点，栅极端耦接至上述第一欠压节点，漏极端耦接至一第三欠压节点；
一欠压电阻，耦接于上述低电压以及一第三欠压节点之间；
一第十七常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端耦接至上述第一欠压节点，漏极端耦接至上述第二欠压节点；
一第十八常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第二欠压节点，栅极端耦接至上述第三欠压节点，漏极端耦接至一第四欠压节点；
一第十九常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至一欠压锁定节点，栅极端耦接至上述第四欠压节点，漏极端是由上述低电压所供电；
一第二时常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端耦接至上述第三欠压节点，漏极端耦接至上述欠压锁定节点，其中一欠压锁定信号是产生于上述欠压锁定节点；以及
一第二十一常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端耦接至上述欠压锁定节点，漏极端耦接至上述控制信号，其中上述第二十一常闭晶体管根据上述欠压锁定信号，将上述控制信号下拉至上述接地端。