技术领域
[0001] 本公开大体上涉及一种
存储器，且更确切地说，涉及用于正交信号产生的设备和方法。
背景技术
[0002] 数字和混合数字模拟
电路通常基于可由主时钟产生的计时时钟而操作。可使用时钟产生器(如可编程
锁相回路(phase-locked loop；PLL)和相关的控制和/或信号塑形电路)来产生这些计时时钟。提供到
电子系统组件的计时时钟的特征会影响各种系统参数。举例来说，在存储器系统中，如存储器
接口带宽的参数可取决于如时钟
频率的特征。
发明内容
[0003] 在一个方面中，本
申请提供一种用于执行存储器操作的设备，其包括正交信号产生器104、204，所述正交信号产生器配置成：基于具有非
正弦波形的所接收的
差分信号103、203而在与所接收的差分信号103、203的频率相同的频率下产生多个正交信号559；将多个正交信号559转换成正弦
波形以产生多个正交
时钟信号105、205；且将多个正交时钟信号
105、205提供到存储器系统。
[0004] 在另一方面中，本申请提供一种用于产生正交时钟信号105、205的正交信号产生器104、204，其包括：输入信道，其配置成从时钟产生器102接收具有非正弦波形的差分信号103、203，其中正交信号产生器104、204配置成将所接收的差分信号103、203转换成正弦波形；和多相
滤波器555，其配置成：接收具有所转换的正弦波形的差分信号103、203；且产生具有正弦波形的多个正交信号559。
[0005] 在另一方面中，本申请提供一种用于执行存储器操作的方法，其包括：在正交信号产生器104、204的多相滤波器555处在与从时钟产生器102接收的差分信号103、203的频率相同的频率下产生具有正弦波形的多个正交信号559；将在多相滤波器555处产生的多个正交信号559转换成非正弦波形；和基于具有所转换的非正弦波形的多个正交信号559而产生具有非正弦波形的多个正交时钟信号105、205。
附图说明
[0006] 图1是根据本公开的数个
实施例的包含时钟系统的系统的
框图。
[0007] 图2示出根据本公开的数个实施例的正交信号产生器。
[0008] 图3示出根据本公开的数个实施例的正交信号产生器的实例占空比调整器。
[0009] 图4示出根据本公开的数个实施例的正交信号产生器的实例平滑化滤波器的一部分。
[0010] 图5A到B示出根据本公开的数个实施例的正交信号产生器的实例
滤波器组。
[0011] 图6示出根据本公开的数个实施例的正交信号产生器的实例限制
放大器。
[0012] 图7示出根据本公开的数个实施例的正交信号产生器的实例
相位调整器。
[0013] 图8是示出根据本公开的数个实施例的用于产生正交时钟信号的方法的实例的
流程图。
具体实施方式
[0014] 本公开包含与正交信号产生相关联的设备和方法。实例包含正交信号产生器。正交信号产生器配置成基于差分信号而在与所接收的差分信号的频率相同的频率下产生多个正交时钟信号。正交信号产生器还配置成将多个正交时钟信号提供到存储器系统。
[0015] 本公开的实施例包含通过使用正交信号产生器来提供正交时钟信号。在数个实施例中，如多相滤波器的滤波器组(例如，无源多相滤波器)可以是正交信号产生器的实例。如本文中所使用，滤波器组是指将
输入信号分离成各自携载所述输入信号的单个子频带的多个信号的装置，且多相滤波器是指将输入信号分离成各自携载所述输入信号的等距子频带的多个信号的滤波器组。
[0016] 正交信号产生可称作“IQ”信号产生，已经用于例如各种射频(radio frequency；RF)应用(如前端
信号处理)中。举例来说，正交信号产生也可对用于存储器系统(如双
数据速率(double data rate；DDR)存储器系统)的时钟系统有用，从而改良接口带宽。然而，各种正交信号产生方法可具有缺点，如增大存储器系统的大小、增加电
力消耗和/或增加时钟信号的噪声，以及其它缺点。举例来说，在一些方法中，二分频电路连同
振荡器在两倍的所需本地振荡器(local oscillator；LO)频率下已用以产生正交信号。因此，使用二分频电路连同PLL可要求PLL的操作频率是所需正交信号频率的至少两倍，这可引起高
相位噪声、增大的功耗和增大的面积。替代地，PLL可与两个耦合的本地振荡器一起使用。然而，使用两个振荡器可要求较大电感器面积(例如，比不使用本地振荡器的情况大两倍)，这可引起相位噪声和/或与信号调谐和精确性相关联的难题。
[0017] 相反地，本公开的实施例可包含提供在与由时钟产生器(例如，PLL)产生的那些信号的频率相同的频率下产生的正交时钟信号，同时提供在宽带
频率范围(例如，2.5吉兆赫(GHz)到5GHz)中操作的正交信号，从而符合当前技术
水平的电路和系统(如DDR存储器系统)的高带宽要求。
[0018] 在本公开的以下详细描述中，参考形成其部分的附图，且其中通过图示方式示出可实践本公开的一或多个实施例的方式。足够详细地描述这些实施例以使得所属领域的一般技术人员能够实践本公开的实施例，且应理解，可利用其它实施例且可在不脱离本公开的范围的情况下进行工艺、电气及/或结构变化。如本文所使用，如“N”、“M”等的
指定符，尤其是关于图式中的附图标号，指示可包含数个如此指定的特定特征。如本文中所使用，“数个”特定事物可指此类事物中的一或多个(例如，数个存储器阵列可指一或多个存储器阵列)。“多个”意欲指代超过一个此类事物。
[0019] 本文中的图式遵循编号定则，其中第一一或多个数字对应于图式编号，且剩余的数字标识图式中的元件或组件。可通过使用类似数字来标识不同图式之间的类似元件或组件。举例来说，104可指代图1中的元件“04”，且类似元件可表示为图2中的204。如将了解，可添加、交换和/或去除本文中的各种实施例中示出的元件以便提供本公开的数个额外实施例。另外，如将了解，图式中提供的元件的比例和相对标度意欲示出本公开的某些实施例，且不应以限制性意义采用。
[0020] 图1是根据本公开的数个实施例的包含时钟系统101的系统100的框图。时钟系统101包含时钟产生器102和正交信号产生器104。
[0021] 时钟系统101可位于系统100内的各种
位置中。作为一实例，系统100可包括主机，且时钟系统101可位于主机内。主机可包含系统母板和/或
底板，且可包含数个处理资源(例如，一或多个处理器、
微处理器或一些其它类型的控制电路)，如中央处理单元(central processing unit；CPU)。实例主机可以是个人
笔记本电脑、台式计算机、
数码相机、
移动电话或存储卡
读卡器，以及各种其它类型的主机。作为另一实例，系统100可包括存储器系统，所述存储器系统可以是充当主存储器的存储器系统(如DRAM系统)和/或充当存储容量的存储器系统(如固态
驱动器(solid state drive；SSD))，但实施例不限于此。
[0022] 时钟产生器102可包含电路，如PLL，所述电路基于所接收的外部时钟信号(例如，主时钟或参考时钟)而产生时钟信号。作为一实例，在其中系统100包括存储器系统的实施例中，时钟产生器102可从系统100所耦合的主机(未示出)接收时钟信号。
[0023] 在时钟产生器102处产生的时钟信号103可用作一或多个取样信号，正交信号产生器104可使用所述一或多个取样信号来产生其它信号。在数个实施例中，时钟信号103可包括互补对的差分信号。举例来说，所述对的信号可与彼此180°异相。因此，时钟信号103可称为差分信号。
[0024] 正交信号产生器104可基于从时钟产生器102接收的时钟信号103而产生正交时钟信号105。如本文中所使用，正交信号指代在每一象限中关于彼此90°异相的信号，使得所产生的信号呈0°、90°、180°和270°。正交时钟信号可包含一或多个同相(I)信号和关于彼此
相移90°的一或多个正交相位(Q)信号。
[0025] 在数个实施例中，正交信号产生器104可以是滤波器组，且配置成在与差分信号103的频率相同的频率下产生正交时钟信号105。举例来说，在正交信号产生器104处产生的每一信号的频率可等于从时钟产生器102接收的时钟信号103中的至少一个的频率。作为一实例，输入时钟信号103的频率可以是5GHz，且正交时钟信号105的频率也可以是5GHz。然而，实施例不限于特定时钟频率或时钟频率范围。
[0026] 可将在正交信号产生器处产生的正交时钟信号105提供到主机和/或存储器装置(未示出)，且所述正交时钟信号可用于控制其各种组件的计时。存储器装置可包括DRAM装置、SRAM装置、STT RAM装置、PCRAM装置、RRAM装置和/或NAND快闪装置，以及各种其它存储器装置类型。
[0027] 在正交信号产生器处产生的正交时钟信号105可例如用以控制存储器系统的计时操作。举例来说，正交时钟信号105可控制在主机与存储器系统之间传输的数据信号的计时。举例来说，时钟信号105可包括
电流模式逻辑(current mode logic；CML)时钟。
[0028] 图2示出根据本公开的数个实施例的正交信号产生器204。正交信号产生器204可包含占空比调整器212、平滑化滤波器214、滤波器组216、限制放大器
块218、输出
缓冲器220和占空比/相位调整器222。作为一个实例，可在互补型金属
氧化物
半导体(complementary metal-oxide-semiconductor；CMOS)技术中制造图2中所示出的正交信号产生器204。
[0029] 正交信号产生器204接收差分信号203(例如，差分信号103)且执行正交时钟信号205(例如，正交时钟信号105)的正交信号产生。占空比调整器212例如经由耦合到时钟产生器(如时钟产生器102)的输入信道来接收差分信号(例如，ICLK_T和ICLK_C)。占空比调整器212可配置成调整差分信号的占空比。在占空比调整器212处接收的差分信号可具有非正弦波形，如正方波形。下文结合图3描述实例占空比调整器。
[0030] 正交信号产生器204包含平滑化滤波器214，其可以是
低通滤波器。在所接收的差分信号可具有非正弦波形时，滤波器组216(如多相滤波器)可利用正弦波形操作。因此，在数个实施例中，平滑化滤波器214可配置成将差分信号转换成正弦波形以
匹配滤波器组216用以操作的波形。平滑化滤波器214可包含彼此耦合(例如，
串联)的数个缓冲器，如结合图4所进一步描述和示出。
[0031] 滤波器组216可从平滑化滤波器214接收具有正弦波形的差分信号，且配置成基于所接收的差分信号而产生多个正交信号。在一些实施例中，滤波器组216可以是特定类型的滤波器组，如多相滤波器。下文结合图5描述实例滤波器组。
[0032] 限制放大器块218可包含数个限制放大器以接收和恢复在滤波器组216处产生的正交信号的幅值，这补偿可通过滤波器组216(其可包括多级多相滤波器)引入的内部损失。限制放大器块218可进一步转换在滤波器组216处产生的正交信号(例如，正弦波形)以符合存储器系统的计时时钟的波形，其是非正弦波形。限制放大器块218可进一步包含用于正交信号当中的(例如，粗略调谐)偏移的偏移调整电路，所述偏移可由于正交信号的低幅值而引起占空比误差。下文结合图6描述实例限制放大器。
[0033] 可在限制放大器块218之后增添输出缓冲器220，以进一步补偿通过滤波器组216引入的内部损失。在一些实施例中，输出缓冲器220可以是限制放大器块218的集成缓冲器。
[0034] 占空比/相位调整器块222可包含等效于占空比调整器212的占空比调整器以及相位调整器。在占空比调整器可配置成调整从限制放大器块218接收的正交信号的占空比时，相位调整器可配置成校正(例如，调谐)正交信号的相位当中的相位误差。如结合图7所描述，占空比/相位调整器块222可包含与从限制放大器218接收的每一对信号(例如，I和Q信号)耦合的数个相位调整器。通过正交信号产生器204的数个组件过滤的差分信号可用于控制存储器系统计时操作，且可称为正交时钟信号。下文结合图7描述实例相位调整器。
[0035] 图3示出根据本公开的数个实施例的正交信号产生器(例如，正交信号产生器104和204)的实例占空比调整器330。占空比调整器330可类似于占空比调整器212和/或包含在占空比/相位调整器块222中的占空比调整器，如结合图2所描述。
[0036] 占空比调整器330可以是从时钟产生器(例如，时钟产生器102)接收差分信号(例如，分别对应于输入
电压VIN_0和VIN_180的一对信号332-1和332-2)的正交信号产生器的第一组件。所述对信号332-1和332-2可与彼此180°异相。
[0037] 占空比调整器330包含彼此串联耦合的数个缓冲器331-1、331-2和331-3(例如，统称为缓冲器331)。虽然示出三个缓冲器331，但实施例不限于特定数量的用于占空比调整器330的缓冲器。
[0038] 作为一实例，接收差分信号332-1和332-2的第一缓冲器可配置成使用可调整电容负载来调整差分信号的上升/下降时间。第二缓冲器331-2可包含与电流注入和使输出的直流(DC)电平移位相关联的数个控制位333。使用多个控制位333，第二缓冲器331-2可配置成通过相位可选电流来调整共模电压，所述相位可选电流载入以使输出的直流(DC)电平移位。第二缓冲器331-2可进一步配置成提供粗略调谐(上移和下移)以
覆盖输入信号的完整幅值。第三缓冲器331-3可提供充分增益和带宽以将小的校正差分信号放大到完整幅值。通过缓冲器331过滤的信号334-1和334-2(例如，分别对应于VOUT_0和VOUT_180)可提供到结合图4进一步详细描述的平滑化滤波器。
[0039] 图4示出实例平滑化滤波器(如图2中示出的平滑化滤波器214)的部分440。图4中所示出的部分440可以是平滑化滤波器中的数个缓冲器中的一个。因此，部分440可称为缓冲器440。
[0040] 缓冲器440可以是平滑化滤波器的第一缓冲器。在这个实例中，分别对应于输入电压VIN_0和VIN_180的信号可以是从占空比调整器(例如，占空比调整器212和/或330)接收的信号。举例来说，对应于输入电压VIN_0的信号442-1可对应于信号334-1，且对应于输入电压VIN_180的信号442-2可对应于信号344-2。如结合图3所描述，从占空比调整器接收的信号可与彼此180°异相。
[0041] 缓冲器440可经由携载信号444-1和444-2的信道来耦合到电容器组441，如图4中所示出。举例来说，电容器组441可包含分别耦合到携载信号444-1和444-2的相应信道的数个控制位443-1、443-2、...、443-N(例如，统称为控制位443)和445-1、445-2、...、445-N(例如，统称为控制位445)。举例来说，控制位443-1、443-2、...、443-N可耦合到携载信号444-1的线路，且控制位445-1、445-2、...、445-N可耦合到携载信号444-2的线路。
[0042] 平滑化滤波器的每一缓冲器(如缓冲器440)可配置成使用对应于每一控制位443和445的电容器来减小差分信号的压摆率直到差分信号转换成正弦波形为止。如本文中所使用，压摆率是指每单位时间的电量(如电压或电流)改变(例如，伏/秒或安/秒)。信号442-1和442-2的压摆率在平滑化滤波器的缓冲器内减小，且
输出信号444-1和444-2(例如，分别对应于VOUT_0和VOUT_180)可具有与输入信号442-1和442-2的非正弦波形相反的正弦波形。所过滤的输出信号444-1和444-2可提供到正交信号产生器(如滤波器组，例如滤波器组216)的下一组件。
[0043] 除了从从占空比调整器接收的信号过滤的那些电压VOUT_0和VOUT_180之外，平滑化滤波器的缓冲器中的一个(例如，
偏压缓冲器)可进一步将偏压电压提供到滤波器组。因此，在数个实施例中，两个信号(例如，对应于VOUT_0、VOUT_180)和DC偏压电压可提供到在下文进一步描述的滤波器组。
[0044] 图5A到B示出根据本公开的数个实施例的正交信号产生器的实例滤波器组。图5A和5B中所示出的滤波器组或滤波器组的一部分可类似于结合图2描述的滤波器组216。滤波器组550可以是多级无源多相滤波器，如二级无源多相滤波器，如图5B中所示出。
[0045] 图5A示出根据本公开的数个实施例的滤波器组550的一部分。滤波器组550的部分可以是多级无源多相滤波器的单独一级，其可以是对称
电阻器-电容器(RC)网络，其中输入端和输出端以相对相位对称地安置。因此，滤波器组550的部分可在下文中称为多级无源多相滤波器的级550。作为一实例，级550的
电阻器和电容器可分别是
硅化P+
多晶硅电阻器和叉指式金属氧化物金属电容器。图5A中所示出的级550可类似于耦合到平滑化滤波器(例如，如图4中所示出的平滑化滤波器440)的第一级(例如，图5B中所示出的级556-1)。
[0046] 级550包含四个信道以(例如，从平滑化滤波器440)接收数个输入信号，如分别对应于VIN_0、VIN_90、VBIAS_1和VBIAS_2的信号552-1、522-2、552-3和552-4。级550的输出信号554-1、554-2、554-3和554-4(例如，分别对应于VOUT_0、VOUT_180、VOUT_90和VOUT_270)可以是关于彼此异相移位90°的I信号和Q信号。举例来说，信号554-2关于信号554-1异相移位90°；因此，信号554-2可以是Q信号且信号554-1可以是I信号。举例来说，信号554-4关于信号554-3异相移位90°；因此，信号554-4可以是Q信号且信号554-3可以是I信号。如结合图4所描述，可从平滑化滤波器的偏压缓冲器接收DC偏压电压VBIAS_1和VBIAS_2。在一些实施例中，DC电压可经由单独信道从偏压缓冲器携载到级550。
[0047] 图5B示出根据本公开的数个实施例的多级无源多相滤波器555。多级无源多相滤波器555包含两个级556-1和556-2。
[0048] 结合图5A描述的级550可级联成两个级556-1和556-2，但实施例不限于此。设计具有从级(如级550)级联的级的多级无源多相滤波器555可降低对级556-1和556-2的无源组件的可变值的设计灵敏度，这可降低设计多级无源多相滤波器555的复杂度。
[0049] 增加多级无源多相滤波器的级的数目可提供益处，如输出信号在其内操作的较高频率；因此，提供较宽带宽。为了补偿或防止因滤波器的级的数目增加所致的信号损耗(例如，衰减)，必须考虑阻抗匹配。为了考虑阻抗匹配，例如，输入阻抗可添加到每一信道从而接收输入电压，和/或输出阻抗可添加到每一信道从而将
输出电压提供到滤波器的下一组件。虽然实施例不限于输入和输出阻抗的特定值，但相应输入和输出阻抗的值可足以增大信号的幅值。
[0050] 在一些实施例中，可进一步添加数个级作为虚设级(例如，与级556-1和556-2并联)。这些虚设级可用于屏蔽平版印刷边缘效应，且减小包含级556-1和556-2的数个级中的偏差。
[0051] 第一级556-1包含四个信道557-1、557-2、557-3、557-4(例如，统称为信道557)以从平滑化滤波器(例如，平滑化滤波器440)接收输入。如图5中所示出，两个信道557-1和557-2接收与彼此180°异相的对应于输入电压VIN_0和VIN_180的信号。其它两个信道557-3和
557-4连接到平滑化滤波器中的偏压缓冲器，所述偏压缓冲器提供DC电压(VBIAS_1和VBIAS_2)。
数个实施例不限于特定数目的信道，偏压缓冲器经由所述信道耦合到多相滤波器555。举例来说，数个实施例可包含用于携载DC电压的单独信道，但在图5B中，将两个信道557-3和
557-4示出为用于从偏压缓冲器携载DC偏压电压的信道。
[0052] 多级无源多相滤波器555的第一级556-1的输出电压VOUT_0_I、VOUT_180_I、VOUT_90_Q和VOUT_270_Q可提供到第二级556-2作为输入。第二级556-2分别经由信道558-1、558-2、558-3和558-4接收电压VOUT_0_I、VOUT_180_I、VOUT_90_Q和VOUT_270_Q。在连接第一级556-1和第二级556-2中，高层金属可用于减轻电阻效应。此外，信道558-1、558-2、558-3和558-4的长度可大体上彼此相等以使级556-1和556-2中的寄生互连阻抗和寄生电容器平衡。
[0053] 来自第二级556-2的输出可经由信道559-1、559-2、559-3和559-4提供到下一组件，且可以是在每一象限中与彼此90°异相的正交信号(例如，包含I和Q信号)。(例如，在第二级556-2处产生的那些正交信号当中的)两个信号可充当与彼此互补的一对差分信号。举例来说，VOUT_0_I和VOUT_180_I可
配对以充当第一对差分信号(例如，I信号)，且VOUT_90_Q和VOUT_270_Q可配对以充当第二对差分信号(例如，Q信号)。
[0054] 在数个实施例中，宽带频率范围可由对应于输出电压VOUT_0_I、VOUT_180_I、VOUT_90_Q和VOUT_270_Q的信号提供，而每一信号可具有等于提供到正交信号产生器的差分信号中的至少一个的频率。举例来说，当PLL的操作频率是5GHz时；因此，提供5GHz差分信号，也可在5GHz下产生正交信号。因此，本公开的实施例提供宽带频率范围的带宽，而不要求PLL的操作频率是所需频率的两倍，如在二分频电路用于正交信号产生的情况下所要求。
[0055] 图6示出根据本公开的数个实施例的正交信号产生器的实例限制放大器660。限制放大器660可配置成从滤波器组(例如，多级无源多相滤波器555)接收一对信号VIN_T和VIN_C。在一个实例中，限制放大器660可配置成从滤波器组接收对应于输出电压VOUT_0_I和VOUT_180_I(例如，如图5中所示出)的一对I信号，且在另一实例中，限制放大器660可配置成从滤波器组接收对应于输出电压VOUT_90_Q和VOUT_270_Q(例如，如图5中所示出)的一对Q信号。因此，正交信号产生器(例如，正交信号产生器104和204)可包含配置成接收相应I和Q信号的至少两个限制放大器。
[0056] 限制放大器660可包含数个缓冲器662-1、662-2、...、662-N(例如，统称为缓冲器662)。限制放大器660的第一级662-1可用于使阻抗匹配最佳化。
[0057] 从滤波器组产生和接收的正交信号可具有低幅值，这可引起因对应于电压VIN_T和VIN_C的正交信号当中的偏移所致的占空比误差。在一些实施例中，级662中的至少一个可包含可由数个控制位(如控制位665-1和665-2)控制的偏移调整电路664。偏移调整电路提供对正交信号VIN_T和VIN_C当中的偏移的粗略调谐，这消除/减小占空比误差。虽然实施例不限于此，但偏移调整电路可以是基于电流的，且可置放在第一级662-1与第二级662-2之间，如图6中所示出。
[0058] 从滤波器组接收的正交信号可以是正弦波形。与滤波器组利用来操作的正弦波形相反，用于控制存储器系统的计时操作的时钟信号可以是非正弦波形，如正方波形，例如，这可有利于数字应用。如此，级662的数目可配置成将正交信号转换成非正弦波形。限制放大器660的级的数量可基于例如与正交信号相关联的所需输出驱
动能力、所需带宽和/或所需噪声级而配置。
[0059] 图7示出根据本公开的数个实施例的正交信号产生器的实例相位调整器770-1和770-2(例如，统称为相位调整器770)。每一相位调整器770-1和770-2可配置成从限制放大器中的相应一个(例如，限制放大器660)接收相应对的信号。举例来说，相位调整器770-1接收对应于VIN_00_T和VIN_00_C的I信号(例如，在多级多相滤波器555处所产生且在限制放大器中的一个(如限制放大器660)处所过滤)，且相位调整器770-2接收对应于VIN_90_T和VIN_90_C的Q信号(例如，在多级多相滤波器555处所产生且在限制放大器中的另一个(如限制放大器
660)处所过滤)，如图7中所示出。因此，对应于VIN_00_T、VIN_00_C和/或VIN_90_T、VIN_90_C的每一对信号是具有真实和互补数据值的互补信号。
[0060] 相位调整器770-1包含数个缓冲器772-1、772-2、772-3，且相位调整器770-2包含数个缓冲器772-4、772-5和772-6。每一相位调整器770进一步包含置放在第一缓冲器772-1(例如，或772-4)与第二缓冲器772-2(例如，或772-5)之间的相应电容器组774-1(例如，或774-2)。每一电容器组774-1和774-2可包含耦合到相应信道的数个控制位。所述数个控制位可用于改变第一缓冲器774-1和774-4的输出的压摆率以补偿I信号与Q信号之间的误差。
其它缓冲器(如第二缓冲器772-2、772-5和第三缓冲器772-3、772-6)可使I和Q信号的低压摆率恢复且抵消I信号与Q信号之间的相位误差。
[0061] 图8是示出根据本公开的数个实施例的用于产生正交时钟信号的方法880的实例的流程图。除非明确地陈述，否则本文中所描述的方法的元件不限于特定次序或顺序。另外，本文中所描述的若干方法实施例或其要素可在相同时间点或在基本上相同时间点上执行。
[0062] 在区块882处，方法880包含在正交信号产生器的多相滤波器处在与从时钟产生器接收的差分信号的频率相同的频率下产生具有正弦波形的多个正交信号。在一些实施例中，方法880可进一步包含在产生多个正交信号之前，调整具有非正弦波形的差分信号的占空比。
[0063] 在区块884处，方法880包含将在多相滤波器处产生的多个正交信号转换成非正弦波形。将具有非正弦波形的差分信号的波形转换成正弦波形可包含改变在多相滤波器处产生的多个正交信号的压摆率直到多个正交信号的波形转换成非正弦波形为止。举例来说，多个正交信号的压摆率可减小/增大以将正弦波形转换成非正弦波形。在一些实施例中，方法880可进一步包含校正在多相滤波器处产生的多个正交信号的同相(I)信号与正交(Q)信号之间的相位误差。
[0064] 在区块886处，方法880包含基于具有所转换的非正弦波形的多个正交信号而产生具有非正弦波形(例如，正方波形)的多个正交时钟信号。本公开的实施例可产生在与从时钟产生器接收的那些时钟信号的频率相同的频率下产生的正交时钟信号。因此，时钟产生器不是在比操作所需频率正交时钟信号高的频率中操作所需的。此外，实施例可提供产生在宽带频率范围(例如，2.5吉兆赫(GHz)到5GHz)中操作的正交时钟信号，从而符合当前技术水平的电路和系统的高带宽要求，所述电路和系统如DDR存储器系统。因此，实施例可提供益处，如产生在宽带频率范围中操作的正交时钟信号而不需要较大电感器面积和/或使相位噪声和功耗减少。
[0065] 虽然已在本文中示出并描述了具体实施例，但所属领域的一般技术人员将了解，经计算以实现相同结果的布置可取代所示出的具体实施例。本公开意欲涵盖本公开的若干实施例的调适或变化。应理解，已以说明性方式而非限制性方式进行以上描述。对于所属领域的技术人员而言在审阅上述描述之后上述实施例的组合以及本文中未具体描述的其它实施例将是显而易见的。本公开的若干实施例的范围包含其中使用上述结构和方法的其它应用。因此，本公开的若干实施例的范围应当参考所附
权利要求书连同此类权利要求有权享有的等效物的完整范围来确定。
[0066] 在前述具体实施方式中，出于简化本公开的目的而将一些特征一并归到单个实施例中。本公开的这一方法不应被理解为反映本公开的所公开实施例必须比在每项权利要求中明确叙述那样使用更多特征的意图。实际上，如所附权利要求书所反映，本发明主题在于单个所公开实施例的不到全部的特征。因此，以下权利要求特此并入于具体实施方式中，其中每项权利要求就其自身而言作为单独实施例。
