[0002] 本申请要求于2018年10月26日提交的韩国
专利申请第10-2018-0128862号的权益，其公开内容通过引用并入本文以用于所有目的。
技术领域
[0003] 以下描述涉及切换噪声(或触发噪声)降低的接收设备、操作方法和传输系统。
背景技术
[0004] 在实现两个或更多个信道(或数据通道)的传输系统中，从发送设备发送至接收设备的数据可以通过多个信道传输，使得由各个信道传输的数据可以具有彼此不同的
相位。也就是说，在各个信道之间可能出现数据倾斜。这种数据倾斜会降低数据发送和接收的准确性(数据响应特性)。
发明内容
[0005] 提供本发明内容来以简化形式引入一些概念，这些概念在下面的具体实施方式中会进一步描述。本发明内容不旨在识别所要求保护的主题的关键特征或必要特征，也不旨在用作在确定所要求保护的主题的范围方面的辅助。
[0006] 在一般方面中，一种接收设备包括：接收
电路，该接收电路被配置成接收来自发送设备的时钟
信号、第一数据信号和第二数据信号；信号同步电路，该信号同步电路被配置成调整第一数据信号的相位和第二数据信号的相位，并且生成第一同步数据信号和第二同步数据信号；信号分配电路，该信号分配电路被配置成调整
时钟信号的相位并且生成第一分配时钟信号和第二分配时钟信号，并且还被配置成调整第一同步数据信号的相位和第二同步数据信号的相位，并且生成第一分配数据信号和第二分配数据信号；以及输出电路，该输出电路被配置成处理第一分配数据信号和第二分配数据信号。
[0007] 第一同步数据信号和第二同步数据信号可以具有相同的相位。
[0008] 第一分配数据信号的相位和第二分配数据信号的相位可以彼此不同；并且第一分配时钟信号与第一分配数据信号之间的
相位差等于第二分配时钟信号与第二分配数据信号之间的相位差。
[0009] 信号分配电路可以包括：第一延迟电路，该第一延迟电路被配置成以第一延迟值调整时钟信号的相位和第一同步数据信号的相位，并且生成第一分配时钟信号和第一分配数据信号；以及第二延迟电路，该第二延迟电路被配置成以与第一延迟值不同的第二延迟值调整时钟信号的相位和第二同步数据信号的相位，并且生成第二分配时钟信号和第二分配数据信号。
[0010] 输出电路可以被配置成响应于第一分配时钟信号而处理第一分配数据信号，以及响应于第二分配时钟信号而处理第二分配数据信号。
[0011] 第一分配数据信号的处理时序和第二分配数据信号的处理时序可以彼此不同。
[0012] 发送时钟信号的传输线、发送第一数据信号的传输线以及发送第二数据信号的传输线可以彼此不同。
[0013] 在一般方面中，一种用于操作与发送设备进行通信并且处理信号的接收设备的方法包括：接收来自发送设备的时钟信号、第一数据信号和第二数据信号；调整第一数据信号的相位和第二数据信号的相位并且生成第一同步数据信号和第二同步数据信号；调整时钟信号的相位并且生成第一分配时钟信号和第二分配时钟信号，并且调整第一同步数据信号的相位和第二同步数据信号的相位，并且生成第一分配数据信号和第二分配数据信号；以及处理第一分配数据信号和第二分配数据信号。
[0014] 第一分配数据信号的相位和第二分配数据信号的相位可以彼此不同，并且第一分配时钟信号与第一分配数据信号之间的相位差等于第二分配时钟信号与第二分配数据信号之间的相位差。
[0015] 可以以第一延迟值调整时钟信号的相位和第一同步数据信号的相位，并且可以生成第一分配时钟信号和第一分配数据信号，并且可以以与第一延迟值不同的第二延迟值调整时钟信号的相位和第二同步数据信号的相位，并且可以生成第二分配时钟信号和第二分配数据信号。
[0016] 处理第一分配数据信号和第二分配数据信号可以包括：响应于第一分配时钟信号而处理第一分配数据信号，以及响应于第二分配时钟信号而处理第二分配数据信号。
[0017] 可以通过时钟传输线发送时钟信号，并且可以通过至少一条数据传输线发送第一数据信号和第二数据信号。
[0018] 发送设备和接收设备可以实现移动工业处理器
接口(MIPI)。
[0019] 在一般方面中，一种与发送设备进行通信的接收设备包括：接收电路，该接收电路被配置成接收来自发送设备的时钟信号、第一数据信号和第二数据信号；以及信号分配电路，该信号分配电路被配置成：基于时钟信号生成第一分配时钟信号和第二分配时钟信号，基于第一数据信号生成第一分配数据信号，并且基于第二数据信号生成第二分配数据信号，其中，第一分配数据信号的相位和第二分配数据信号的相位彼此不同；并且其中，第一分配时钟信号与第一分配数据信号之间的相位差等于第二分配时钟信号与第二分配数据信号之间的相位差。
[0020] 该接收设备还可以包括输出电路，该输出电路被配置成响应于第一分配时钟信号而处理第一分配数据信号，以及响应于第二分配时钟信号而处理第二分配数据信号。
[0021] 第一分配数据信号的处理时序和第二分配数据信号的处理时序可以彼此不同。
[0022] 在一般方面中，一种接收设备包括：接收电路，该接收电路被配置成接收时钟信号和多个数据信号；以及信号分配电路，该信号分配电路被配置成接收时钟信号和所述多个数据信号，调整所述多个数据信号中的每个数据信号的相位，并且基于经调整的相位生成多个分配数据信号，其中，所述多个分配数据信号中的第一分配数据信号的相位与所述多个分配数据信号中的第二分配数据信号的相位不同。
[0023] 所述信号分配电路还可以被配置成基于时钟信号生成第一分配时钟信号和第二分配时钟信号。
[0024] 该接收设备还可以包括输出电路，该输出电路被配置成响应于第一分配时钟信号而处理第一分配数据信号，以及响应于第二分配时钟信号而处理第二分配数据信号。
[0025] 第一分配数据信号的处理时序和第二分配数据信号的处理时序可以彼此不同。
[0026] 根据下面的具体实施方式、
附图和
权利要求书，其他特征和方面将变得明显。
附图说明
[0027] 图1是示出根据一个或更多个实施方式的传输系统的示例的图。
[0028] 图2是示出根据一个或更多个实施方式的接收设备的示例的图。
[0029] 图3和图4是示出根据一个或更多个实施方式的信号时序的时序图的示例。
[0030] 图5和图6是示出根据一个或更多个实施方式的信号分配电路的操作的时序图的示例。
[0031] 图7是示出根据一个或更多个实施方式的信号分配电路的示例的图。
[0032] 图8是示出根据一个或更多个实施方式的传输系统的示例的图。
[0033] 在整个附图和具体实施方式中，除非另有说明或者规定，否则相同的附图标记将理解为指代相同的元件、特征和结构。附图可能并非按比例的，并且为了清楚、说明和方便，附图中的元件的相对尺寸、比例和描绘可能被夸大。
具体实施方式
[0034] 提供以下详细描述以帮助读者获得对本文描述的方法、设备和/或系统的全面理解。然而，在理解本申请的公开内容之后，本文描述的方法、设备和/或系统的各种改变、
修改和等同物将是明显的。例如，本文中描述的操作顺序仅是示例，并且不限于本文中阐述的那些，而是如在理解本申请的公开内容之后将明显的，除必须以特定顺序出现的操作之外，操作顺序可以改变。此外，为了增加的清楚性和简洁性，可以省略本领域已知的特征的描述。
[0035] 本文描述的特征可以以不同的形式实施，并且不应被解释为限于本文描述的示例。而是，提供本文描述的示例仅为了说明实现本文所述的方法、设备和/或系统的许多可能的方式中的一些方式，这些方式在理解本申请的公开内容之后将变得明显。
[0036] 虽然本文可以使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、部件、区域、层或部分，但是这些构件、部件、区域、层或部分不受这些术语限制。而且，这些术语仅用于区分一个构件、部件、区域、层或部分与另一构件、部件、区域、层或部分。因此，在不偏离示例的教导的情况下，在本文中描述的示例中所称的第一构件、第一部件、第一区域、第一层或第一部分也可以被称为第二构件、第二部件、第二区域、第二层或第二部分。
[0037] 本文中使用的术语仅用于描述各种示例，并不用于限制本公开内容。除非上下文另有明确说明，否则未加以数量限定的情况也旨在包括复数形式。术语“包含”、“包括”和“具有”
指定所述特征、标号、操作、构件、元件和/或其组合的存在，但不排除存在或添加一个或更多个其他特征、标号、操作、构件、元件和/或其组合。
[0038] 除非另外限定，否则本文使用的包括技术和科学术语的所有术语具有本公开内容所属的领域的普通技术人员在理解本公开内容之后通常所理解的相同的含义。诸如在常用词典中定义的那些术语的术语将被解释为具有与其在相关技术和本公开内容的上下文中的含义一致的含义，并且除非在本文中明确如此定义，否则不以理想化或过于正式的意义来解释。
[0039] 图1是示出传输系统的示例的图。
[0040] 参照图1，传输系统10可以包括发送设备100、接收设备200以及发送设备100与接收设备200之间连接的多条通道或传输线L0至Ln(n是1或更大的整数)。在本文中，注意，针对示例或实施方式使用术语“可以”(例如，对于示例或实施方式可以包括或实现的内容)表示存在包括或实现该特征的至少一个示例或实施方式，而所有的示例和实施方式并不限于此。
[0041] 传输系统10可以表示实现时钟信号CLK和数据信号DS1至DSn的系统。根据示例，传输系统10可以指代包括以下的系统：一个时钟通道(例如，L0)，其用于发送时钟信号CLK；以及至少一个数据通道(例如，L1)，其与时钟通道L0分开地实现并且用于发送至少一个数据信号DS1至DSn。例如，传输系统10可以包括移动工业处理器接口(MIPI)，但不限于此。
[0042] 在下文中，为了便于说明，假设并说明了传输系统10包括一个时钟通道L0和多个数据通道L1至Ln。
[0043] 发送设备100可以将时钟信号CLK和数据信号DS1至DSn发送至接收设备200。根据示例，发送设备100可以通过时钟通道L0发送时钟信号CLK，并且可以通过数据通道L1至Ln发送数据信号DS1至DSn。
[0044] 根据示例，作为主设备的发送设备100可以由一个或更多个处理器(例如，应用处理器(AP)或中央处理单元(CPU))实现，但不限于此。
[0045] 接收设备200可以接收来自发送设备100的时钟信号CLK和数据信号DS1至DSn。根据示例，接收设备200可以通过时钟通道L0接收时钟信号CLK，并且可以通过数据通道L1至Ln接收数据信号DS1至DSn。
[0046] 根据示例，接收设备200可以是根据发送设备100的控制进行操作的从设备。作为非限制性示例，接收设备200可以是存储设备、摄像机、
传感器、通信电路或编
解码器或
外围设备，但不限于此。
[0047] 图2是示出接收设备的示例的图。
[0048] 参照图1和图2，接收设备200可以包括接收电路210、信号同步电路220、信号分配电路230和输出电路240。
[0049] 接收电路210可以通过时钟通道L0接收时钟信号CLK，并且可以通过数据通道L1至Ln接收数据信号DS1至DSn。接收电路210可以将接收到的信号CLK和DS1至DSn发送至信号同步电路220。
[0050] 信号同步电路220可以接收时钟信号CLK和数据信号DS1至DSn，并且可以消除数据信号DS1至DSn的数据倾斜。
[0051] 信号同步电路220可以基于接收到的时钟信号CLK和接收到的数据信号DS1到DSn来生成同步数据信号SDS1到SDSn。根据示例，信号同步电路220可以通过调整数据信号DS1至DSn的相位来生成经相位调整的同步数据信号SDS1至SDSn。例如，信号同步电路220可以通过调整第一数据信号DS1的相位来生成第一同步数据信号SDS1，并且可以通过调整第二数据信号DS2的相位来生成第二同步数据信号SDS2。
[0052] 在示例中，调整信号(或数据)的相位可能意味着通过使信号延迟来调整信号的时序。例如，可以通过调整信号的边沿(上升沿或下降沿)的(生成)时序来调整信号的相位。
[0053] 同步数据信号SDS1至SDSn可以具有相同的相位。也就是说，同步数据信号SDS1至SDSn中的每个同步数据信号与时钟信号CLK之间的所有相位裕度(或相位差)可以相同。例如，同步数据信号SDS1至SDSn中的每个同步数据信号与时钟信号CLK之间的相位裕度可以是参考相位裕度M_REP。参考相位裕度M_REP是预定值。根据示例，参考相位裕度M_REP可以指示在接收设备200中利用时钟
信号处理(或接收)数据信号所需(或足够)的相位裕度。
[0054] 根据示例，信号同步电路220可以基于时钟信号CLK调整(或延迟)数据信号DS1至DSn的相位，并且可以生成同步数据信号SDS1至SDSn。例如，信号同步电路220可以调整数据信号DS1至DSn的相位，使得数据信号DS1至DSn的边沿(上升沿或下降沿)与时钟信号CLK的边沿之间的距离变为参考值。
[0055] 信号同步电路220可以发送时钟信号CLK和同步数据信号SDS1至SDSn。
[0056] 信号分配电路230可以接收时钟信号CLK和同步数据信号SDS1至SDSn。信号分配电路230可以通过调整时钟信号CLK的相位来生成分配时钟信号DCLK1至DCLKm(m是1或更大的自然数)，并且可以通过调整同步数据信号SDS1至SDSn的相位来生成分配数据信号DDS1至DDSn。例如，信号分配电路230可以通过调整第一同步数据信号SDS1的相位来生成第一分配数据信号DDS1，并且可以通过调整第二同步数据信号SDS2的相位来生成第二分配数据信号DDS2。
[0057] 根据示例，多个分配时钟信号DCLK1至DCLKm的数目(例如，m)可以等于或小于多个分配数据信号DDS1至DDSn的数目(例如，n)。例如，多个分配时钟信号DCLK1至DCLKm的数目(例如，m)可以等于数据通道L1至Ln的数目。
[0058] 多个分配时钟信号DCLK1至DCLKm中的每个分配时钟信号的相位可以彼此不同，但不限于此，多个分配时钟信号DCLK1至DCLKm中的至少两个分配时钟信号的相位也可以彼此不同。如上所述，当多个分配时钟信号DCLK1至DCLKm中的至少两个分配时钟信号的相位彼此不同时，可以分配切换时序(由于分配时钟信号)，从而降低切换噪声。当经由一个时钟信号同时处理多个数据信号时，会发生切换噪声。然而，根据示例，经由多个分配时钟信号在不同时间处理分配数据信号，从而降低了切换噪声。
[0059] 信号分配电路230可以输出多个分配时钟信号DCLK1至DCLKm和多个分配数据信号DDS1至DDSn。
[0060] 输出电路240可以接收多个分配时钟信号DCLK1至DCLKm和多个分配数据信号DDS1至DDSn，并且可以处理并输出多个分配数据信号DDS1至DDSn。
[0061] 根据示例，输出电路240可以并行转换并输出串行输入的多个分配数据信号DDS1至DDSn中的每个分配数据信号。例如，输出电路240可以是
串并转换器或解串器。
[0062] 根据示例，输出电路240可以响应于分配时钟信号DCLK1至DCLKm而处理或输出多个分配数据信号DDS1至DDSn。例如，输出电路240可以响应于第一分配时钟信号DCLK1而处理(或输出)第一分配数据信号DDS1，并且可以响应于第二分配时钟信号DCLK2而处理(或输出)第二分配数据信号DDS2。
[0063] 根据示例，输出电路240可以响应于分配时钟信号DCLK1至DCLKm的边沿(上升沿或下降沿)而处理或输出多个分配数据信号DDS1至DDSn。
[0064] 如上所述，当分配时钟信号DCLK1至DCLKm之中的至少两个分配时钟信号(例如，分配时钟信号DCLK1和DCLK2)的相位彼此不同时，由输出电路240输出(或处理)与所述至少两个分配时钟信号中的每个分配时钟信号相对应的分配数据信号(例如，分配数据信号DDS1和DDS2)的时序被改变，因此，可以分配(分配时钟信号的)切换时序，从而降低切换噪声。当经由一个时钟信号同时处理多个数据信号时，会发生切换噪声。然而，根据示例，经由多个分配时钟信号在不同时间处理分配数据信号，从而降低了切换噪声。
[0065] 图3和图4是示出根据示例的信号时序的时序图。
[0066] 参照图3，数据信号DS1至DSn可以由接收电路210接收。根据示例，数据信号DS1至DSn的每个间隔(低间隔或高间隔)可以指示比特数据。例如，数据信号DS1至DSn的一个低间隔可以指示比特数据为“0”，并且数据信号DS1至DSn的一个高间隔可以指示比特数据为“1”，但不限于此。
[0067] 数据信号DS1至DSn可以由接收电路210接收，并且可以具有彼此不同的相位。在该示例中，在传输系统10中可能发生数据倾斜。然而，如图4所示，当由信号同步电路220生成的同步数据信号SDS1至SDSn的相位彼此相等时，不会发生数据倾斜，因此可以改善数据发送/接收特性(或响应特性)。
[0068] 图5和图6是示出信号分配电路的操作的示例的时序图。
[0069] 参照图1至图6，信号分配电路230可以通过以相同的延迟值调整时钟信号CLK的相位和同步数据信号SDS1至SDSn中的至少一个同步数据信号的相位来生成分配时钟信号和至少一个分配数据信号。在该示例中，由于所述至少一个分配数据信号与分配时钟信号之间的相位裕度保持在参考相位裕度M_REP(如图4所示)，所以不发生数据倾斜并且可以保持数据响应特性。
[0070] 根据示例，信号分配电路230可以通过以第一延迟值DIFF1调整时钟信号CLK的相位和同步数据信号SDS1至SDSn中的第一同步数据信号SDS1的相位来生成第一分配时钟信号DCLK1和第一分配数据信号DDS1，并且可以通过以与第一延迟值DIFF1不同的第二延迟值DIFF2调整时钟信号CLK的相位和同步数据信号SDS1至SDSn中的第二同步数据信号SDS2的相位来生成第二分配时钟信号DCLK2和第二分配数据信号DDS2。
[0071] 如图5所示，由于第一延迟值DIFF1和第二延迟值DIFF2彼此不同，所以第一分配时钟信号DCLK1和第二分配时钟信号DCLK2的相位变得彼此不同。然而，第一分配时钟信号DCLK1与第一分配数据信号DDS1的相位裕度M1和第二分配时钟信号DCLK2与第二分配数据信号DDS2的相位裕度M2变得相同。
[0072] 如上所述，当由信号同步电路220生成的同步数据信号SDS1至SDSn的相位彼此相等时(例如，图4)，不会发生数据倾斜，从而改善了数据响应特性，但是通过单个时钟信号CLK，所有同步数据信号SDS1至SDSn的时序变得相同，使得可能发生切换噪声(或触发噪声)。然而，信号分配电路230不仅可以生成相位彼此不同的第一分配时钟信号DCLK1和第二分配时钟信号DCLK2，从而降低切换噪声，而且还可以使第一分配时钟信号DCLK1与第一分配数据信号DDS1的相位裕度M1和第二分配时钟信号DCLK2与第二分配数据信号DDS2的相位裕度M2彼此相等，从而也改善了数据响应特性。
[0073] 同时，如上所述，尽管已经分别描述了信号同步电路220和信号分配电路230，但是根据示例，信号同步电路220和信号分配电路230可以由单个电路实现。例如，信号分配电路230可以接收数据信号DS1至DSn而不是同步数据信号SDS1至SDSn，并且可以通过调整数据信号DS1至DSn的相位来生成分配数据信号DDS1至DDSn。如上所述，当同步数据信号SDS1至SDSn中的每个同步数据信号与时钟信号CLK之间的相位裕度(或相位差)相同时，可以在没有数据信号DS1至DSn的同步处理的情况下通过调整各个数据信号DS1至DSn的相位以便具有相对于分配时钟信号DCLK1至DCLKm的相位裕度来生成分配数据信号DDS1至DDSn。例如，可以通过调整第一数据信号DS1的相位以便具有与第一分配时钟信号DCLK1的相位裕度来生成第一分配数据信号DDS1。
[0074] 根据示例，信号分配电路230可以基于参考延迟值来调整时钟信号CLK和多个同步数据信号SDS1至SDSn的相位。如图6所示，信号分配电路230可以通过基于参考延迟值DIFF的整数倍调整时钟信号CLK的相位来生成分配时钟信号DCLK1至DCLK4。
[0075] 例如，信号分配电路230可以通过将时钟信号CLK的
相位延迟参考延迟值DIFF来生成第一分配时钟信号DCLK1，通过将时钟信号CLK的相位延迟2*参考延迟值DIFF来生成第二分配时钟信号DCLK2，通过将时钟信号CLK的相位延迟3*参考延迟值DIFF来生成第三分配时钟信号DCLK3，并且通过不延迟时钟信号CLK的相位(即0*参考延迟值DIFF)来生成第四分配时钟信号DCLK4。此时，参考延迟值DIFF可以基于时钟信号CLK的脉冲宽度。例如，参考延迟值DIFF可以是通过将时钟信号CLK的脉冲宽度(即4*DIFF)除以数据通道的数目(在这种情况下为4)而获得的值，但是不限于此。
[0076] 图6示出了基于参考延迟值DIFF生成分配时钟信号DCLK1至DCLK4。类似地，可以基于参考延迟值DIFF来生成分配数据信号DDS1至DDS4。
[0077] 图7是示出信号分配电路的示例的图。
[0078] 参照图1至图7，信号分配电路230可以包括时钟延迟电路(例如231和235)以及数据延迟电路233和数据延迟电路237。尽管在图7中仅示出了两个时钟延迟电路和两个数据延迟电路，但是示例不限于此。
[0079] 第一时钟延迟电路231可以接收时钟信号CLK，并且可以通过调整时钟信号CLK的相位来生成第一分配时钟信号DCLK1。类似地，第二时钟延迟电路235可以接收时钟信号CLK，并且可以通过调整时钟信号CLK的相位来生成第二分配时钟信号DCLK2。
[0080] 第一数据延迟电路233可以接收第一同步数据信号SDS1(或第一数据信号DS1)，并且可以通过调整第一同步数据信号SDS1(或第一数据信号DS1)的相位来生成第一分配数据信号DDS1。类似地，第二数据延迟电路237可以接收第二同步数据信号SDS2(或第二数据信号DS2)，并且可以通过调整第二同步数据信号SDS2(或第二数据信号DS2)的相位来生成第二分配数据信号DDS2。
[0081] 根据示例，时钟延迟电路(例如，第一时钟延迟电路231)和对应的数据延迟电路(例如，第一数据延迟电路233)的延迟值可以相同，但是不限于此。例如，时钟延迟电路231或时钟延迟电路235以及数据延迟电路233或数据延迟电路237可以由单个电路实现。
[0082] 图8是示出传输系统的示例的图。
[0083] 参照图1至图8，发送设备100可以包括多个发送电路(例如，第一发送电路111和第二发送电路113)，并且接收设备200可以包括多个接收电路(例如，第一接收电路211和第二接收电路213)。根据示例，传输系统10可以采用移动工业处理器接口(MIPI)。
[0084] 发送电路111和发送电路113中的每个发送电路可以包括一个高速发射器HS_TX和两个低功率发射器LP_TX。高速发射器HS_TX可以发送(或处理)高速
差分信号，而低功率发射器LP_TX可以发送低功率单端信号。尽管仅示出了单个高速发射器HS_TX和两个低功率发射器LP_TX，但这仅是示例，并且发送电路111、发送电路113可以包括多个高速发射器HS_TX以及一个或多个低功率发射器LP_TX。
[0085] 类似地，接收电路211和接收电路213中的每个接收电路可以包括一个高速接收器HS_RX和两个低功率接收器LP_RX。高速接收器HS_RX可以接收(或处理)高速差分信号，而低功率接收器LP_RX可以接收低功率单端信号。尽管仅示出了单个高速接收器HS_RX和两个低功率接收器LP_RX，但这仅是示例，并且接收电路211、接收电路213可以包括多个高速接收器HS_RX以及一个或多个低功率接收器LP_RX。
[0086] 根据示例，通道或传输线L1和L2中的每一个可以包括两条传输线，但不限于此。
[0087] 图8所示的接收设备200的高速接收器和低功率接收器的结构可以应用于参照图1至图7描述的接收设备200。
[0088] 虽然本公开内容包括具体示例，但是在理解本申请的公开内容之后将明显的是，在不脱离权利要求及其等同方案的精神和范围的情况下，可以对这些示例进行形式和细节上的各种改变。本文中描述的示例仅被认为是描述性的，且不是为了限制的目的。在每个示例中的特征或方面的描述被认为适用于其他示例中的相似特征或方面。如果以不同顺序执行所述的技术，和/或如果以不同的方式组合所述系统、架构、设备或电路中的部件，和/或通过其他部件或其等同物来代替或增补，可以实现合适的结果。因此，本公开内容的范围不是通过具体实施方式而是通过权利要求及其等同方案来限定，并且在权利要求及其等同方案的范围内的所有变化被解释为包括在本公开内容内。
