1.一种切换于PWM和PFM两种模式的DCDC转换器,该DCDC转换器包括功率变换电路和负载电路，功率变换电路设置在PFM-PWM控制器与负载电路之间的信号连接通路上，功率变换电路内部的功率管用于根据PFM-PWM控制器输出的控制信号给负载电路充电；
该DCDC转换器还包括输出电压误差放大电路，输出电压误差放大电路的第一输入端接入第一基准电压（VREF1），输出电压误差放大电路的第二输入端通过采样反馈电阻与DCDC转换器的信号输出端（VOUT）连接，输出电压误差放大电路用于比较第一基准电压（VREF1）和负载电路提供的反馈电压（VFB）以输出用于反映DCDC转换器的信号输出端（VOUT）的电压与目标电压的差值大小的误差电压（VC1）；
其特征在于, 该DCDC转换器还包括电流检测电路和PFM-PWM控制器；
PFM-PWM控制器的第一信号输入端连接输出电压误差放大电路的信号输出端，PFM-PWM控制器的第二信号输入端输入第二基准电压（VREF2），用于产生一个低于或等于第二基准电压（VREF2）的控制电压（VC2），再根据控制电压（VC2）振荡产生一个频率跟随控制电压（VC2）单调变化的时钟信号（CK）；
输出电压误差放大电路的信号输出端连接电流检测电路的第一信号输入端，PFM-PWM控制器的第一信号输出端连接电流检测电路的第二信号输入端，电流检测电路的信号输出端连接PFM-PWM控制器的第三信号输入端；
电流检测电路用于通过感测功率变换电路内部的功率管电流产生与功率管电流成线性关系的感测电压（VCS），同时将PFM-PWM控制器的第一信号输出端输出的开关控制信号（Q）运算处理为一个斜坡信号（VRAMP），再将感测电压（VCS）与斜坡信号（VRAMP）叠加产生一个电流斜坡信号（VMIX），然后比较电流斜坡信号（VMIX）与误差电压（VC1）以产生电流比较结果信号（ICMP）；
PFM-PWM控制器用于检测时钟信号CK延迟处理得到的延迟信号CKD与电流检测电路输出的电流比较结果信号ICMP中相对滞后的一个信号，并产生与该信号上升沿同步的复位信号（RST），同时结合时钟信号（CK）的逻辑电平状态调节PFM-PWM控制器的第一信号输出端输出的开关控制信号（Q）、以及PFM-PWM控制器的第二信号输出端输出的逻辑电平状态相反的开关控制信号（Q’），进而对功率变换电路进行开关控制，使得所述PFM-PWM控制器以择一的方式调节功率变换电路在单个时钟周期内的开启时间及其开关频率，实现所述DCDC转换器根据流经负载电路的负载电流（ILOAD）的变化在PFM模式与PWM模式之间自动过渡，其中，延迟信号（CKD）是时钟信号（CK）延迟处理得到的；PFM-PWM控制器的第一信号输出端连接功率变换电路的第一信号输入端，PFM-PWM控制器的第二信号输出端连接功率变换电路的第二信号输入端。
2.根据权利要求1所述DCDC转换器，其特征在于，所述PFM-PWM控制器包括电压钳位电路、压控振荡器、延迟单元、与门以及RS触发器；
电压钳位电路的第一电压输入端连接输出电压误差放大电路的信号输出端，电压钳位电路的第二电压输入端输入第二基准电压（VREF2），用于产生一个低于或等于所述第二基准电压（VREF2）的所述控制电压（VC2），并输出至压控振荡器的第一信号输入端；电压钳位电路的信号输出端连接压控振荡器的第一信号输入端，压控振荡器的第二信号输入端输入第三基准电压（VREF3），用于根据所述控制电压（VC2）和第三基准电压（VREF3）的比较结果控制振荡产生一个频率跟随所述控制电压（VC2）单调变化的时钟信号（CK），并输出至RS触发器的S端；RS触发器的正向信号输出端是所述PFM-PWM控制器的第一信号输出端，RS触发器的反向信号输出端是所述PFM-PWM控制器的第二信号输出端，RS触发器的S端连接压控振荡器的信号输出端；
压控振荡器的信号输出端连接延迟单元的信号输入端，延迟单元用于延迟处理所述时钟信号（CK），并输出所述延迟信号（CKD）至与门的第一信号输入端，其中，所述延迟信号（CKD）的上升沿滞后于所述时钟信号（CK）的上升沿一段预设延迟时间，所述延迟信号（CKD）的下降沿与所述时钟信号（CK）的下降沿保持同步；延迟单元的信号输出端连接与门的第一信号输入端，与门的第二信号输入端是所述PFM-PWM控制器的第三信号输入端，与门的第二信号输入端连接电流检测电路的信号输出端，用于接收所述电流比较结果信号（ICMP）；与门用于根据所述延迟信号（CKD）与所述电流比较结果信号（ICMP）的时延先后关系，跟踪所述延迟信号（CKD）与所述电流比较结果信号（ICMP）中相对滞后的信号的上升沿，产生所述复位信号（RST），并输出至RS触发器的R端；
RS触发器的正向信号输出端连接第一功率管（M1）的栅极，RS触发器的反向信号输出端连接第二功率管（M2）的栅极，与门的信号输出端连接RS触发器的R端，用于根据复位信号（RST）和时钟信号（CK）的逻辑电平状态调节RS触发器的正向信号输出端的开关控制信号（Q）及其反向信号输出端的开关控制信号（Q’）的逻辑电平状态，以形成对所述功率变换电路内的功率管的导通时间的锁存控制；其中，所述功率变换电路包括以推挽结构存在的第一功率管(M1)和第二功率管（M2），以保证所述功率变换电路的一个功率管导通则另一个功率管关闭。
3.根据权利要求2所述DCDC转换器，其特征在于，所述电压钳位电路包括第一一PMOS管（MP11）、第一二PMOS管（MP12）、第一一电阻（R11）、第一一电流源（I11）、第一一NMOS管（MN11）和第一二电阻（R12）；第一一PMOS管（MP11）的源极和第一二PMOS管（MP12）的源极连接于一个节点，该节点连接第一一电流源（I11）的正端（+）和第一一NMOS管（MN11）的栅极，第一一电流源（I11）的负端（-）连接供电电源（VDD），第一一NMOS管（MN11）的漏极连接供电电源（VDD）；第一一NMOS管（MN11）的源极与第一二电阻（R12）的一端的连接节点是所述电压钳位电路的信号输出端，用于输出所述控制电压（VC2），第一二电阻（R12）的另一端连接地端；
第一一PMOS管（MP11）的漏极和第一二PMOS管（MP12）的漏极连接于另一个节点，该节点连接第一一电阻（R11）的一端，第一一电阻（R11）的另一端连接地端；第一一PMOS管（MP11）的栅极连接所述输出电压误差放大电路的信号输出端，第一二PMOS管（MP12）的栅极接入所述第二基准电压（VREF2）。
4.根据权利要求2所述DCDC转换器，其特征在于，所述压控振荡器包括第二一电流源（I21）、第二一PMOS管（MP21）、第二二PMOS管（MP22）、第二三PMOS管（MP23）、第二四PMOS管（MP24）、第二一NMOS管（MN21）、第二二NMOS管（MN22）、第二三NMOS管（MN23）、第二四NMOS管（MN24）、第二五NMOS管（MN25）和第二六NMOS管（MN26）；
第二三NMOS管（MN23）的栅极连接第二四NMOS管（MN24）的栅极，第二三NMOS管（MN23）的栅极连接第二三NMOS管（MN23）的漏极，第二四NMOS管（MN24）的源极连接地端，第二三NMOS管（MN23）的源极连接地端；
第二三PMOS管（MP23）的漏极连接第二四NMOS管（MN24）的漏极，第二三PMOS管（MP23）的源极分别连接第二一电流源（I21）的负端（-）和供电电源（VDD），第二三PMOS管（MP23）的漏极连接第二三PMOS管（MP23）的栅极；
第二三PMOS管（MP23）的栅极连接第二四PMOS管（MP24）的栅极，第二四PMOS管（MP24）的源极分别连接供电电源（VDD）和第二一电流源（I21）的负端（-），第二四PMOS管（MP24）的漏极连接第二六NMOS管（MN26）的漏极；
第二六NMOS管（MN26）的源极连接地端，第二六NMOS管（MN26）的栅极连接第二五NMOS管（MN25）的栅极，第二五NMOS管（MN25）的栅极连接第二五NMOS管（MN25）的漏极，第二五NMOS管（MN25）的源极接地端；
第二二NMOS管（MN22）的漏极连接第二五NMOS管（MN25）的漏极，第二二NMOS管（MN22）的源极接地端，第二二NMOS管（MN22）的栅极连接第二一NMOS管（MN21）的漏极，第二一NMOS管（MN21）的栅极连接第二二NMOS管（MN22）的漏极，第二一NMOS管（MN21）的源极接地端；
第二一NMOS管（MN21）的漏极连接第二一PMOS管（MP21）的漏极，第二一PMOS管（MP21）的源极连接第二一电流源（I21）的正端（+），第二一PMOS管（MP21）的栅极接入第三基准电压（VREF3）；第二二PMOS管（MP22）的源极连接第二一电流源（I21）的正端（+），第二二PMOS管（MP22）的漏极连接第二二NMOS管（MN22）的漏极；
所述压控振荡器还包括第二五PMOS管（MP25）、第二六PMOS管（MP26）、第二七PMOS管（MP27）、第二七NMOS管（MN27）、第二八NMOS管（MN28）、第二一电容（C21）和反相器；
第二七NMOS管（MN27）的栅极连接所述电压钳位电路的信号输出端，第二七NMOS管（MN27）的源极接地端，第二五PMOS管（MP25）的漏极连接第二七NMOS管（MN27）的漏极；
第二五PMOS管（MP25）的漏极连接第二五PMOS管（MP25）的栅极，第二五PMOS管（MP25）的源极连接供电电源（VDD），第二六PMOS管（MP26）的源极连接供电电源（VDD），第二六PMOS管（MP26）的栅极连接第二五PMOS管（MP25）的栅极，第二六PMOS管（MP26）的漏极连接第二七PMOS管（MP27）的源极；
第二七PMOS管（MP27）的栅极连接第二八NMOS管（MN28）的栅极，第二七PMOS管（MP27）的漏极连接第二八NMOS管（MN28）的漏极，第二八NMOS管（MN28）的源极接地端；
第二四PMOS管（MP24）和第二六NMOS管（MN26）的共漏连接节点与第二七PMOS管（MP27）和第二八NMOS管（MN28）的共栅连接节点连接，第二七PMOS管（MP27）和第二八NMOS管（MN28）的共栅连接节点连接反相器的输入端；反相器的输出端是所述压控振荡器的信号输出端，用于产生所述时钟信号（CK）；
第二七PMOS管（MP27）和第二八NMOS管（MN28）的共漏连接节点连接第二二PMOS管（MP22）的栅极，第二一电容（C21）的上极板连接第二二PMOS管（MP22）的栅极，第二一电容（C21）的下极板接地端。
5.根据权利要求2所述DCDC转换器，其特征在于，所述延迟单元包括时延子单元、反相器和D触发器；时延子单元的信号输入端、反相器的信号输入端和D触发器的D端都连接所述压控振荡器的信号输出端，用于接收所述时钟信号（CK）；反相器的信号输出端连接D触发器的置位端（CLR），时延子单元的信号输出端连接D触发器的时钟端，D触发器的输出端连接所述与门的第一信号输入端，D触发器用于输出所述延迟信号（CKD）。
6.根据权利要求3至5任一项所述DCDC转换器，其特征在于，所述电流检测电路包括电流感测器、加法器、斜坡发生器和比较器，电流感测器的输入信号是所述功率变换电路内部的功率管电流或者其比例电流，电流感测器的信号输出端连接加法器的第一输入端，加法器的第二输入端连接斜坡发生器的信号输出端，斜坡发生器的输入端连接所述PFM-PWM控制器的第一信号输出端，用于将所述PFM-PWM控制器的第一信号输出端输出的开关控制信号（Q）运算处理为斜坡信号（VRAMP）；加法器的信号输出端连接比较器的正输入端（+），比较器的负输入端（-）连接所述输出电压误差放大电路的信号输出端，比较器的信号输出端连接所述PFM-PWM控制器的第三信号输入端，用于根据斜坡信号（VRAMP）和电流感测器的信号输出端输出的电流感测信号（VCS）叠加产生的电流斜坡信号（VMIX）与所述输出电压误差放大电路的信号输出端输出的误差电压（VC1）的比较结果产生电流比较结果信号（ICMP）。
7.一种电源管理芯片，其特征在于，该电源管理芯片集成权利要求1至6任一项所述的DCDC转换器对应的电路，用于根据负载电流（ILOAD）的变化在PFM模式与PWM模式之间自动过渡。
8.一种适配器，其特征在于，该适配器包括权利要求1至6任一项所述的DCDC转换器，或权利要求7所述的电源管理芯片。