【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体製造プロセス・シミュレーション方法に関し、特に、素子内の応力を精密に計算することのできる半導体製造プロセス・シミュレーション方法に関するものである。

【０００２】

【従来の技術】半導体製造業で用いられるプロセス・シミュレーションは、半導体の製造過程において、イオン注入工程や熱拡散工程によってシリコン基板内に導入される不純物の濃度分布やデバイス形状を計算によって求めるプログラムによってなされるものであり、そのプログラムのうちの最も重要な機能は熱拡散工程における不純物濃度の変化を拡散方程式を解いて求めることである。

【０００３】図７はＭＯＳトランジスタの断面構造を示す概略図であり、図において、１はシリコン基板、２はＳｉＯ ₂よりなるゲート酸化膜、３はポリシリコンよりなるゲート電極、４はＳｉＯ ₂よりなるサイドウォール、５はソース電極、６はドレイン電極である。

【０００４】次に、上記図７に示すＭＯＳトランジスタを例にとって、従来のプロセス・シュミレーションを用いて、熱拡散工程における不純物濃度の変化を求める解析手順について説明する。 図８は、解析対象となるＭＯ
Ｓトランジスタの解析領域を直交メッシュに分割した図であり、図において、１３はｘグリッド、１４はｙグリッドであり、図中の点線は該ｘグリッド１３，ｙグリッド１４で分割することのできなかった異なる材質間の境界線を示している。 解析対象であるＭＯＳトランジスタ内の不純物拡散を計算する場合、まず、解析領域を図８
に示すように、ｘグリッド１３及びｙグリッド１４を用いて、直交メッシュに分割する。 そして、各グリッドの交点に相当するＭＯＳトランジスタの部位における不純物濃度を未知数とし、拡散方程式を差分近似することによって、該拡散方程式を数値的に解き、不純物分布を得る。

【０００５】一方、半導体製造プロセスにおいては、半導体を構成する材質間の熱膨張率の違い，堆積膜の収縮等に起因して素子内に応力が生じ、転位などの結晶欠陥が発生する。 結晶欠陥のまわりには重金属が析出しやすく、これが生成・再結合中心として働いて、半導体素子のリーク電流の原因となる。

【０００６】最近では、プロセス中に発生するこうした応力の評価もプロセス・シミュレーションの重要な機能の１つとなりつつある。 この場合、応力の評価は通常の有限要素法解析によってなされるのが普通であり、以下、有限要素法解析によって行う応力解析の手順について説明する。 図９は有限要素法解析に必要な有限要素データを表わす図であり、ここでは、上記不純物濃度の解析の際に用いたｘグリッド１３とｙクリッド１４とにより微小な四角形領域に分割されたものを有限要素として用い、これら複数の有限要素のうち四角形要素７のみを例として取り出して示してある。

【０００７】このとき、該要素７を構成している節点は節点２５，２６，５３，５４であるとすると、まず、Ｉ
ＥＬＥＭ＝７，ＩＮＯＤＥ＝１〜４として、配列ＬＮＯ
ＤＥ（ＩＥＬＥＭ，ＩＮＯＤＥ）に記録する。 この際、
１つの四角形要素を構成する４つの節点を、要素内部を左に見ながら回る順にＩＮＯＤＥ＝１からＩＮＯＤＥ＝
４までナンバリングする。 ここで求めたデータは節点接続データと呼ばれ、このデータをすべての有限要素について集めることにより、各節点間のつながり方を記述することになる。

【０００８】また、各節点のｘ座標及びｙ座標を配列Ｘ
ＣＯＯＲＤ（Ｉ）及びＹＣＯＯＲＤ（Ｉ）に記録する。
ここで、Ｉは節点の番号で、本従来例では、２５，２
６，５３，５４である。 応力解析に必要なパラメータであるヤング率，ポアソン比は半導体を構成する材質（シリコン，ＳｉＯ ₂ ，Ｓｉ ₃ Ｎ ₄など）によって異なるため、各要素ごとに材質を表わすインデックスを配列ＭＡ
ＴＥＲ（ＩＥＬＥＭ）に入れておく。 ＩＥＬＥＭは要素番号を表わしており、この例では、シリコンを表わすフラグＩをＭＡＴＥＲ（７）に代入している。

【０００９】以上に述べた有限要素法解析による、応力計算に必要な有限要素データを作成する方法を、図４，
５，６を用いてさらに詳しく説明する。 図４は従来の有限要素データ作成方法における構造データの記録方法を示す図で、図において、１１は短冊型要素を表わす。 図５は従来の有限要素データ作成方法のアルゴリズムを示す図であり、ここで作成する有限要素データは図４に示す方法で記録した構造データから作成している。 図６は従来の有限要素データ作成方法において、ｙグリッドの追加方法を示す図であり、図において、１２は新しく追加したｙグリッドである。

【００１０】従来の有限要素データの作成方法では、まず、解析領域を図４(a) のような短冊型要素１１に分割する。 そして、各短冊型要素１１に、ＩＸ＝１〜１２のインデックスをつける。 本従来例では、短冊型要素１１
の数は１２としたが、実際の解析では１００程度となる。 次に、図４(b) に示すように、各短冊型要素１１ごとに異なる材質からなる層の数を配列ＮＬＡＹ（ＩＸ）
に、材質界面のｙ座標をＹＣＯ（ＩＸ，ＩＬ）に、各層の材質インデックスをＭＡＴ（ＩＸ，ＩＬ）に記録する。 ここで、ＩＬは異種材質間の界面を下から数えた順番である。

【００１１】図４では、ＩＸ＝３の短冊型要素１１を例にとっており、ここでは層の数は２であるので、配列Ｎ
ＬＡＹ（３）＝２と記録し、また、例えばＳｉＯ ₂とシリコンとの材質界面のｙ座標（界面座標）はＹＣＯ
（３，２）＝０．６０と記録され、さらに、例えば下から１番目の層であるシリコンの材質インデックスはＭＡ
Ｔ（３，１）＝１と記録することになる。 このように、
各短冊型要素１１ごとに構造データＮＬＡＹ（ＩＸ），
ＹＣＯ（ＩＸ，ＩＬ），ＭＡＴ（ＩＸ，ＩＬ）を求めるが、以上のように各短冊型要素１１を層状に分割することにより構造データの記録方法をとるのは、半導体素子の形状を決定する工程が堆積，エッチング等の工程に限られており、その結果できあがる素子の構造が層状構造となるからである。

【００１２】続いて、図５に示すアルゴリズムに基づいて、短冊型要素１１（ＩＸ＝１〜１２）を順番にループし、各々の短冊型要素１１中の界面座標ＹＣＯ（ＩＸ，
ＩＬ）が、すべてのｙグリッド１４と比較し、その値が一致しているかどうかを調べる。 ここでは、計算機が有限桁のデータしか保持できないことから、十分小さな数δを基準としてｙグリッド１４と界面座標が一致するかどうかの判定を行う。 そして、界面座標のうち、ｙグリッド１４に一致しないものが存在するときは、その界面の位置に新たにｙグリッド１２を追加する。 この様子を図６に示す。 １２で示す点線が新たに追加したｙグリッドである。 このｙグリッド１２を追加する作業が終了した後、もう一度短冊型要素１１をＩＸ＝１〜１２までループし、材質が存在している領域に存在するｘグリッド１３及びｙグリッド１４，１２で囲まれた四角形（ここでは７８個）に要素番号ＩＥＬＥＭをつけ、これを有限要素法解析で用いる有限要素の１要素とする。

【００１３】このとき、上記図９の説明で述べたように、同時に有限要素データである節点座標ＸＣＯＯＲ
Ｄ，ＹＣＯＯＲＤ，節点接続データＬＮＯＲＤ，材質フラグＭＡＴＥＲを設定していく。 そして、このループが終了したときに、応力計算に用いる図６のような有限要素法データが完成し、これを用いて有限要素法解析にて応力解析を行うのである。

【００１４】

【発明が解決しようとする課題】従来の半導体製造プロセス・シミュレーション方法は以上のように構成されているので、該プロセス・シミュレーション方法による種々の解析を、解析領域を複数の小領域に分割して行う際、解析領域を水平方向及び垂直方向の直線で分割し、
これら直線の交点から構成される四角形の小領域を用いており、そのため、例えば応力集中といったような構造物の外形に敏感であるような応力計算を行う場合などでは、デバイスの微細な形状を表現できないので、応力計算の精度が低くなるなどの問題点があった。

【００１５】この発明は上記のような問題点を解消するためになされたもので、素子形状をより正確に表現し、
より高精度の解析を可能とする有限要素法解析を用いた応力計算ができる半導体製造プロセス・シミュレーション方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】この発明に係る半導体製造プロセス・シミュレーション方法は、半導体素子の解析領域を水平方向の直線であるｙグリッド１４と、垂直方向の直線であるｘグリッド１３とで直交メッシュ状に分割し、ｘグリッド１３により形成される短冊型要素１
１ごとに、該短冊型要素１１を構成する層の数，左右両側の界面座標，該短冊型要素１１を構成する層ごとの材質インデックスを記録し、得られた左右の界面座標と前記既存のｙグリッド１４とを比較して、該既存のｙグリッド１４に一致しない界面の位置に、新たなｙグリッド１２を追加し、ｘグリッド１３と、既存のｙグリッド１
４または新たなｙグリッド１２とで囲まれた領域を１つの有限要素とし、該有限要素を用いた有限要素法にて応力の評価を行うものである。

【００１７】

【作用】この発明における半導体製造プロセス・シミュレーション方法は、各短冊型要素１１において左右両側の界面座標値を記録するので、水平及び垂直方向の直線のみならず、斜め方向の直線をも用いて素子の外形を表わすことが可能になり、その結果、応力計算の精度が向上する。

【００１８】

【実施例】以下、この発明の一実施例を図について説明する。 図１はこの発明の一実施例による半導体製造プロセス・シミュレーション方法における有限要素データの作成方法のうち、構造データの記録方法を示す図であり、図において、１，２，３，４は解析対象となる従来例と同一のＭＯＳトランジスタにおけるシリコン基板，
ゲート酸化膜，ゲート電極，ＳｉＯ ₂からなるサイドウォールをそれぞれ示し、１１は短冊型要素である。 また、図２はこの発明の一実施例による半導体製造プロセス・シミュレーション方法における構造データから有限要素データを作成するアルゴリズムを示す図である。 さらに、図３はこの発明の一実施例による半導体製造プロセス・シミュレーション方法におけるｙグリッドの追加方法を示す図であり、図において、１２は新たに追加したｙグリッドである。

【００１９】まず、有限要素データ作成方法のうち、構造データの記録方法について説明する。 図１(a) に示すように、解析領域を従来例と同様にＩＸ＝１〜１２までの短冊型要素１１に分割する。 この分割は、従来例で説明した不純物濃度分布の解析の際に、解析領域を直交メッシュに分割するために用いたｘグリッド１３，ｙグリッド１４のうち、ｘグリッド１３の方を用いて行う。 次に、図１(b) に示すように、各々の短冊型要素１１の左右両側における界面座標を、それぞれ配列ＹＣＬ（Ｉ
Ｘ，ＩＬ）及びＹＣＲ（ＩＸ，ＩＬ）に記録する。 ここで、ＩＬは異種材質間の界面を下側から数えた順番であり、ＩＸは短冊型要素１１のインデックスである。 また、従来例の場合と同様に、各短冊型要素１１における層数を配列ＮＬＡＹ（ＩＸ）に、材質インデックスをＭ
ＡＴ（ＩＸ，ＩＬ）に記録する。 この例では、シリコン基板１の材質であるシリコンを表わす材質インデックスとして１を、サイドウォール４の材質であるＳｉＯ ₂を表わす材質インデックスとして５を代入している。

【００２０】図１(b) では、ＩＸ＝３の短冊型要素１１
を例にとっており、例えばサイドウォール４と何も存在しない領域との界面における界面座標は、右側の界面座標ＹＣＲ（３，３）＝０．８０、左側の界面座標ＹＣＬ
（３，３）＝０．６５と記録し、また、層数はＮＬＡＹ
（３）＝２と記録し、さらに、シリコン基板１の材質インデックスはＭＡＴ（３，１）＝１と記録することになる。

【００２１】続いて、上記のようにして求めた構造データＹＣＲ（ＩＸ，ＩＬ），ＹＣＬ（ＩＸ，ＩＬ），ＮＬ
ＡＹ（ＩＸ），ＭＡＴ（ＩＸ，ＩＬ）から有限要素データを作成する方法について説明する。 図２に示すように、短冊型要素１１を順にループする。 さらに、各短冊型要素１１について界面を順にループする。 そして、右側の界面座標ＹＣＲが不純物濃度分布の解析の際に用いた既存のｙグリッド１４と一致するかどうかを調べる。
もし、既存のｙグリッド１４に界面と一致するものがなければ、新たにｙグリッド１２を１本追加する。 左側の界面座標ＹＣＬについても同様の操作を施し、図３に示すように新たなｙグリッド１２を追加してゆく。 この一連の操作をすべての短冊型要素１１について行った後、
再び、短冊型要素１１をＩＸ＝１から１２まで走査し、
材質が存在している領域のｘグリッド１３及びｙグリッド１４，１２で囲まれた四角形及び三角形に順番に番号をつけていき、これを有限要素法の１つの有限要素とする。

【００２２】このとき、図３の要素１６のような三角形の要素の場合は、従来例の図９で示した四角形要素の４
つの節点のうち、２つの節点の座標を一致させることによって、三角形の要素を作る。 同時に、各要素ごとに節点座標値，節点接続データ，材質フラグといった有限要素データを従来例と同様に設定していく。 こうして、このループが終了した時点で、応力解析のための有限要素データが完成する。

【００２３】上記のようにして求めた有限要素データを用い、有限要素法解析によって被解析デバイスの応力計算を行う。

【００２４】このように、上記実施例では、すべての短冊型要素１１の左右両側における界面座標をそれぞれ配列ＹＣＬ（ＩＸ，ＩＬ）及びＹＣＲ（ＩＸ，ＩＬ）に記録し、これらを既存のｙグリッド１４と一致するかどうかを調べ、既存のｙグリッド１４に界面と一致するものがなければ、新たにｙグリッド１２を１本追加するようにし、ｘグリッド１３とこれらｙグリッド１４，１２とに囲まれた領域を有限要素としたので、特に構造物の外形に敏感である応力解析の場合などでは、外形の様子を微細に表現できるようになり、解析精度を向上することができる。

【００２５】

【発明の効果】以上のように、この発明に係る半導体製造プロセス・シミュレーション方法によれば、短冊型要素１１の左右両側で界面座標を記録するようにしたので、水平及び垂直方向の直線のみならず、斜め方向の直線をも用いて素子の外形を表わすことが可能になり、素子形状をより正確に表現した有限要素データの作成が可能になり、より精度の高い応力解析が可能になる。 さらに、不純物濃度分布の解析の際に用いるｘグリッド１３
とｙグリッド１４とを用いて解析を行うので、直交メッシュを用いた既存の拡散シミュレータに、容易に該応力計算機能を追加することができるという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による半導体製造プロセス・シミュレーション方法による構造データ記録方法を示す図である。

【図２】この発明の一実施例による半導体製造プロセス・シミュレーション方法による構造データから有限要素データを作成するアルゴリズムを示す図である。

【図３】この発明の一実施例による半導体製造プロセス・シミュレーション方法によるｙグリッドの追加方法を示す図である。

【図４】従来の半導体製造プロセス・シミュレーション方法による構造データの記録方法を示す図である。

【図５】従来の半導体製造プロセス・シミュレーション方法による構造データから有限要素データを作成するアルゴリズムを示す図である。

【図６】従来の半導体製造プロセス・シミュレーション方法によるｙグリッドの追加方法を示す図である。

【図７】従来の半導体製造プロセス・シミュレーション方法による、解析対象ＭＯＳトランジスタの断面構造を示す断面図である。

【図８】従来の半導体製造プロセス・シミュレーション方法による、解析領域を直交メッシュに分割されたＭＯ
Ｓトランジスタを示す図である。

【図９】従来の半導体製造プロセス・シミュレーション方法による有限要素データの構成を示す図である。

【符号の説明】 １ シリコン基板 ２ ゲート酸化膜 ３ ゲート電極 ４ サイドウォール ５ ソース ６ ドレイン １１ 短冊型要素 １２ 新しく追加したｙグリッド １３ ｘグリッド １４ ｙグリッド