例如个人数字助理(PDA)、随身PC、iPhone或智能电话等便携式装置最近已大量流行。随着VLSI技术的发展，这些类型的移动装置已变得重量更轻且已配备有更高的计算能力，更高的计算能力又使例如视频、音频和游戏等多媒体应用变得非常流行。正如iPod的情况所证实，特别是移动装置上的音频重放已更加成功。音频播放可能涉及音频处理。
术语音频处理指代对音频信号的处理。音频信号是表示音频(即，在人听觉范围内的声音)的电信号。音频信号可为数字的或模拟的。许多不同类型的计算装置可利用音频处理技术。此些计算装置的实例包括桌上型计算机、膝上型计算机、工作站、无线通信装置、无线移动装置、个人数字助理(PDA)、智能电话、iPod、MP3播放器、手持式游戏单元或其它媒体播放器以及各种其它装置，上文提到其中的一些。
音频处理的功能中的一者是执行音频压缩或解压缩，即用经压缩的数据来表示音频信号，以减少音频文件的大小或从经压缩的数据恢复原始文件。存在现今在使用中的许多不同音频译码(压缩/解压缩)算法。音频译码算法的一些实例包括MPEG-1音频层3(MP3)、高级音频译码(AAC)、高效AAC(HE-AAC)、HE-AAC版本2(HE-AAC v2)、视窗媒体音频(WMA)、WMA Pro等。
音频文件可视用于压缩音频信号的音频译码算法而具有不同的格式。经压缩的数据有时可被称为位流。位流(即，经压缩的音频文件，或经压缩的音频文件的部分)可存储在存储器中。有时以与计算机或移动装置的操作系统相关联的格式来加密或存储位流。为了解压缩位流和解密位流(如果位流被加密)，每秒需要许多计算。
运行应用软件的处理器(有时被称为应用处理器)可与专用处理器相互作用。一种类型的专用处理器被称为数字信号处理器(DSP)。应用处理器可从存储器检索位流，并将其传递到DSP以解密和/或解压缩位流。应用处理器也可解密和/或解压缩位流。解压缩位流消耗功率。需要发现一种用以以较低功率来处理位流的技术。此技术将有助于减少移动装置的音频解码的电池消耗。

本文所揭示的技术涉及与音频帧的功率有效分批解码。根据本文所揭示的方法的一方面，一种节省功率的方法包括：通过用解码系统对位流进行解码来产生音频样本；将音频样本传送到节电器块中的一组存储体中的至少一个存储体中；以及在完成分批解码之后，切断到达解码系统的存储音频样本中未涉及到的部分的功率。
根据所述方法的另一方面，一种装置包括：存储器，其存储至少一个位流；处理器，其耦合到所述存储器以分批解码至少一个位流，从而产生PCM样本；以及节电器块，其在传送来自处理器的PCM样本之后，存储PCM样本。
根据所述方法的另一方面，一种能够进行音频重放的移动装置包括用于通过用解码系统对位流进行解码来产生PCM样本的装置、用于将PCM样本传送到节电器块中的至少一个存储体中的装置，以及用于在完成分批解码之后，切断到达解码系统的存储PCM样本中未涉及到的部分的功率的装置。
根据所述方法的另一方面，一种经配置以存储一组指令的计算机可读媒体包括：用于通过用解码系统对位流进行解码来产生PCM样本的计算机可读程序代码装置、用于将PCM样本传送到节电器块中的至少一个存储体中的计算机可读程序代码装置，以及用于在完成分批解码之后，切断到达解码系统的存储PCM样本中未涉及到的部分的功率的计算机可读程序代码装置。
根据方法的另一方面，一种包含可由一个或一个以上处理器执行的一组指令的计算机可读媒体包括：用于提供信号的频率变换的代码、用于将FDLP方案应用于频率变换以产生载波的代码、用于确定时间掩蔽阈值的代码，以及用于基于所述时间掩蔽阈值来量化载波的代码。
附图说明
应理解，图式只是用于说明的目的。此外，图中的组件不一定是按比例绘制，而是将重点放在说明所揭示的分批解码技术的原理上。在图中，相同参考标号在不同视图中始终表示对应的部分。
图1展示常规音频解码系统的高级架构的框图；
图2是说明许多单一帧位流的解码的时序图；
图3A说明功率有效分批帧解码系统的高级架构的框图；
图3B说明无损解码块为节电器块的一部分的功率有效分批帧解码系统的不同实施例；
图4说明功率有效分批帧解码系统的高级架构的流程图；
图5展示在PCM存储器缓冲器32的大小相对较大时的分批帧解码时序图的实例；
图6展示在PCM存储器缓冲器32的大小相对较小时的分批帧解码时序图的实例；
图7展示具有指向PCM存储器缓冲器中的两个不同存储器位置的写入指针和读取指针的PCM存储器缓冲器的快照；
图8中所示的PCM存储器缓冲器包含多个存储体，其中的每一者可独立地加电或掉电；
图9展示分批帧解码方案中所使用的硬件/软件块的更多细节；
图10说明对从PCM缓冲器存储器进行读取的读取指针的逻辑控制的流程图；
图11说明对写入到PCM缓冲器存储器中的水印和写入指针的逻辑控制的流程图；
图12说明调制解调器活动、文件系统存取、位流提取、音频解码处理系统的加电以及分批解码的示范性时序图；
图13是调制解调器活动、位流提取和分批解码何时同步的图解；
图14A说明可如何调整音频解码处理系统周期的加电；
图14B说明在无位流提取或调制解调器活动的配置依赖性(即，不调整音频解码处理系统周期的加电)的情况下，解码处理系统的操作；以及
图15是说明可用于移动装置中的各种组件的框图。

图1展示常规音频解码系统10的高级架构的框图。处理器12从外部存储器16或安全数字(SD)卡快闪(非易失性)存储器18读取音频位流数据，外部存储器16或SD卡快闪(非易失性)存储器18通常在芯片外位于被称为外部媒体20的区域中。通过存取外部媒体20中的文件，处理器12可读取来自外部媒体20中的存储器的位流，或可经由总线22将位流从内部存储器(未图示)提取到处理器12的紧耦合存储器(TCM)24中。文件系统可存在于内部存储器或外部媒体20中或两者中。出于本发明中的示范性目的，有时，假定文件系统存取是从外部媒体20，且位流提取是从内部媒体(未图示)。在常规音频系统10中，处理器12对位流进行解码，且将PCM样本写入到处理器12的TCM 24中。然而，TCM 24存储器通常由于存储器大小限制而不保存许多经解码的音频帧。通常，来自外部媒体20的文件系统存取可将位流读取到内部存储器中，且接着将一个或一个以上位流从内部存储器提取到处理器12的TCM 24中。如果从外部媒体20检索数据存在较长的等待时间，那么上述情况可能是所要的。在处理器24的TCM 24中存在足够的可用存储器的另一实施例中，文件系统存取与位流提取完全相同。希望用最宽可能范围来解释文件系统存取与位流提取之间的差别。由此，有时，文件系统存取与位流提取之间可能展示不同的间隔或周期。然而，在文件系统存取与位流提取之间不存在差别的若干实施例中，文件系统存取与位流提取完全相同。视系统需求而定，移动装置可具有对位流进行解压缩的应用处理器，或对位流进行解压缩的专用(DSP)处理器。出于本发明的目的，所属领域的技术人员应理解，处理器12可为应用处理器或专用(DSP)处理器。
音频帧可为大小恒定但通常在10ms到20ms的范围内。在图1中，在读取位流后，处理器12对位流的每一帧进行解码，从而产生经解码的脉冲译码调制(PCM)样本，以通过基于样本(连续传递)或基于帧(队列传递)数据传送将其从TCM 24传送到数-模(D/A)转换块14，可在D/A转换过程期间执行向上取样和噪声成形操作以使量化噪声减到最小。
图2是说明许多单一帧位流的解码的时序图。位流可表示有损压缩、无损压缩(例如，游程长度译码)等。文件系统存取周期26是处理器12将许多个帧的位流数据传送到处理器12的TCM 24中的间隔。文件系统存取周期26受预定义的位流缓冲器大小限制。在处理器12开始对位流的下一个帧进行解码之前，处理器12对位流的一个帧27进行解码，且有时闲置。将在由处理器12对连续帧进行解码之间的时间间隔T定义为

其中Fs是经解码的PCM样本的取样频率，且PCM样本每帧是从每一音频编解码器格式的一个帧解码产生的PCM样本的数目。
举例来说，假设正对AAC类型的音频帧进行解码，且Fs为44,100Hz。处理器12每隔T＝1024/44100＝23msec，周期地对AAC位流的单个帧进行解码，其中AAC的PCM样本每帧为1024。在此23msec的间隔期间，通常处理器12在一小部分时间期间是活动的以进行解码，且仅D/A转换块14和存储一个帧PCM样本的TCM 24需要在整个23msec期间为活动的，以进行音频重放。一旦解码完成，音频解码系统的包括处理器12的其余部分就可切换到功率有效崩溃或(深)休眠模式中，以节省解码系统的功率消耗。
然而，此方法的一个缺点是与功率崩溃和功率苏醒有关的开销。举例来说，当处理器12切换其状态处于功率崩溃模式或休眠模式中或切换其状态离开功率崩溃模式或休眠模式时，可能需要保存或加载变量的所有状态，此常常被称为“上下文切换”。与上下文切换有关的时序和功率开销可能变得相当大，从而在上下文切换过于频繁地发生时，遮蔽可从功率崩溃实现的益处。为此，常常决定在正将PCM样本从TCM 24发送到D/A转换块14时，不使处理器12功率崩溃。为了使上文所述的功率开销减到最小，通过本文所揭示的分批解码方案来实现较长的功率崩溃周期。
图3A说明功率有效音频解码系统28的高级架构的框图。节电器块30内部的两个块在音频重放期间是活动的。通过将PCM缓冲器32添加到节电器块30中，可将来自TCM 24的PCM样本传送到PCM缓冲器32中。可对音频(PCM)进行分组，接着将群组从处理器12发送(例如，写入)到节电器块30。在不同实施例中，处理器12可对位流进行解码，且直接将PCM样本写入到PCM缓冲器32中。对于音频位流的某一数目的连续帧，除节电器块30内的PCM存储器缓冲器32和D/A转换块14以外的音频解码系统可在功率有效崩溃或休眠模式中处于活动达较长时间周期。因此，PCM存储器缓冲器32的添加有助于减少功率崩溃和苏醒的数目，因为可分批解码与多个帧相关联的位流。PCM存储器缓冲器32可包含多个存储体，其可关于功率崩溃独立地控制，因此当通过D/A转换块14将经解码的PCM样本从数字转换到模拟时，可一个接一个地断开任一存储体。每一存储体均能够功率崩溃，且因而每一存储体均为功率可崩溃的存储体。通过添加PCM缓冲器32，在完成分批解码之后，可切断到达解码系统的存储音频样本中未涉及的部分的功率。应注意，正被分批解码的位流的位的数目可小于音频文件长度。对于含有相对较少数目的帧的非常小的文件大小，分批解码整个文件可为可能的。
图3B说明具有有限物理大小的PCM存储器缓冲器32的系统的图3A的不同实施例的实例。可通过在节电器30中将无损解码器块33添加在D/A转换块14与PCM存储器缓冲器32之间，来以较频繁的分批解码活动使用图3B中所示的系统。然而，所属领域的技术人员已知，较频繁的分批解码可能导致较少的功率节省。图3B说明对于可限制PCM存储器缓冲器32的物理大小但不希望减小分批解码事件之间的间隔的情况的示范性实施例。一旦处理器12完成位流的解码，处理器12就可重新编码经解码的PCM样本(从TCM 24或PCM缓冲器32存取)。因此，通过重新编码经解码的PCM样本而产生所述音频帧的不同位流。接着可将不同位流直接写入到PCM缓冲器32中，且无损解码器33可将其直接提供到D/A转换块14。或者，在解码不同位流之后，可在将新产生的PCM样本传送到外部媒体20之前，将其写入到TCM 24中。无损编码通常提供比典型有损编码少的压缩，但其通常由于其无损特性而在不引入任何失真的情况下，可节省至多达30％到40％的数据大小。如上文所阐释，存储在图3B中的PCM存储器缓冲器32中的数据可为经无损编码的数据(即，不同位流)，其可在其经由D/A转换块14播放之前，由无损解码器块33解码。在节电器块中具有无损解码器块33的优点在于其允许重放未高度失真的PCM样本的能力。
图4说明功率有效分批帧解码系统的高级架构的流程图33。通过用分批帧解码系统对位流进行解码而产生音频样本34。包括处理器的分批帧解码系统将音频(可为PCM、mu-律、A-律)样本传送到节电器块中的一组存储体中的至少一个存储体中35。在完成位流解码之后，切断到达分批帧解码系统的存储PCM样本中未涉及的部分的功率36。可进一步切断到达节电器块中的存储体(其中音频样本已经由D/A转换块14处理)的功率37。
图5展示在PCM存储器缓冲器32的大小相对较大时的分批帧解码时序图的实例。图5中的文件系统存取周期40表示在经由总线22将音频位流数据从外部媒体20或内部存储器位置传送到TCM 24缓冲器中时的时间间隔。总线22表示至少一个总线。文件系统存取周期40受TCM 24中的所指派的位流缓冲器定额限制。举例来说，如果原始位流的位速率为128kbps且待传送的最大位流为32千字节，那么可视总线22的最大带宽而通过单次传送或通过多次传送来最大限度地将两秒重放时间位流数据的总和传送到TCM中。
可从以下等式获得针对t秒的重放的PCM块大小的最大大小(以字节计)L：

其中t为重放时间，
Fs为取样频率，
ch为信道的数目，且
bit_precision为表示每一PCM样本的位的数目。
举例来说，具有两秒重放时间、具有48000Hz取样频率，立体声信道和16位数据精度的PCM块大小应为当PCM存储器缓冲器32大于此实例中的384000个字节时，音频解码器可连续地对位流数据进行分批帧解码达两秒播放时间。因此，较大的PCM存储器缓冲器32的大小并不约束分批帧音频解码周期50。除节电器块30以外的解码系统可进入功率有效崩溃或休眠模式。一旦系统进入低功率模式，系统就可仅在所有或多数经解码的PCM样本被消耗时需要苏醒。
本发明中所说明的分批帧解码方案与常规解码方案相比，展示功率崩溃/苏醒循环的减少。此处所说明的分批帧解码方案的另一方面为文件存取操作和音频解码操作两者可被一前一后地执行，同时音频解码系统被完全加电，且因此可减少又一个功率崩溃/苏醒循环。
除与功率崩溃/苏醒操作相关联的处理器12开销的减少之外，由于分批帧解码方案而产生较长的基线(分批帧音频解码)周期。此允许除节电器块之外的硬件块的更多功率关断的可能性。
图6展示在PCM存储器缓冲器大小32相对较小时的分批帧解码时序图的实例。在此情况下，来自图5的分批帧音频解码周期50由三个示范性分批帧音频解码周期54A、54B、54C表示。在此实施例中，这些(54A、54B、54C)示范性分批帧音频解码周期中的每一者受PCM存储器缓冲器32的物理大小约束。在每一示范性分批帧音频译码周期期间，可解码多个帧。在此实施例中，PCM存储器缓冲器32不能够保存图5中正描述的具有较大PCM存储器缓冲器32的实例中所产生的所有PCM样本。因此，处理器12在文件系统存取周期40之间几次从功率崩溃或休眠模式中醒来(参处理器苏醒周期52)。而由于图5中正说明实施例，处理器12因为较大PCM存储器缓冲器42且因此较长的分批帧音频解码周期50而在文件系统存取周期40之间并未苏醒几次。因此，与当PCM存储器缓冲器32较大时相比，当PCM存储器缓冲器32较小时，由于有限数目的功率崩溃/苏醒循环，功率节省可能较小。图6中还说明处理器苏醒周期52。
图7展示具有指向PCM存储器缓冲器32中的两个不同存储器位置的写入指针60和读取指针62的PCM存储器缓冲器32的快照。所写入的最新数据的位置由被称为写入指针60的地址寄存器记录。由缓冲器控制逻辑(BCL)80(见图9)从PCM存储器缓冲器32读出的最后数据的位置由被称为读取指针62的地址寄存器记录。读取指针62与写入指针60两者在同一方向上不断地前进，且当其值等于PCM存储器缓冲器32的结尾地址时，其绕回并复位到等于PCM存储器缓冲器32的开始地址的值，此被称为循环寻址。在图7中，当写入指针60正好经过顶部存储器位置时，PCM存储器缓冲器32的顶部含有“新”数据。读取指针62正读取“旧”音频数据。当读取指针62到达水印64时，其触发处理器12重新开始对音频帧进行解码。经解码的PCM样本将被写入到PCM存储器缓冲器32，从而导致写入指针60增加，且因此水印64也将增加。
为了在无苏醒中断的情况下实现占大约数秒的功率崩溃或休眠模式，可能需要相对较大的PCM存储器缓冲器32。可将较小存储体的阵列而非较大的单个PCM存储器缓冲器32用于物理PCM存储器硬件。每一较小存储体可关于功率崩溃被独立地控制，因此当通过D/A转换块14将经解码的PCM样本从数字转换到模拟时，任一存储体可一个接一个地被断开。
图8中所示的PCM存储器缓冲器32包含多个存储体66、68、70和72，其中的每一者可独立地加电或掉电。BCL 80(图9中所示)可提供使独立存储体加电或掉电的途径。在图8中，在读取指针62已到达图的左边所示的存储体的结尾之后，存储体66功率崩溃74，即不再向所述存储体提供功率。通过具有多个存储体，可将音频样本(例如，从TCM 24)传送到节电器块30中的一组存储体中的至少一个存储体中。在已存取存储体中的所有PCM样本之后，可关断到达存储体的功率。所存取的样本从至少一个扬声器播放。在替代实施例中，可将所存取的样本读取到文件中。
图8中的PCM存储器缓冲器32在其正常操作模式期间，最初含有由处理核心84提供的所有数据，且使所有存储体通电。在已知用于读取指针和写入指针的增量序列的情况下，存在含有无效数据的两组可能地址位置。第一组为当读取指针62的值在数值上大于写入指针60的值时，这组地址或缓冲器位置由值小于读取指针62的值，但值大于写入指针60的值的地址或缓冲器位置组成。第二组为当读取指针62的值在数值上小于写入指针60的值时，这组地址或缓冲器位置由值小于读取指针62的值，或值大于写入指针60的值的地址或缓冲器位置组成。依据读取指针62和写入指针60相对彼此的位置，来识别上文的适当组，且使对应的存储体掉电。
图9展示分批帧解码方案中所使用的硬件/软件块的更多细节。处理器12对来自多个音频帧的位流进行解码，且将输出的PCM样本写入PCM存储器缓冲器32中。在此步骤完成之后，处理器12对图9的功率管理块76中的功率管理器(PM)81进行编程。此对PM 81进行编程的动作断开到达处理器12的功率。当已将某一量的PCM样本从PCM存储器缓冲器42传送到图9的D/A转换块14时，BCL 80基于水印而起始PM 81的编程。PM 81通过表决过程而操作。如果多数表决为“上升(up)”，那么处理器12经由功率管理集成电路(PMIC)82而接通。如果表决为“下降(down)”，那么处理器12经由PMIC 82而断开。在处理器12对位流的解码产生PCM样本时的周期期间，PM81表决到达处理器12的功率上升。PMIC向处理器12提供电压。在处理器12已加电之后，处理器12重新开始对对应于后继音频帧的位流进行解码。此序列重复，直到音频内容已完全由D/A转换块14解码和处理，且从扬声器中播放出来，或所述过程因用户干预而停止为止。
处理器12耦合到多个功率控制脚踏开关(标记为S/W)83A、83B。在处理器12内，存在耦合到L1和L2高速缓冲存储器85的处理核心84。L1和L2高速缓冲存储器是任选的。处理核心84可使用存储器控制器(未图示)来写入和存取外部媒体20中的数据，以将数据传送到处理器12。或者，处理核心84可直接读取到外部媒体20中，且接着将位流传送到处理器12。处理器12对位流的解码产生存储在PCM存储器缓冲器32中的PCM样本。为简单起见，图9中未展示PCM缓冲器32与处理器12之间的数据连接。脚踏开关83A、83B减少成为最新的65nm或45nm半导体工艺中的主要功率消耗源的泄漏电流。
调制解调器87还可在集成电路(或集成电路系列)中操作。调制解调器87通常具有其自己的功率控制逻辑。然而，当调制解调器87活动时，其可将信号发送到功率管理器81。所述信号可为调制解调器自身的接通/断开状态。所述状态接着可被BCL 80解译为“表决”信号(上升/下降)。举例来说，如果调制解调器87为接通，那么表决可为上升，且如果调制解调器87为断开，那么表决可为下降。因此，调制解调器87可用于影响处理器12的对位流进行解码中所涉及的功率循环(当处理器12苏醒并进入休眠或功率崩溃时)。使用调制解调器87来影响功率循环是任选特征。
图10说明对从PCM缓冲器存储器32进行读取的读取指针62的逻辑控制的流程图88。此逻辑控制可由BCL 80块执行。处理器12通过图11中所示的逻辑来设置水印64，且可通过BCL 80不断地将水印64与读取指针62进行比较。当读取指针62等于水印64(是)时，信号(电压上升)传达(91)到PM 81。电压上升信号指示PM 81应经由PMIC 82而接通到达处理器12的功率。处理器12开始正常的音频位流解码。如果读取指针62不等于水印64，那么读取指针加一，且与存储体(或整个存储器，如果存储器并非存储体阵列的话)的最大存储器地址进行模数比较。
图11说明对写入到PCM缓冲器存储器42中的水印64和写入指针60的逻辑控制的流程图92。此逻辑控制可由BCL 80块执行。逻辑应检查94处理器是否接通。如果处理器12未接通(否)，那么执行检查94另一检查94，直到处理器12接通(是)为止。将写入指针60与读取指针62进行比较95，如果所述指针相等(是)，那么信号(电压下降)传达96到功率管理器(PM)81。电压下降信号指示PM 81应经由PMIC 82断开到达处理器12的功率。处理器12接着功率崩溃。如果写入指针60不等于读取指针62，那么写入指针60加一，且与存储体(或整个存储器，如果存储器并非存储体阵列的话)的最大存储器地址进行模数比较97。下一水印64等于写入指针60减去偏移加上最大存储器地址，且与存储体(或整个存储器，如果存储器并非存储体阵列的话)的最大存储器地址进行模数比较98。偏移是考虑在信号(表决上升)发送到PM 81与处理器12加电之间存在某一等待时间。如图10中所说明，水印用于与读取指针62进行比较以控制何时处理器苏醒。
图12说明以下事件的示范性时序图：调制解调器活动、文件系统存取、位流提取、音频解码处理系统的加电以及分批解码。尽管图中不一定说明，但这些事件可彼此同步。调制解调器可在有时隙的模式下操作。每当移动装置进入闲置达超过某固定时间量时，有时隙的模式就将移动装置置于休眠模式中。有时隙的模式减少功率消耗，因为在特定时隙期间，移动装置苏醒以暂时地监视寻呼信道，即寻呼信道是有时隙的。在移动装置休眠多久与寻呼何时进入之间存在折衷。休眠时间越长，寻呼将丢失的机会越大。图12的第一时序图100中所说明的调制解调器活动是在有时隙的模式下操作的调制解调器的实例。因而，当调制解调器处于有时隙模式(被称为有时隙的寻呼信道或“使寻呼信道有时隙”)时，所说明的第一时序图100中的活动时间周期可表示寻呼信道。第二时序图104中所说明的文件系统存取可与调制解调器活动同步。第三时序图108中的位提取也可与调制解调器活动同步。另外，TCM 24中的缓冲器大小109可约束每隔多久存在一次位流提取。如上文所述，文件系统存取与位流提取可相同。在这些情况下，图12对位流提取与文件系统存取的时序图的说明将相同。第四时序图112说明音频解码处理系统的加电，且这也可与调制解调器活动同步。说明类似于图5中所说明的一个分批帧音频解码周期50的分批帧音频解码周期113。分批解码可“突发”形式发生。如先前所提到，出于本发明的目的，所属领域的技术人员应理解，处理器12可为应用处理器或专用(DSP)处理器。当处理器12为应用处理器时，突发可周期性地(例如以420ms)出现。处理器12可在突发之间苏醒(如第四时序图112中所说明)。所属领域的技术人员还将认识到，应用处理器和DSP可共同工作，以实施分批解码系统(即，分批解码或突发分批解码)。在每一突发中，可存在如第五时序图114中所说明的许多分批解码，且比将PCM样本播放出来更快地产生PCM样本。因此，此突发分批帧解码也被称为快于实时(FTRT)解码。在FTRT中，分批解码被分组在一起，以进一步增加处理器12的闲置时间。因此，更进一步地减少功率消耗。
图13是调制解调器活动、位流提取和分批解码何时同步的图解120。还说明功率崩溃如何就在分批解码完成之后发生。
图14A说明130可如何调整音频解码处理系统周期的加电。音频解码处理系统可经配置以使得当位流提取或调制解调器活动事件发生时，可调整加电周期。图14A中说明所述调整。图14B说明135在无位流提取或调制解调器活动的配置依赖性(即，不调整加电周期)的情况下，解码处理系统的操作。音频解码处理系统还可操作以使得文件存取调整加电周期(未图示)。
图15是说明可用于移动装置140中的各种组件的框图。移动装置140是可用于实施本文所描述的用于功率有效分批帧音频解码的系统和方法的装置的实例。
移动装置140包括处理器142。处理器142可为通用单芯片或多芯片微处理器(例如，ARM)、专用微处理器(例如，DSP)、微控制器、可编程门阵列等。处理器可被称为中央处理单元(CPU)。尽管图15的移动装置140中仅展示单个处理器，但在替代配置中，可使用处理器142(例如，ARM和DSP)的组合。
移动装置140还包括存储器144。存储器144可为能够存储电子信息的任何电子组件。存储器144可体现为随机存取存储器(RAM)、只读存储器(ROM)、磁盘存储媒体、光学存储媒体、RAM中的快闪存储器装置、包括有处理器的板上存储器、可擦除可编程只读存储器(EPROM)、电可擦除PROM(EEPROM)、寄存器等，包括其组合。
数据146和指令148可存储在存储器144中。指令148可由处理器142执行以实施各种功能。执行指令148可涉及存储在存储器144中的数据146的使用。当处理器142执行指令148时，其148可将某些指令148A加载到处理器142上。说明所加载的用于位流解码的指令148A。
存储器144中的数据146的一些实例包括(但不限于)位流数据146A、来自数字音频的样本的数据(例如，PCM数据)146B等。与实施本文所描述的技术相关的其它类型的数据146也可包括在存储器144中。
存储器144中的指令148的一些实例包括：用于位流解码的指令；以及对应于本文所描述的系统和方法的其它指令。与实施本文所描述的技术相关的其它指令148也可包括在存储器144中。
移动装置140还可包括发射器150和接收器152，以允许在移动装置140与远程位置之间发射和接收数据。发射器150和接收器152可组合成收发器154。天线156可电耦合到收发器154。移动装置140还可包括(未图示)多个发射器、多个接收器、多个收发器和/或多个天线。
移动装置140还可包括扬声器157，其中用户可听到音频。移动装置140还可包括两个或两个以上麦克风(158A、158B、…、158N等)。
移动装置140的各种组件可通过总线系统160耦合在一起，总线系统162除数据总线之外还可包括功率总线、控制信号总线和状态信号总线。然而，为清楚起见，图15中将各种总线说明为总线系统162。
在上文的描述中，参考数字有时已结合各种术语而使用。在术语与参考数字结合使用的情况下，此意在指代诸图中的一个或一个以上图中所展示的特定元件。在术语未与参考数字一起使用的情况下，此意在大体上指代不限于任一特定图的术语。举例来说，对“移动装置140”的参考指代图15中所展示的特定移动装置。然而，无参考数字的“移动装置”的使用指代适于使用所述术语的上下文的任何移动装置，且不限于图中所示的任何特定移动装置。
如本文中所使用，术语“确定”包含各种动作，且因此“确定”可包括推算、计算、处理、导出、调查、查找(例如，在表、数据库或另一数据结构中查找)、查明等。并且，“确定”可包括接收(例如，接收信息)、存取(例如，存取存储器中的数据)等。并且，“确定”可包括解析、选择、挑选、建立等。
除非另有明确规定，否则短语“基于”并不表示“仅基于”。换句话说，短语“基于”描述“仅基于”和“至少基于”两者。
应将术语“处理器”广泛地解释为包含通用处理器、CPU、微处理器、DSP、控制器、微控制器、状态机等。在一些情况下，“处理器”可指代专用集成电路(ASIC)、可编程逻辑装置(PLD)、现场可编程门阵列(FPGA)等。术语“处理器”可指代处理装置的组合，例如，DSP与微处理器的组合、多个微处理器的组合、结合DSP核心的一个或一个以上微处理器或任一其它此类配置。
应将术语“存储器”广泛地解释为包含能够存储电子信息的任何电子组件。术语存储器可指代各种类型的处理器可读媒体，例如，RAM、ROM、非易失性随机存取存储器(NVRAM)、可编程只读存储器(PROM)、EPROM、EEPROM、快闪存储器、磁或光学数据存储装置、寄存器等。如果处理器可从存储器读取信息和/或将信息写入到存储器，那么称存储器可与所述处理器电子通信。存储器可与处理器成一体式，且仍被称为与处理器电子通信。
应将术语“指令”和“代码”广泛地解释为包括任何类型的计算机可读语句。举例来说，术语“指令”和“代码”可指代一个或一个以上程序、例程、子例程、函数、过程等。“指令”和“代码”可包含单个计算机可读语句或许多计算机可读语句。
可以硬件、软件、固件或其任何组合来实施本文所描述的功能。如果以软件实施，那么可将所述功能作为一个或一个以上指令存储在计算机可读媒体上。术语“计算机可读媒体”指代可由计算机存取的任何可用媒体。举例来说(且不限制)，计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码且可由计算机存取的任何其它媒体。如本文所使用，磁盘和光盘包括压缩光盘(CD)、激光光盘、光盘、数字通用光盘(DVD)、软盘和光盘，其中磁盘通常以磁性方式再现数据，而光盘使用激光以光学方式再现数据。
还可经由传输媒体来传输软件或指令。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或无线技术(例如红外线、无线电和微波)从网站、服务器或其它远程来源传输软件，那么所述同轴电缆、光纤电缆、双绞线、DSL或无线技术(例如红外线、无线电和微波)包括在传输媒体的定义中。
本文中所揭示的方法包含用于实现所描述的方法的一个或一个以上步骤或动作。所述方法步骤和/或动作可在不脱离权利要求书的范围的情况下彼此互换。换句话说，除非正描述的方法的恰当操作需要特定次序的步骤或动作，否则可在不脱离权利要求书的范围的情况下，修改特定步骤和/或动作的次序和/或使用。
此外，应了解，用于执行本文所描述的方法和技术的模块和/或其它适当装置可由移动装置和/或基站在适用时下载和/或以其它方式获得。举例来说，可将此装置耦合到服务器，以促进装置的传送以用于执行本文所描述的方法。或者，可经由存储装置(例如，RAM、ROM、物理存储媒体(例如压缩光盘(CD)或软盘等))来提供本文所描述的各种方法，使得移动装置和/或基站可获得将存储装置耦合或提供到所述装置的各种方法。此外，可利用用于将本文所描述的方法和技术提供给装置的任何其它合适技术。
将理解，权利要求书不限于上文所说明的精确配置和组件。可在不脱离权利要求书的范围的情况下，在本文所描述的系统、方法和设备的布置、操作和细节方面进行各种修改、改变和变化。
相关申请案
本申请案与以下申请案有关并主张以下申请案的优先权：(1)2007年9月7日申请的名为“功率有效音频解码系统的分批音频解码方案(BATCH AUDIO DECODINGSCHEME FOR POWER-EFFICIENT AUDIO DECODING SYSTEM)”的第60/970,836号美国临时专利申请案；以及(2)2008年8月5日申请的名为“功率有效音频解码系统的分批音频解码方案(BATCH AUDIO DECODING SCHEME FORPOWER-EFFICIENT AUDIO DECODING SYSTEM)”的第61/086,251号美国临时专利申请案。