薄膜晶体管、薄膜晶体管的制备方法及显示面板
阅读：676发布：2020-05-11
专利汇可以提供薄膜晶体管、薄膜晶体管的制备方法及显示面板专利检索，专利查询，专利分析的服务。并且在本 申请 所提供的 薄膜 晶体管、 薄膜晶体管 的制备方法及 显示面板 中，通过在所述导电 沟道 图案以及所述 基板 上形成第一 氧 化 硅 层，并对第一氧化硅层进行 等离子体 原位处理，以形成第一氮氧化硅层；在第一氮氧化硅层上形成 栅极金属 层，对栅极金属层以及第一氮氧化硅层进行 刻蚀 ，以形成栅极图案以及栅极绝缘层图案的技术手段，通过采用等离子体原位处理技术，把氧化硅材料转换为氮氧化硅材料，从而使与导电沟道层和栅极金属层 接触 的栅极绝缘层的上下界面均为含氢量低的氮氧化硅材料，解决了在满足绝缘介质层具备低氢元素含量的前提下提高绝缘介质层的 介电常数 及其与金属材料的界面特性的技术问题。，下面是薄膜晶体管、薄膜晶体管的制备方法及显示面板专利的具体信息内容。
1.一种薄膜晶体管的制备方法，其特征在于，所述制备方法包括：
提供一基板，在所述基板上依次形成缓冲层和导电沟道图案；
在所述导电沟道图案以及所述基板上形成第一氧化硅层，并对所述第一氧化硅层进行等离子体原位处理，以形成第一氮氧化硅层；
在所述第一氮氧化硅层上形成栅极金属层，对所述栅极金属层以及所述第一氮氧化硅层进行刻蚀，以形成栅极图案以及栅极绝缘层图案；
在所述栅极图案、所述栅极绝缘层图案、所述导电沟道图案以及所述基板上形成绝缘层，并在所述绝缘层上形成第一过孔和第二过孔；
在所述绝缘层上形成源极图案以及漏极图案，所述源极图案通过所述第一过孔与所述导电沟道图案连接，所述漏极图案通过所述第二过孔与所述导电沟道图案连接。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述在所述导电沟道图案以及所述基板上形成第一氧化硅层，并对所述第一氧化硅层进行等离子体原位处理，以形成第一氮氧化硅层的步骤之后，还包括：
在所述第一氮氧化硅层上形成第二氧化硅层，并对所述第二氧化硅层进行等离子体原位处理，以在所述第一氮氧化硅层上依次形成氧化硅层以及第二氮氧化硅层；
其中，所述在所述第一氮氧化硅层上形成栅极金属层，对所述栅极金属层以及所述第一氮氧化硅层进行刻蚀，以形成栅极图案以及栅极绝缘层图案的步骤，具体包括：在所述第二氮氧化硅层上形成栅极金属层，对所述栅极金属层、所述第二氮氧化硅层、所述氧化硅层以及所述第一氮氧化硅层进行刻蚀，以形成栅极图案以及三层结构的栅极绝缘层图案。
3.根据权利要求2所述的薄膜晶体管的制备方法，其特征在于，所述对所述第二氧化硅层进行等离子体原位处理，以在所述第一氮氧化硅层上依次形成氧化硅层以及第二氮氧化硅层的步骤，包括：
调整环境温度、所述等离子气体的冲击力度和气体流量；
采用所述等离子气体冲击所述第二氧化硅层表面；
保持预设时间后，在所述第一氮氧化硅层上依次形成氧化硅层以及预设厚度的第二氮氧化硅层。
4.根据权利要求2所述的薄膜晶体管的制备方法，其特征在于，所述第二氮氧化硅层的厚度为50～100埃，所述第二氧化硅层的厚度为100～1500埃。
5.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述对所述第一氧化硅层进行等离子体原位处理，以形成第一氮氧化硅层的步骤，包括：
调整等离子气体的冲击力度和气体流量；
采用所述等离子气体冲击所述第一氧化硅层表面，以使得所述第一氧化硅层靠近所述导电沟道图案一侧的表面以及所述第一氧化硅层靠近所述栅极金属图案一侧的表面均被氮化，以形成第一氮氧化硅层。
6.根据权利要求3或5所述的薄膜晶体管的制备方法，其特征在于，所述等离子气体包括N2O和N2中的至少一种。
7.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第一氮氧化硅层覆盖所述导电沟道图案，且所述第一氮氧化硅层的厚度为50～100埃。
8.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述在所述第一氮氧化硅层上形成栅极金属层，对所述栅极金属层以及所述第一氮氧化硅层进行刻蚀，以形成栅极图案以及栅极绝缘层图案的步骤，包括：
在所述第一氮氧化硅层上形成栅极金属层；
以一光罩为掩膜对所述栅极金属层进行湿法蚀刻工艺，形成所述栅极金属层图案；
以所述栅极金属层图案为掩膜，且以所述光罩为掩膜对所述栅极绝缘层进行干法蚀刻工艺，形成所述栅极绝缘层图案。
9.一种薄膜晶体管，其特征在于，包括：
基板；
缓冲层，所述缓冲层设置在所述基板上
导电沟道层图案，所述导电沟道层图案在所述缓冲层上；
栅极绝缘层图案，所述栅极绝缘层图案设置在所述导电沟道层图案上，且所述栅极绝缘层图案包括第一氮氧化硅层图案，所述第一氮氧化硅层图案为低含氢量的膜层；
栅极金属层图案，所述栅极金属层图案设置在所述栅极绝缘层图案上；
绝缘层，所述绝缘层设置在所述栅极金属层图案上，且所述绝缘层覆盖所述栅极金属层图案、所述栅极绝缘层图案和所述导电沟道层图案；
源/漏极图案，所述源/漏极图案设置在所述绝缘层上，且所述源极图案通过第一过孔与所述导电沟道图案连接，所述漏极图案通过第二过孔与所述导电沟道图案连接。
10.根据权利要求9所述的薄膜晶体管，其特征在于，所述栅极绝缘层图案为三层结构图案，所述栅极绝缘层图案包括依次层叠布置的第一氮氧化硅层图案、氧化硅层图案和第二氮氧化硅层图案，所述第一氮氧化硅层图案和第二氮氧化硅层图案均为低含氢量的膜层。
11.根据权利要求10所述的薄膜晶体管，其特征在于，所述氧化硅层的厚度为0～1450埃，所述第一氮氧化硅层图案的厚度为50～100埃，所述第二氮氧化硅层图案的厚度为50～
100埃。
12.一种显示面板，其特征在于，所述显示面板包括权利要求9-11中所述的薄膜晶体管。
薄膜晶体管、薄膜晶体管的制备方法及显示面板
技术领域
[0001] 本申请涉及显示领域，具体涉及一种薄膜晶体管、薄膜晶体管的制备方法及显示面板。
背景技术
[0002] 目前，铟镓锌氧化物材料由于其优异的性能被广泛用于大尺寸、高性能有源矩阵有机发光二极体显示技术领域中的阵列基板的制备中。但是铟镓锌氧化物材料的特性主要依赖于相邻介质层中的氢元素含量，而铟镓锌氧化物材料的特性会直接影响到薄膜晶体管的阈值电压、迁移率以及信赖性等参数，所以现有一般采用具有低氢元素含量的SiO2材料作为绝缘介电层材料。
[0003] 近年来，由于SiO2材料的广泛应用，发现SiO2材料的介电常数较低，一定程度上限制了薄膜晶体管性能的提高和电容面积的降低，而且SiO2材料与金属材料的界面特性差，从而会有可能导致制程结构的破坏和失效。
[0005] 本申请提供一种薄膜晶体管、薄膜晶体管的制备方法及显示面板，可以解决现有的显示面板的绝缘介电层材料在具备低氢元素含量的前提下提高绝缘介电层材料的介电常数及其与铟镓锌氧化物材料的界面特性的技术问题。
[0006] 本申请提供一种薄膜晶体管的制备方法，所述制备方法包括：
[0010] 在所述栅极图案、所述栅极绝缘层图案、所述导电沟道图案以及所述基板上形成绝缘层，并在所述绝缘层上形成第一过孔和第二过孔；
[0011] 在所述绝缘层上形成源极图案以及漏极图案，所述源极图案通过所述第一过孔与所述导电沟道图案连接，所述漏极图案通过所述第二过孔与所述导电沟道图案连接。
[0012] 在本申请所提供的薄膜晶体管的制备方法中，所述在所述导电沟道图案以及所述基板上形成第一氧化硅层，并对所述第一氧化硅层进行等离子体原位处理，以形成第一氮氧化硅层的步骤之后，还包括：
[0013] 在所述第一氮氧化硅层上形成第二氧化硅层，并对所述第二氧化硅层进行等离子体原位处理，以在所述第一氮氧化硅层上依次形成氧化硅层以及第二氮氧化硅层；
[0014] 其中，所述在所述第一氮氧化硅层上形成栅极金属层，对所述栅极金属层以及所述第一氮氧化硅层进行刻蚀，以形成栅极图案以及栅极绝缘层图案的步骤，具体包括：在所述第二氮氧化硅层上形成栅极金属层，对所述栅极金属层、所述第二氮氧化硅层、所述氧化硅层以及所述第一氮氧化硅层进行刻蚀，以形成栅极图案以及三层结构的栅极绝缘层图案。
[0015] 在本申请所提供的薄膜晶体管的制备方法中，所述对所述第二氧化硅层进行等离子体原位处理，以在所述第一氮氧化硅层上依次形成氧化硅层以及第二氮氧化硅层的步骤，包括：调整环境温度、所述等离子气体的冲击力度和气体流量；
[0016] 采用所述等离子气体冲击所述第二氧化硅层表面；
[0017] 保持预设时间后，在所述第一氮氧化硅层上依次形成氧化硅层以及预设厚度的第二氮氧化硅层。
[0018] 在本申请所提供的薄膜晶体管的制备方法中，所述第一氮氧化硅层覆盖所述导电沟道图案，且所述第一氮氧化硅层的厚度为50～100埃。
[0019] 在本申请所提供的薄膜晶体管的制备方法中，所述对所述第一氧化硅层进行等离子体原位处理，以形成第一氮氧化硅层的步骤，包括：
[0020] 调整等离子气体的冲击力度和气体流量；
[0021] 采用所述等离子气体冲击所述第一氧化硅层表面，以使得所述第一氧化硅层靠近所述导电沟道图案一侧的表面以及所述第一氧化硅层靠近所述栅极金属图案一侧的表面均被氮化，以形成第一氮氧化硅层。
[0022] 在本申请所提供的薄膜晶体管的制备方法中，所述等离子气体包括N2O和N2中的至少一种。
[0023] 在本申请所提供的薄膜晶体管的制备方法中，所述第一氮氧化硅层覆盖所述导电沟道图案，且所述第一氮氧化硅层的厚度为50～100埃。
[0024] 在本申请所提供的薄膜晶体管的制备方法中，所述在所述第一氮氧化硅层上形成栅极金属层，对所述栅极金属层以及所述第一氮氧化硅层进行刻蚀，以形成栅极图案以及栅极绝缘层图案的步骤，包括：
[0025] 在所述第一氮氧化硅层上形成栅极金属层，以一光罩为掩膜对所述栅极金属层进行湿法蚀刻工艺，形成所述栅极金属层图案；
[0026] 以所述栅极金属层图案为掩膜，且以所述光罩为掩膜对所述栅极绝缘层进行干法蚀刻工艺，形成所述栅极绝缘层图案。
[0027] 本申请还提供一种薄膜晶体管，包括：
[0028] 基板；
[0029] 缓冲层，所述缓冲层设置在所述基板上
[0030] 导电沟道层图案，所述导电沟道层图案在所述缓冲层上；
[0031] 栅极绝缘层图案，所述栅极绝缘层图案设置在所述导电沟道层图案上，且所述栅极绝缘层图案包括第一氮氧化硅层图案，所述第一氮氧化硅层图案为低含氢量的膜层；
[0032] 栅极金属层图案，所述栅极金属层图案设置在所述栅极绝缘层图案上；
[0033] 绝缘层，所述绝缘层设置在所述栅极金属层图案上，且所述绝缘层覆盖所述栅极金属层图案、所述栅极绝缘层图案和所述导电沟道层图案；
[0034] 源/漏极图案，所述源/漏极图案设置在所述绝缘层上，且所述源极图案通过第一过孔与所述导电沟道图案连接，所述漏极图案通过第二过孔与所述导电沟道图案连接。
[0035] 在本申请所提供的薄膜晶体管中，所述栅极绝缘层图案为三层结构图案，所述栅极绝缘层图案包括依次层叠布置的第一氮氧化硅层图案、氧化硅层图案和第二氮氧化硅层图案，所述第一氮氧化硅层图案和第二氮氧化硅层图案均为低含氢量的膜层。
[0036] 在本申请所提供的薄膜晶体管中，所述氧化硅层的厚度为0～1450埃，所述第一氮氧化硅层图案的厚度为50～100埃，所述第二氮氧化硅层图案的厚度为50～100埃。
[0037] 本申请还提供一种显示面板，所述显示面板包括以上所述的薄膜晶体管。
[0038] 在本申请提供的薄膜晶体管、薄膜晶体管的制备方法及显示面板中，通过采用等离子体原位处理技术，把氧化硅材料转换为氮氧化硅材料，从而使与导电沟道层和栅极金属层接触的栅极绝缘层的上下界面均为含氢量低的氮氧化硅材料，从而解决了在满足绝缘介电层材料具备低氢元素含量的前提下提高绝缘介电层材料的介电常数及其与金属材料的界面特性的技术问题。附图说明
[0039] 为了更清楚地说明本申请中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0040] 图1为本申请实施例提供的薄膜晶体管的制备方法的流程示意图；
[0041] 图2为本申请实施例提供的薄膜晶体管的制备方法的第一子流程示意图；
[0042] 图3为本申请实施例提供的薄膜晶体管的制备方法的第二子流程示意图；
[0043] 图4为本申请实施例提供的薄膜晶体管的制备方法的另一流程示意图；
[0044] 图5为本申请实施例提供的薄膜晶体管的制备方法的第三子流程示意图；
[0045] 图6为本申请实施例提供的薄膜晶体管形成栅极绝缘层图案和栅极金属层图案时的结构示意图；
[0046] 图7为本申请实施例提供的薄膜晶体管的结构示意图；
[0047] 图8为本申请实施例提供的薄膜晶体管的另一结构示意图；
[0048] 图9为本申请实施例提供的显示面板的结构示意图；
[0049] 图10为本申请实施例提供的显示面板的另一结构示意图。
具体实施方式
[0050] 下面将结合本申请实施方式中的附图，对本申请中的技术方案进行清楚、完整地描述。显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
[0051] 请参阅图1，图1为本申请实施例提供的薄膜晶体管的制备方法的流程示意图。如图1所示，本申请实施例提供的薄膜晶体管的制备方法，包括以下步骤：101、提供一基板，在基板上依次形成缓冲层和导电沟道图案；102、在导电沟道图案以及基板上形成第一氧化硅层，并对第一氧化硅层进行等离子体原位处理，以形成第一氮氧化硅层；103、在第一氮氧化硅层上形成栅极金属层，对栅极金属层以及第一氮氧化硅层进行刻蚀，以形成栅极图案以及栅极绝缘层图案；104、在栅极图案、栅极绝缘层图案、导电沟道图案以及基板上形成绝缘层，并在绝缘层上形成第一过孔和第二过孔；105、在绝缘层上形成源极图案以及漏极图案，源极图案通过第一过孔与导电沟道图案连接，漏极图案通过第二过孔与导电沟道图案连接。
[0052] 可以理解的，栅极一般采用的是金属材料，其中铜金属材料应用的最多，绝缘层与组成栅极之间的黏附特性主要体现在绝缘层材料和栅极材料之间的接触特性，而因为绝缘层材料和栅极材料在热沉积过程中会产生应力不匹配的问题，如果绝缘层材料和栅极材料之间的黏附力差距较大就会导致大面积栅极材料脱落，从而导致制程结构破坏和失效；而栅极绝缘层图案的上下界面都是SiON材料，栅极绝缘层与栅极相接触的是SiON材料，而SiON材料与现在采用的SiO2材料相比，SiON材料与金属材料之间的黏附特性高于SiO2材料与金属材料之间的黏附特性。
[0053] 可以理解的，导电沟道层作为薄膜晶体管器件的核心，在载流子传输过程中，导电沟道层材料与绝缘层材料之间的界面特性会影响载流子的传输，因为在施加正向偏压的过程中载流子传输沟道是在导电沟道层与栅极绝缘层相接触的界面形成的，本申请栅极绝缘层与导电沟道层接触的界面处是由SiON材料形成的，与SiO2材料相比，SiON材料具有更高的介电常数，因此本申请栅极绝缘层与导电沟道层接触的界面处具备更低的界面态浓度，也就是具备更低的缺陷浓度，而高的缺陷浓度会在载流子传输过程中产生缺陷散射，降低迁移率，此外高的缺陷密度会降低薄膜晶体管器件亚阈摆幅，影响薄膜晶体管器件的开关特性，所以本申请采用SiON材料作为栅极绝缘层与导电沟道层接触的界面处的组成，能够防止缺陷散射的发生，可以调高迁移率和薄膜晶体管器件亚阈摆幅，不会影响到薄膜晶体管器件的开关特性。
[0054] 其中，可以理解的，导电沟道层相邻介质层中的氢含量也会影响到薄膜晶体管的阈值电压、迁移率以及信赖性等参数，所以需要选择低含氢量的在现有的技术中形成SiNO材料基本都是采用的化学沉积法，而本申请采用的是等离子体原位处理形成的SiNO材料，具体的做法就是先采用化学沉积法形成SiO2材料薄膜，然后用含有氮元素的等离子气体处理SiO2材料薄膜，从而使SiO2材料转换为SiNO材料。在采用化学沉积法形成SiNO材料时，一般采用的SiH4+NH3的反应气体；采用化学沉积法形成SiO2材料时，一般采用的SiH4+N2O的反应气体；在采用等离子体原位处理技术使SiO2材料转换为SiNO材料的过程中，采用含有氮元素的等离子气体一般为N2O和N2中的至少一种。所以采用本申请所制得的SiNO材料与采用化学沉积法所制得的SiNO材料相比，其中氢元素的并入量不高，所以能够满足绝缘介电层材料具备低氢元素的前提。
[0055] 具体地，请参阅图1、图2，图2为本申请实施例提供的薄膜晶体管的制备方法的第一子流程示意图。结合图1、图2所示，步骤102具体包括：1021、在导电沟道图案以及基板上形成第一氧化硅层；1022、调整等离子气体的冲击力度和气体流量；1023、采用等离子气体冲击第一氧化硅层表面，以使得所述第一氧化硅层靠近所述导电沟道图案一侧的表面以及所述第一氧化硅层靠近所述栅极金属图案一侧的表面均被氮化，以形成第一氮氧化硅层。
[0056] 其中，等离子气体包括N2O和N2中的至少一种，当然采用别的气体比如NH3也能够使SiO2材料转换为SiNO材料，但是与使用N2O和N2相比，采用NH3作为等离子气体所制得的SiNO材料中，含氢量会高。所以本申请是采用N2O和N2作为等离子气体来使SiO2材料转换为SiNO材料，而在处理过程中，影响SiNO材料中氢元素含量的因素还包括等离子气体的冲击力度，气体流量以及冲击时间，所以本申请了精确控制等离子气体的冲击力度和气体流量以及冲击时间，使形成的SiNO材料中含氢量达到最低。
[0057] 其中，在一种实施方式中，第一氮氧化硅层的厚度为50～100埃，所述第一氮氧化硅层覆盖导电沟道层。
[0058] 具体地，请参阅图1、图3，图3为本申请实施例提供的薄膜晶体管的制备方法的第二子流程示意图。结合图1、图3所示，步骤103具体包括：1031、在第一氮氧化硅层上形成栅极金属层；1032、以一光罩为掩膜对所述栅极金属层进行湿法蚀刻工艺，形成所述栅极金属层图案，1033、以所述栅极金属层图案为掩膜，且以所述光罩为掩膜对所述栅极绝缘层进行干法蚀刻工艺，形成所述栅极绝缘层图案。
[0059] 其中，可以理解的，因为栅极绝缘层图案和栅极金属层图案是采用同一光罩形成的，其中，光罩包括透光区和位于透光区两侧的遮光区，所以透光区在基板的正投影与栅极绝缘层图案在基板的正投影重合，透光区在基板的正投影与栅极金属层图案在基板的正投影重合。
[0060] 进一步地，请参阅图4，图4为本申请实施例提供的薄膜晶体管的制备方法的另一流程示意图，如图5所示，本申请实施例提供的薄膜晶体管的制备方法，包括以下步骤：201、提供一基板，在基板上依次形成缓冲层和导电沟道图案；202、在导电沟道图案以及基板上形成第一氧化硅层，并对第一氧化硅层进行等离子体原位处理，以形成第一氮氧化硅层；203、在第一氮氧化硅层上形成第二氧化硅层，并对第二氧化硅层进行等离子体原位处理，以在第一氮氧化硅层上依次形成氧化硅层以及第二氮氧化硅层；204、在第二氮氧化硅层上形成栅极金属层，对栅极金属层、第二氮氧化硅层、氧化硅层以及第一氮氧化硅层进行刻蚀，以形成栅极图案以及三层结构的栅极绝缘层图案；205、在栅极图案、栅极绝缘层图案、导电沟道图案以及基板上形成绝缘层，并在绝缘层上形成第一过孔和第二过孔；206、在绝缘层上形成源极图案以及漏极图案，源极图案通过第一过孔与导电沟道图案连接，漏极图案通过第二过孔与导电沟道图案连接。
[0061] 具体地，请参阅图1、图5，图5为本申请实施例提供的薄膜晶体管的制备方法的第三子流程示意图。结合图1、图3所示，步骤203具体包括：2031、在第一氮氧化硅层上形成第二氧化硅层；2032、调整环境温度、等离子气体的冲击力度和气体流量；2033、采用等离子气体冲击第二氧化硅层表面；2034、保持预设时间后，在第一氮氧化硅层上依次形成氧化硅层以及预设厚度的第二氮氧化硅层。
[0062] 其中，第一氮氧化硅层的厚度为50～100埃，氧化硅层的厚度为0～1450埃，第二氮氧化硅层的厚度为50～100埃。可以理解的，形成的第二氮氧化硅层的厚度可以通过环境温度、等离子气体的冲击力度、以及冲击时间这些处理参数来调控。
[0063] 进一步地，请参阅图6，图6为本申请实施例提供的薄膜晶体管形成栅极绝缘层图案和栅极金属层图案时的结构示意图。如图6所示，本申请实施例形成栅极绝缘层图案和栅极金属层图案时的薄膜晶体管包括包括基板301、缓冲层302、导电沟道层图案303、栅极绝缘层图案304、栅极金属层图案305。
[0064] 其中，缓冲层302设置在基板301上，导电沟道层图案303在缓冲层302上，栅极绝缘层图案304设置在导电沟道层图案303上，且栅极金属层图案304为三层叠加的结构，栅极金属层图案304包括依次层叠设置的第一氮氧化硅层图案3041、氧化硅层图案3042和第二氮氧化硅层图案3043，栅极金属层图案305设置在栅极绝缘层图案304上。
[0065] 其中，可以理解的，实际形成的栅极金属层图案305和栅极绝缘层图案304之间有些不同，栅极金属层图案305小于栅极绝缘层304图案。虽然栅极金属层图案305和栅极绝缘层图案304都是采用的同一光罩，是在相同的光阻掩膜条件下形成的，但是采用的是不同的处理方式，形成栅极金属层图案305的方式为湿法蚀刻，而形成栅极绝缘层图案304的方法为干法等离体蚀刻，因为在相同的光阻掩膜条件下，因为湿法蚀刻的侧向蚀刻速率与横向蚀刻速率相差不大，所以湿法蚀刻与干法蚀等离体刻相比，因其自身的各向同性的特性会导致更大的图形尺寸损失，从而导致最终形成的栅极金属层图案305会小于栅极绝缘层图案304。
[0066] 其中，在一种实施方式中，在形成栅极金属层图案305后，还可以对没有被栅极绝缘层图案304保护的导电沟道层图案303处理，形成N+导体区域，用作与源极和漏极连接；其中是N+导体区域是采用等离子冲击的方式来形成的，具体来说，是通过采用惰性气体作为处理气体，来对没有被栅极绝缘层图案304保护的导电沟道层图案303进行物理轰击作用，从而形成N+导体区域，其中，作为处理气体的惰性气体一般采用氦。被栅极绝缘层图案304保护的导电沟道层图案303不做处理，作为薄膜晶体管沟道
[0067] 在本申请提供的薄膜晶体管的制备方法中，通过采用等离子体原位处理技术，把氧化硅材料转换为氮氧化硅材料，从而使与导电沟道层和栅极金属层接触的栅极绝缘层的上下界面均为含氢量低的氮氧化硅材料，从而解决了在满足绝缘介电层材料具备低氢元素含量的前提下提高绝缘介电层材料的介电常数及其与金属材料的界面特性的技术问题。
[0068] 请参阅图7，图7为本申请实施例提供的薄膜晶体管的结构示意图。如图7所示，本申请实施例提供的薄膜晶体管包括基板401、缓冲层402、导电沟道层图案403、栅极绝缘层图案404、栅极金属层图案405、绝缘层406、源极图案407和漏极图案408。
[0069] 其中，缓冲层402设置在基板401上，导电沟道层图案03在缓冲层402上，栅极绝缘层图案404设置在导电沟道层图案403上，且栅极金属层图案404为三层叠加的结构，栅极金属层图案404包括依次层叠设置的第一氮氧化硅层图案4041、氧化硅层图案4042和第二氮氧化硅层图案4043，栅极金属层图案405设置在栅极绝缘层图案04上，绝缘层406设置在栅极金属层图案405上，且绝缘层406覆盖栅极金属层图案405、栅极绝缘层图案04和导电沟道层图案403，源极图案407和漏极图案408均设置在绝缘层406上，且源极图案407通过第一过孔4071与导电沟道图案403连接，漏极图案408通过第二过孔4081与导电沟道图案403连接。
[0070] 其中，可以理解的，构成第一氮氧化硅层图案4041和第二氮氧化硅层图案4043的材料的含氢量都很低，可以避免因含氢量高造成的阈值电压的负偏现象，而且还能够提高薄膜晶体管的迁移率以及信赖性。
[0071] 其中，在一种实施方式中，栅极绝缘层图案404的厚度为100～1500埃，第一氮氧化硅层图案4041的厚度为50～100埃，第二氮氧化硅层图案3043的厚度为50～100埃。
[0072] 其中，在一种实施方式中，缓冲层402的材料包括Si3N4、SiO2和SiON中的至少一种；缓冲层402可以是单层膜，也可以是双层膜；缓冲层的厚度为1000～5000埃；缓冲层402的具体限定，可以由工艺要求来确定。
[0073] 其中，在一种实施方式中，导电沟道层图案403的材料包括铟镓锌氧化物、氧化铟锡锌和铟镓锌锡氧化物中的一种，当然也可以选择其他的材料，具体选择哪种材料来形成导电沟道层图案403由具体的工艺要求决定；导电沟道层图案403的厚度为100～1000埃。
[0075] 其中，在一种实施方式中，绝缘层406的厚度为3000～10000埃。
[0076] 其中，在一种实施方式中，源极图案407和漏极图案408采用的是双层金属结构，构成源极图案407和漏极图案408的材料为钼和铜、钛和铜或钼钛合金和铜中的一种；源极图案407的厚度为2000～8500埃，漏极图案407的厚度为2000～8500埃。
[0077] 请参阅图8，图8为本申请实施例提供的薄膜晶体管的另一结构示意图。如图8所示，本申请实施例提供的薄膜晶体管包括基板501、缓冲层502、导电沟道层图案503、栅极绝缘层图案504、栅极金属层图案505、绝缘层506、源极图案507和漏极图案508。
[0078] 其中，缓冲层502设置在基板501上，导电沟道层图案503在缓冲层502上，栅极绝缘层图案504设置在导电沟道层图案503上，且栅极绝缘层图案504为低含氢量的氮氧化硅膜层，栅极金属层图案505设置在栅极绝缘层图案504上，绝缘层506设置在栅极金属层图案505上，且绝缘层506覆盖栅极金属层图案505、栅极绝缘层图案504和导电沟道层图案503，源极图案507和漏极图案508均设置在绝缘层506上，且源极图案507通过第一过孔5071与导电沟道图案503连接，漏极图案508通过第二过孔5081与导电沟道图案503连接。
[0079] 其中，可以理解的，图8中所示的薄膜晶体管与图7中所示的薄膜晶体管的区别在于，栅极绝缘层图案504只有一层含氢量低的氮氧化硅材料构成，栅极金属层图案404为三层叠加的结构，包括依次层叠设置的第一氮氧化硅层图案4041、氧化硅层图案4042和第二氮氧化硅层图案4043。图8中所示的薄膜晶体管与图7中所示的薄膜晶体管相比，能够更好的解决在满足绝缘介电层材料具备低氢元素含量的前提下提高绝缘介电层材料的介电常数及其与金属材料的界面特性的技术问题，也能够达到更好的技术效果，但是由于等离子体受限于N原子在SiO2膜层中的扩散深度，无法在单次处理过程中形成足够厚度的SiON层，而如果栅极绝缘层厚度过低的话，就会大幅度限制薄膜晶体管在工作中的栅极击穿电压，导致薄膜晶体管更容易失效，就算采用多次等离子体原位处理的方式来进行累加SiON的厚度可以实现一定厚度的SiON材料作为栅极绝缘层，但是采用这种方法，也会存在制程时间增加，制程流程复杂的劣势。
[0080] 在本申请实施例所形成的薄膜晶体管中，通过采用等离子体原位处理技术，把氧化硅材料转换为氮氧化硅材料，从而使与导电沟道层和栅极金属层接触的栅极绝缘层的上下界面均为含氢量低的氮氧化硅材料，从而解决了在满足绝缘介电层材料具备低氢元素含量的前提下提高绝缘介电层材料的介电常数及其与金属材料的界面特性的技术问题。
[0081] 请参阅图9，图9为本申请实施例提供的显示面板的结构示意图。如图9所示，本申请实施例提供的显示面板包括基板601、缓冲层602、导电沟道层图案603、栅极绝缘层图案604、栅极金属层图案605、绝缘层606、源极图案607、漏极图案608、钝化层609、平坦层610、阳极图案611、有机层612和发光层图案613。
[0082] 其中，缓冲层602设置在基板601上，导电沟道层图案603在缓冲层602上，栅极绝缘层图案604设置在导电沟道层图案603上，栅极金属层图案605设置在栅极绝缘层图案604上栅极金属层图案605设置在栅极绝缘层图案604上，绝缘层606设置在栅极金属层图案605上，且绝缘层606覆盖栅极金属层图案605、栅极绝缘层图案604和导电沟道层图案603，源极图案607和漏极图案608均设置在绝缘层606上，且源极图案607通过第一过孔6071与导电沟道图案603连接，漏极图案608通过第二过孔6081与导电沟道图案603连接，钝化层609设置在源极图案607和漏极图案608上，且覆盖源极图案607和漏极图案608，平坦层610设置在钝化层609上，阳极图案611设置在平坦层610上，且阳极图案611通过第三过孔6111与漏极图案608连接，有机层612设置在阳极图案611上，有机层612设置有通槽6121，发光层图案613设置在通槽6121中，且与阳极图案611连接。
[0083] 其中，在一种实施方式中，构成钝化层609的材料为SiO2薄膜；钝化层609的厚度为1000～5000埃。
[0084] 其中，在一种实施方式中，平坦层610可以为相同成分的光阻层，也可以为不同成分的光阻层，且平坦层610的厚度为10000～20000埃。
[0085] 其中，在一种实施方式中，阳极图案611的材料可以为氧化铟锡，且阳极图案611的厚度为500～1000埃。
[0086] 其中，在一种实施方式中，有机层612可以为相同成分的光阻层，也可以为不同成分的光阻层，且有机层612的厚度为10000～20000埃。
[0087] 请参阅图10，图10为本申请实施例提供的显示面板的另一结构示意图。如图10所示，本申请实施例提供的显示面板包括基板701、缓冲层702、导电沟道层图案703、栅极绝缘层图案704、栅极金属层图案705、绝缘层706、源极图案707、漏极图案708、钝化层709、平坦层710、阳极图案711、有机层712和发光层图案713。
[0088] 其中，缓冲层702设置在基板701上，导电沟道层图案703在缓冲层702上，栅极绝缘层图案704设置在导电沟道层图案703上，栅极金属层图案504为三层叠加的结构，栅极金属层图案704包括依次层叠设置的第一氮氧化硅层图案7041、氧化硅层图案7042和第二氮氧化硅层图案7043，栅极金属层图案705设置在栅极绝缘层图案704上栅极金属层图案705设置在栅极绝缘层图案704上，绝缘层706设置在栅极金属层图案705上，且绝缘层706覆盖栅极金属层图案705、栅极绝缘层图案704和导电沟道层图案703，源极图案707和漏极图案708均设置在绝缘层707上，且源极图案707通过第一过孔7071与导电沟道图案703连接，漏极图案708通过第二过孔7081与导电沟道图案703连接，钝化层709设置在源极图案707和漏极图案708上，且覆盖源极图案707和漏极图案708，平坦层710设置在钝化层709上，阳极图案711设置在平坦层710上，且阳极图案711通过第三过孔7111与漏极图案708连接，有机层712设置在阳极图案711上，有机层712设置有通槽7121，发光层图案713设置在通槽7121中，且与阳极图案711连接。
[0089] 在本申请实施例所形成的显示面板中，通过采用等离子体原位处理技术，把氧化硅材料转换为氮氧化硅材料，从而使与导电沟道层和栅极金属层接触的栅极绝缘层的上下界面均为含氢量低的氮氧化硅材料，从而解决了在满足绝缘介电层材料具备低氢元素含量的前提下提高绝缘介电层材料的介电常数及其与金属材料的界面特性的技术问题。
[0090] 以上对本申请实施方式提供了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 具有改进的耐刮擦/耐磨性和疏油性质的用于玻璃的涂层 | 2020-05-08 | 306 |
| 柔性OLED器件制备方法、柔性OLED器件及显示装置 | 2020-05-08 | 204 |
| 碳纤维增强复合材料微孔的加工系统及加工工艺 | 2020-05-11 | 303 |
| 一种顶发射型显示面板及制作方法 | 2020-05-11 | 71 |
| CMOS薄膜晶体管及其制备方法、显示面板 | 2020-05-08 | 672 |
| 显示装置和制造显示装置的方法 | 2020-05-08 | 89 |
| 有机发光显示器件及其制备方法、显示装置 | 2020-05-11 | 768 |
| 一种橡胶塑料制品等离子体表面处理机 | 2020-05-11 | 143 |
| 阵列基板及其制备方法、显示面板 | 2020-05-08 | 507 |
| 一种低温等离子切开刀手术系统 | 2020-05-08 | 490 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈