플라즈마 디스플레이 패널의 구동 장치{Driving Apparatus for Plasma Display Panel}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도.

도 3은 종래 플라즈마 디스플레이 패널의 구동 장치에 의해 발생되는 구동파형을 나타낸 도.

도 4는 종래 플라즈마 디스플레이 패널의 구동 장치를 설명하기 위한 도.

도 5는 본 발명의 플라즈마 디스플레이 패널의 구동 장치의 구성을 설명하기 위한 도.

도 6은 도 5의 본 발명의 플라즈마 디스플레이 패널의 구동 장치의 동작을 설명하기 위한 도.

도 7a 내지 도 7b는 도 5의 본 발명의 플라즈마 디스플레이 패널의 구동 장치에서 셋업 및 스캔기준전압 공급부의 동작을 보다 상세히 설명하기 위한 도.

도 8은 본 발명의 플라즈마 디스플레이 패널의 구동 장치의 또 다른 구성을 설명하기 위한 도.

<도면의 주요 부분에 대한 부호의 설명>

500 : 에너지 회수회로부 510 : 셋다운 공급부

520 : 부극성 스캔 전압 공급부 530 : 스캔 드라이브 집적회로

540 : 셋업 및 스캔기준전압 공급부 541 : 셋업 캐패시터

542 : 셋업/스캔 공통 스위치 543 : 셋업 선택부

544 : 스캔 선택부 545 : 에너지 경로 선택부

546 : 역전류 방지부 Qb : 블로킹 스위치

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 보다 상세하게는 리셋 기간의 셋업 기간에 스캔 전극으로 셋업 펄스를 공급하고, 어드레스 기간에 스캔 전극으로 스캔기준전압을 공급하기 위한 셋업 펄스 공급부를 개선한 플라즈마 디스플레이 패널의 구동 장치에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.

전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.

후면 패널(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.

이러한 구조의 플라즈마 디스플레이 패널에서 화상 계조를 구현하는 방법은 다음 도 2와 같다.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.

도 2에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.

각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차이에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2 ⁿ (단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다.

이러한 일반적인 화상 계조 표현 방법에 따른 종래 플라즈마 디스플레이 패 널의 구동 방법을 살펴보면 다음 도 3과 같다.

도 3은 종래 플라즈마 디스플레이 패널의 구동 장치에 의해 발생되는 구동파형을 나타낸 도면이다.

도 3에 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.

리셋 기간에 있어서, 셋업 기간에는 모든 스캔 전극들에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.

셋다운 기간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.

어드레스 기간에는 부극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스 전극에 정극성의 데이터 펄스가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 기간과 어드레스 기간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.

서스테인 기간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.

서스테인 방전이 완료된 후, 소거 기간에서는 펄스폭과 전압레벨이 작은 소거 램프파형(Ramp-ers)의 전압이 서스테인 전극에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시키게 된다.

이러한 구동 파형을 발생시키기 위한 종래의 플라즈마 디스플레이 패널의 구동 장치를 살펴보면 다음 도 4와 같다.

도 4는 종래 플라즈마 디스플레이 패널의 구동 장치를 설명하기 위한 도면이다.

도 4를 살펴보면, 종래의 플라즈마 디스플레이 패널의 구동장치는 에너지 회수회로부(300), 드라이브 집적회로(350), 셋업 공급부(310), 셋다운 공급부(330), 부극성 스캔전압 공급부(320), 스캔기준전압 공급부(340)와, 셋업 공급부(310)와 드라이브 집적회로(350) 사이에 접속되는 제 7 스위치(Q7) 및 셋업 공급부(310)와 에너지 회수회로(300) 사이에 접속되는 제 6 스위치(Q6)를 구비한다.

드라이브 집적회로(52)는 푸쉬풀(push/pull) 형태로 접속되며 에너지 회수회로(300), 셋업 공급부(310), 셋다운 공급부(330), 부극성 스캔전압 공급부(320) 및 스캔기준전압 공급부(340)로부터 전압신호가 입력되는 제 12 및 제 13 스위치들(Q12, Q13)로 구성된다. 제 12 및 제 13 스위치들(Q12, Q13) 사이의 출력라인은 패널(Cp)의 스캔전극라인들(Y1 내지 Ym) 중 어느 하나에 접속된다.

에너지 회수회로(300)는 패널(Cp)로부터 회수되는 에너지를 회수하고, 패널(Cp)로 서스테인 전압(Vs)을 공급한다.

부극성 스캔전압 공급부(320)는 어드레스 기간에서 스캔전극라인(Y1 내지 Ym)으로 -Vy의 전압 크기를 갖는 스캔 펄스(Sp)를 공급한다.

스캔기준전압 공급부(340)는 어드레스 기간에 스캔전극라인(Y1 내지 Ym)으로 스캔기준전압(Vsc)을 공급한다.

셋다운 공급부(330)는 리셋 기간의 셋다운 기간에 스캔전극라인(Y1 내지 Ym)으로 하강 램프 펄스를 공급한다.

셋업 공급부(310)는 리셋 기간의 셋업 기간에서 상승 램프(Ramp-Up) 펄스를 스캔전극라인(Y1 내지 Ym)으로 공급한다.

한편, 이와 같은 종래의 구동장치에서는 스위칭 소자로서 FET(Field Effect Transistor)를 사용한다. 이러한 FET는 단가가 상대적으로 고가이기 때문에 플라즈마 디스플레이 패널의 구동 장치의 제조 단가를 상승시키는 주요 요인이 된다. 따 라서 전술한 도 4의 종래의 플라즈마 디스플레이 패널의 구동 장치는 사용되는 FET의 개수가 상대적으로 많아 제조단가가 상승하는 문제점이 있다.

또한, 전술한 바와 같은 종래의 플라즈마 디스플레이 패널의 구동 장치는 제 1 노드(n1) 및 제 2 노드(n2)에 각각 인가되는 전압의 전압차가 크게 발생되기 때문에 높은 내압을 가지는 제 7스위치(Q7)를 사용함으로써 제조비용이 상승한다는 문제점이 있다.

여기서, 제 7 스위치(Q7)는 제 6 스위치(Q6)와 서로 다른 방향의 내부 다이오드를 구비하여 제 2 노드(n2)에 인가되는 전압이 제 6 스위치(Q6)의 내부 다이오드 및 제 4 스위치(Q4)의 내부 다이오드를 경유하여 그라운드 레벨(GND)로 공급되는 것을 방지하게 된다. 한편, 셋다운 기간 동안 제 1 노드(n1)에는 Vs의 전압이 인가되고, 제 2 노드(n2)에는 스캔펄스(Sp)의 전압(-Vy)이 인가되게 된다. 여기서, Vs의 전압이 대략 180V로 설정되고 스캔펄스의 전압(-Vy)이 -70V로 설정된다면 제 7스위치(Q7)는 대략 250V(실제 구동전압 마진을 감안하여 대략 300V 정도의 내압을 가져야 한다. 즉, 종래에는 제 7 스위치(Q7)로 높은 내압을 가지는 스위칭 소자를 설치하여야 하기 때문에 제조비용이 상승되는 문제점이 있다.

또한, 제 6 스위치(Q6) 및 제 7 스위치(Q7)에는 리셋 전압 및 서스테인 전압이 통과하게 되어 셋업파형을 인가하는 리셋전압 이상의 고 내압 스위치여야 하므로 비용이 상승됨과 아울러 열 발생과 에너지 손실이 크다는 문제점이 발생한다.

이러한 문제점을 해결하기 위해 본 발명은 사용되는 FET의 개수를 줄여 제조 단가를 저감시키는 플라즈마 디스플레이 구동 장치를 제공하는데 그 목적이 있다.

상기한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동 장치는 스캔 드라이브 집적회로(Scan Drive IC)를 통해 플라즈마 디스플레이 패널의 스캔 전극에 서스테인 전압(Vs)을 공급하고, 스캔 전극으로부터 무효 에너지를 회수하는 에너지 회수회로부와, 스캔 드라이브 집적회로를 통해 에너지 회수회로부가 공급하는 서스테인 전압(Vs)과 스캔기준전압원이 공급하는 스캔기준전압(Vsc)으로 리셋 기간의 셋업 기간에 스캔 전극으로 상승 램프 펄스(Ramp-Up)를 포함하는 셋업 펄스를 공급하고, 어드레스 기간에서는 스캔 전극으로 상기 스캔기준전압(Vsc)을 공급하는 셋업 및 스캔기준전압 공급부와, 스캔 드라이브 집적회로를 통해 리셋 기간의 셋업 기간 이후의 셋다운 기간에 스캔 전극으로 하강 램프 펄스(Ramp-Down)를 포함하는 셋다운 펄스를 공급하는 셋다운 공급부 및 스캔 드라이브 집적회로를 통해 리셋 기간 이후의 어드레스 기간에 스캔 전극에 스캔기준전압으로부터 하강하는 스캔 펄스(Sp)를 공급하는 부극성 스캔 전압 공급부를 포함하는 것을 특징으로 한다.

또한, 에너지 회수회로부와 셋다운 공급부 사이에는 스캔 전극으로 스캔 펄스가 공급될 때 에너지 회수회로부와 셋다운 공급부 사이의 전기적 접속을 차단하는 블로킹(Blocking) 스위치가 더 포함되는 것을 특징으로 한다.

또한, 셋업 및 스캔기준전압 공급부는 스캔 드라이브 집적회로를 통해 셋업 기간에 서스테인 전압(Vs)으로부터 서스테인 전압(Vs)과 스캔기준전압(Vsc)의 합까 지 점진적으로 상승하는 셋업 펄스를 스캔 전극으로 공급하는 것을 특징으로 한다.

또한, 셋업 및 스캔기준전압 공급부는 에너지 회수회로부가 공급하는 서스테인 전압(Vs)이 저장되는 셋업 캐패시터와, 드레인(Drain)이 셋업 캐패시터와 스캔기준전압원과 공통연결되고, 소스(Source)가 스캔 드라이브 집적회로와 연결되고, 리셋 기간의 셋업 기간에서 온(On) 되어 스캔 전극으로 서스테인 전압으로부터 점진적으로 상승하는 셋업 펄스가 공급되도록 하고, 어드레스 기간에서 온 되어 스캔 전극으로 스캔기준전압을 공급하도록 하는 셋업/스캔 공통 스위치와, 셋업/스캔 공통 스위치의 게이트(Gate) 단자에 연결된 셋업 선택부 및 셋업/스캔 공통 스위치의 케이트 단자에 셋업 선택부와 병렬로 연결된 스캔 선택부를 포함하는 것을 특징으로 한다.

또한, 스캔기준전압원과 셋업/스캔 공통 스위치의 드레인 사이에는 셋업/스캔 공통 스위치로부터 스캔기준전압원으로 흐르는 역전류를 차단하는 역전류 방지부가 더 포함되는 것을 특징으로 한다.

또한, 셋업 선택부는 일단이 셋업/스캔 공통 스위치의 게이트와 연결되고, 타단으로는 리셋기간의 셋업 기간에서 스캔 전극으로 셋업 펄스를 공급하기 위한 셋업 선택 신호가 공급되는 가변 저항과, 애노드(Anode)가 가변저항의 일단에 접속되고, 캐소드(Cathode)가 가변저항의 타단에 접속되는 제 1 다이오드를 포함하는 것을 특징으로 한다.

또한, 스캔 선택부는 셋업/스캔 공통 스위치의 케이트 단자에 셋업 선택부와 병렬로 연결된 제 2 다이오드를 포함하되, 제 2 다이오드의 캐소드는 셋업/스캔 공 통 스위치의 게이트 및 셋업 선택부와 공통연결되고, 애노드로는 어드레스 기간에서 스캔 전극으로 스캔기준전압을 공급하기 위한 스캔기준전압 선택 신호가 공급되는 것을 특징으로 한다.

또한, 셋업 선택부는 일단이 셋업/스캔 공통 스위치의 게이트와 연결되는 가변 저항과, 캐소드가 가변저항의 타단과 연결되고, 애노드로는 리셋기간의 셋업 기간에서 스캔 전극으로 셋업 펄스를 공급하기 위한 셋업 선택 신호가 공급되는 제 1 다이오드를 포함하는 것을 특징으로 한다.

또한, 스캔 선택부는 이미터(Emitter) 단자가 셋업/스캔 공통 스위치의 케이트 단자와 연결되고, 컬렉터(Collector) 단자가 셋업/스캔 공통 스위치의 소스 단자 사이에 접속된 제어신호 선택 스위치와, 캐소드가 제어신호 선택 스위치의 이미터 단자와 제어신호 선택 스위치의 베이스(Base)와 공통연결되고, 애노드로는 어드레스 기간에서 스캔 전극으로 스캔기준전압을 공급하기 위한 스캔기준전압 선택 신호가 공급되는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널의 구동 장치를 상세히 설명한다.

도 5는 본 발명의 플라즈마 디스플레이 패널의 구동 장치의 구성을 설명하기 위한 도면이다.

도 5를 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 구동 장치는 에너지 회수회로부(500)와, 셋업 및 스캔기준전압 공급부(540)와, 셋다운 공급부(510)와, 부극성 스캔 전압 공급부(520)와, 스캔 드라이브 집적회로(Scan Drive IC, 530)를 포함한다.

여기서, 전술한 에너지 회수회로부(500)와 셋다운 공급부(510) 사이의 전압 차이가 상대적으로 크게 된다. 이에 따라 에너지 회수회로부(500)와 셋다운 공급부(510) 사이에 스캔 전극라인(Y1 내지 Ym)으로 스캔 펄스가 공급될 때 에너지 회수회로부(500)와 셋다운 공급부(510) 사이의 전기적 접속을 차단하는 블록킹 스위치(Qb)가 더 포함되는 것이 바람직하다.

전술한 스캔 드라이브 집적회로(530)는 푸쉬풀(push/pull) 형태로 접속되며 에너지 회수회로부(500), 셋업 및 스캔기준전압 공급부(540), 셋다운 공급부(510) 및 부극성 스캔 전압 공급부(520)로부터 전압신호가 입력되는 제 7 및 제 8 스위치들(Q7, Q8)로 구성된다. 제 7 및 제 8 스위치들(Q7, Q8) 사이의 출력라인은 스캔전극라인(Y1 내지 Ym)들 중 어느 하나에 접속된다.

에너지 회수회로부(500)는 패널(Cp)에 서스테인 전압(Vs)을 공급하고, 또한 패널(Cp)의 무효 에너지를 회수한다. 이러한 에너지 회수회로부(500)는 예를 들면, 스캔전극라인(Y1 내지 Ym)으로부터 회수되는 에너지를 충전하기 위한 에너지 저장용 캐패시터(C1)와, 에너지 저장용 캐패시터(C1)와 스캔 드라이브 집적회로(530) 사이에 접속되는 인덕터(L1)와, 인덕터(L1)와 외부 커패시터(C1) 사이에 병렬로 접속되는 제 1 스위치(Q1), 제 4 다이오드(D4), 제 5 다이오드(D5) 및 제 2 스위치(Q2), 서스테인 전압(Vs)을 공급하는 서스테인 전압원과 전술한 인덕터(L1) 사이에 접속되는 제 3 스위치(Q3) 및 그라운드 레벨(GND)의 전압을 공급하는 기저 전압원과 전술한 인덕터(L1) 사이에 접속되는 제 4 스위치(Q4)를 포함한다.

이와 같은 에너지 회수회로부(500)의 동작과정을 설명하면 다음과 같다. 먼저, 에너지 저장용 캐패시터(C1)에는 Vs/2 전압이 충전되어 있다고 가정한다. 여기서, 전술한 제 1 스위치(Q1)가 턴-온(Turn On)되면 에너지 저장용 캐패시터(C1)에 충전된 전압은 제 1 스위치(Q1), 제 4 다이오드(D4), 인덕터(L1), 블로킹(Blocking) 스위치(Qb)를 경유하여 스캔 드라이브 집적회로(530)에 공급되고, 스캔 드라이브 집적회로(530)는 자신에게 공급된 전압을 스캔전극라인(Y1 내지 Ym)으로 공급한다.

이때, 인덕터(L1)는 플라즈마 디스플레이 패널 방전셀의 정전용량(Cp)과 함께 직렬 LC 공진회로를 구성하게 되므로 스캔전극라인(Y1 내지 Ym)에는 Vs의 전압이 공급된다.

이후, 제 3 스위치(Q3)가 턴-온된다. 제 3 스위치(Q3)가 턴-온되면 서스테인 전압(Vs)이 블로킹 스위치(Qb)의 내부 다이오드를 경유하여 스캔 드라이브 집적회로(530)로 공급된다. 이러한 스캔 드라이브 집적회로(530)는 자신에게 공급된 서스테인 전압(Vs)을 스캔전극라인(Y1 내지 Ym)에 공급한다. 이러한, 서스테인 전압(Vs)에 의해 스캔전극라인(Y1 내지 Ym) 상의 전압레벨은 서스테인 전압(Vs)을 유지하고, 이에 따라 패널(Cp)의 방전셀들에서 서스테인 방전이 일어나게 된다.

이러한 패널(Cp)의 방전셀들에서 서스테인 방전이 일어난 후 제 4 스위치(Q4)가 턴-온된다. 이러한 제 4 스위치(Q4)가 턴-온되면 스캔전극라인(Y1 내지 Ym), 스캔 드라이브 집적회로(530), 블로킹 스위치(Qb), 인덕터(L1), 제 5 다이오드(D5) 및 제 2 스위치(Q2)를 경유하여 무효전력이 에너지 저장용 커패시터(C1)로 회수된다. 즉, 에너지 저장용 커패시터(C1)에 플라즈마 디스플레이 패널(Cp)로부터의 에너지가 회수된다. 이어서, 제 4 스위치(Q4)가 턴-온되어 스캔전극라인(Y1 내지 Ym) 상의 전압을 그라운드 레벨의 전위(GND)로 유지한다.

이렇게 에너지 회수회로부(500)는 플라즈마 디스플레이 패널(Cp)로부터 에너지를 회수한 다음, 회수된 에너지를 이용하여 스캔전극라인(Y1 내지 Ym) 상에 전압을 공급함으로써 셋업기간과 서스테인 기간의 방전 시에 과도한 소비전력을 줄이게 된다.

부극성 스캔 전압 공급부(520)는 제 1 노드(n1)와 스캔 전압원(-Vy) 사이에 접속된 제 6 스위치(Q6)를 구비한다. 제 6 스위치(Q6)는 어드레스 기간 동안 도시되지 않은 타이밍 컨트롤러로부터 공급되는 제어신호에 응답하여 절환됨으로써 스캔기준전압(Vsc)으로부터 하강하는 부극성의 스캔 전압(-Vy)을 스캔 드라이브 집적회로(530)로 공급한다.

셋다운 공급부(510)는 리셋 기간의 셋업 기간 이후의 셋다운 기간에 블로킹 스위치(Qb)가 턴-오프됨과 아울러 제 5 스위치(Q5)가 턴-온된다. 제 5 스위치(Q5)는 자신의 앞단에 설치된 제 2 가변저항(VR2)에 의하여 채널폭이 조절되면서 제 1 노드(n1)의 전압을 부극성의 스캔 전압(-Vy)으로 소정의 기울기를 가지고 하강시킨다. 이때, 스캔전극라인(Y1 내지 Ym)들로 셋다운 펄스 즉, 하강 램프펄스(Ramp-down)가 공급된다.

셋업 및 스캔기준전압 공급부(540)는 전술한 스캔 드라이브 집적회로(530)를 통해 리셋 기간의 셋업 기간에서 전술한 에너지 회수회로부(500)가 공급하는 서스 테인 전압(Vs)으로부터 서스테인 전압(Vs)과 스캔기준전압(Vsc)의 합까지 점진적으로 상승하는 셋업 펄스를 스캔전극라인(Y1~Ym)으로 공급하고, 어드레스 기간에서는 스캔전극라인(Y1~Ym)으로 스캔기준전압(Vsc)을 공급하는데, 이러한 셋업 및 스캔기준전압 공급부(540)는 셋업 캐패시터(Csetup, 541)와, 셋업/스캔 공통 스위치(Qcom, 542)와, 셋업 선택부(543)와, 스캔 선택부(544) 및 에너지 경로 선택 스위치(Q9, 545)를 포함한다.

이러한, 셋업 및 스캔기준전압 공급부(540)는 스캔기준전압(Vsc)을 공급하는 스캔기준전압원과 셋업/스캔 공통 스위치(542)의 드레인(Drain) 사이에는 셋업/스캔 공통 스위치(542)로부터 스캔기준전압원으로 흐르는 역전류를 차단하는 역전류 방지부(D3, 546)가 더 포함되는 것이 바람직하다.

여기서, 전술한 셋업 캐패시터(Csetup, 541)는 에너지 회수회로부(500)가 공급하는 서스테인 전압(Vs)이 저장된다.

셋업/스캔 공통 스위치(Qcom, 542)는 드레인(Drain) 단자가 셋업 캐패시터(541)와 스캔기준전압을 공급하는 스캔기준전압원(Vsc)과 공통연결되고, 소스(Source) 단자가 스캔 드라이브 집적회로(530)와 연결된다. 이러한 셋업/스캔 공통 스위치(542)는 리셋 기간의 셋업 기간에서 온(On) 되어 스캔 전극으로 전술한 서스테인 전압으로부터 점진적으로 상승하는 셋업 펄스가 공급되도록 하고, 어드레스 기간에서 온 되어 스캔 전극으로 스캔기준전압(Vsc)을 공급하도록 한다.

전술한, 셋업 선택부(543)는 셋업/스캔 공통 스위치(542)의 게이트(Gate) 단자에 연결된다.

이러한, 셋업 선택부(543)는 그 일단이 셋업/스캔 공통 스위치(542)의 게이트 단자와 연결되고, 그 타단으로는 리셋기간의 셋업 기간에서 스캔 전극(Y)으로 셋업 펄스를 공급하기 위한 셋업 선택 신호가 공급되는 가변 저항(VR1)과, 애노드(Anode) 단자가 전술한 가변저항(VR1)의 일단에 접속되고, 캐소드(Cathode)가 가변저항(VR1)의 타단에 접속되는 제 1 다이오드(D1)를 포함하여 이루어진다.

스캔 선택부(544)는 셋업/스캔 공통 스위치(542)의 케이트 단자에 셋업 선택부(543)와 병렬로 연결된다.

이러한, 스캔 선택부(544)는 셋업/스캔 공통 스위치(542)의 케이트 단자에 셋업 선택부(543)와 병렬로 연결된 제 2 다이오드(D2)를 포함한다. 여기서 이러한 제 2 다이오드(D2)의 캐소드 단자가 셋업/스캔 공통 스위치(542)의 게이트 및 셋업 선택부(543)와 공통연결되고, 애노드 단자로는 어드레스 기간에서 스캔 전극(Y)으로 스캔기준전압(Vsc)을 공급하기 위한 스캔기준전압 선택 신호가 공급된다.

에너지 경로 선택 스위치(Q9, 545)는 전술한 셋업/스캔 공통 스위치(542)가 온되어 패널(Cp)의 스캔 전극으로 셋업 전압 또는 스캔기준전압(Vsc)을 공급할 시에 오프되어 스캔 드라이브 집적회로(530)의 제 7 스위치로 셋업 전압 및 스캔기준전압이 공급되도록 한다.

이러한 본 발명의 플라즈마 디스플레이 패널의 구동 장치의 동작을 첨부된 도 6, 도 7a, 도 7b를 참조하여 상세히 살펴보면 다음과 같다.

도 6은 도 5의 본 발명의 플라즈마 디스플레이 패널의 구동 장치의 동작을 설명하기 위한 도면이다.

도 7a 내지 도 7b는 도 5의 본 발명의 플라즈마 디스플레이 패널의 구동 장치에서 셋업 및 스캔기준전압 공급부의 동작을 보다 상세히 설명하기 위한 도면이다.

도 6, 도 7a, 도 7b를 참조하면, 도 5의 에너지 회수회로부(500)의 에너지 저장용 캐패시터(C1)에는 Vs/2의 전압이 충전되어 있다고 가정한다.

예비 리셋 기간(Pre-Reset) 이후의 리셋 기간의 셋업 기간에서 에너지 회수회로부(500)의 제 1 스위치(Q1)가 온 되고, 블로킹 스위치(Qb)가 온 되면 인덕터(L1)와 패널의 캐패시터 성분(Cp)에 의한 LC공진에 의해 제 1 노드(n1)의 전압이 서스테인 전압(Vs)으로 상승한다. 그러면, 이러한 제 1 노드(n1)의 서스테인 전압(Vs)이 스캔 드라이브 집적회로(530)의 제 8 스위치(Q8)를 경유하여 스캔 전극(Y)으로 공급되어 패널(Cp)의 전압이 서스테인 전압(Vs)으로 급격히 상승한다. 또한, 전술한 제 1 노드(n1)에 연결되어 있는 셋업 및 스캔기준전압 공급부(540)의 셋업 캐패시터(Qsetup, 541)에 서스테인 전압(Vs)이 충전된다.

이때, 도 7a와 같이 전술한 셋업 선택부(543)로 도시하지 않은 타이밍 컨트롤러로부터 셋업 선택 신호가 공급된다. 즉, 셋업 선택부(543)의 가변저항(VR1)으로 리셋기간의 셋업 기간에서 스캔 전극(Y)으로 셋업 펄스를 공급하기 위한 셋업 선택 신호가 공급된다. 이때 스캔 선택부(544)로는 스캔 선택 신호가 공급되지 않는다. 그러면, 셋업/스캔 공통 스위치(Qcom, 542)가 온 되고, 전술한 셋업 캐패시터(541)에 저장된 서스테인 전압(Vs)과 스캔기준전압원으로부터 역전류 방지부(546)를 통해 스캔기준전압(Vsc)이 셋업/스캔 공통 스위치(542)로 공급된다. 결국, 셋업/스캔 공통 스위치(542)에는 서스테인 전압(Vs)과 스캔기준전압(Vsc)의 합(Vs+Vsc)이 공급된다.

여기서, 전술한 셋업/스캔 공통 스위치(542)는 자신의 게이트 단자에 설치된 셋업 선택부(543)의 가변저항(VR1)에 의하여 채널 폭이 조절되면, 서스테인 전압(Vs)으로부터 서스테인 전압(Vs)과 스캔기준전압(Vsc)의 합(Vs+Vsc)까지 점진적으로 상승하는 상승 램프(Ramp-Up) 펄스를 포함하는 셋업 펄스를 생성하여 출력한다. 이러한 셋업 펄스는 스캔 드라이브 집적회로(530)의 제 7 스위치(Q7)을 통해 스캔 전극(Y)으로 공급되어, 도 6의 셋업 기간과 같은 파형을 형성한다.

이와 같이, 리셋 기간의 셋업 기간에서 셋업 펄스의 크기를 서스테인 전압(Vs)과 스캔기준전압(Vsc)의 합(Vs+Vsc)으로 설정할 수 있는 이유는, 리셋 기간 이전의 예비 리셋 기간에서 스캔 전극(Y)으로 점진적으로 하강하는 하강 램프 펄스가 공급되고, 서스테인 전극(Z)으로 소정의 정극성 전압, 예컨대 서스테인 전압(Vs)이 공급되어 리셋 기간이전에 스캔 전극(Y) 상에 정극성의 벽전하를 쌓고 서스테인 전극(Z) 상에 부극성의 벽전하를 쌓아 줌으로써 리셋 기간의 셋업 기간에서 공급되는 셋업 펄스의 크기가 감소하더라도 리셋 기간에서 벽전하의 상태를 충분히 고르게 할 수 있기 때문이다.

이러한 리셋 기간의 셋업 기간 이후의 셋다운 기간에서 셋업 선택부(543)로의 셋업 선택 신호의 공급이 차단된다. 그러면, 셋업/스캔 공통 스위치(542)의 게이트 단자가 로우 레벨(Low Level)이 되어 이러한 셋업/스캔 공통 스위치(542)가 오프된다. 그리고 도 5의 부호 540의 셋다운 공급부에 의해 소정의 정극성 전압, 바람직하게는 서스테인 전압(Vs)으로부터 점진적으로 하강하는 하강 램프(Ramp-Down)가 스캔 전극(Y)으로 공급된다.

이러한 셋다운 기간 이후의 어드레스 기간에 스캔 전극(Y)으로 스캔기준전압(Vsc)이 공급되는데, 이러한 어드레스 기간에서는 도 7b와 같이 전술한 스캔 선택부(544)로 도시하지 않은 타이밍 컨트롤러로부터 스캔 선택 신호가 공급된다. 즉, 스캔 선택부(544)의 제 2 다이오드의 애노드(Anode) 단자로 어드레스 기간에서 스캔 전극(Y)으로 스캔기준전압(Vsc)을 공급하기 위한 스캔 선택 신호가 공급된다. 이때 셋업 선택부(543)로는 셋업 선택 신호가 공급되지 않는다. 그러면, 셋업/스캔 공통 스위치(Qcom, 542)가 온 되고, 전술한 스캔기준전압원으로부터 역전류 방지부(546)를 통해 스캔기준전압(Vsc)이 셋업/스캔 공통 스위치(542)로 공급된다. 결국, 셋업/스캔 공통 스위치(542)에는 스캔기준전압(Vsc)이 공급된다.

그러면, 전술한 셋업/스캔 공통 스위치(542)는 스캔 드라이브 집적회로(530)의 제 7 스위치(Q7)을 통해 스캔 전극(Y)으로 스캔기준전압(Vsc)을 공급하고, 이에 따라 도 6의 어드레스 기간과 같은 파형을 형성한다.

이상에서 상세히 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동 장치는 리셋 기간의 셋업 기간에서 공급되는 셋업 펄스의 크기를 종래에 비해 상당부분 감소시킴으로써 리셋 기간에서 발생하는 암방전(Da가 Discharge)의 크기를 줄여 콘트라스트(Contrast) 특성을 개선한다. 또한, 종래의 구동 장치에 비해 사용되는 스위칭 소자의 개수, 즉 FET(Field Effect Transistor)의 개수를 줄일 수 있고, 또한 리셋 기간의 셋업 기간에서 공급되는 셋업 전압의 크기를 감소시킴으로 써, 사용되는 스위칭 소자의 내 전압 특성이 종래에 비해 상대적으로 작더라도 안정된 구동을 수행할 수 있게 되어 플라즈마 디스플레이 패널의 구동 장치의 제조 단가를 저감시키게 된다.

한편, 이상에서 설명한 본 발명의 플라즈마 디스플레이 패널의 구동 장치와는 다르게 셋업 및 스캔기준전압 공급부를 구성할 수도 있는데, 이를 도 8을 참조하여 살펴보면 다음과 같다.

도 8은 본 발명의 플라즈마 디스플레이 패널의 구동 장치의 또 다른 구성을 설명하기 위한 도면이다.

도 8을 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 구동 장치는 에너지 회수회로부(800)와, 셋업 및 스캔기준전압 공급부(840)와, 셋다운 공급부(810)와, 부극성 스캔 전압 공급부(820)와, 스캔 드라이브 집적회로(Scan Drive IC, 830)를 포함하고, 바람직하게는 에너지 회수회로부(800)와 셋다운 공급부(810) 사이에 스캔 전극라인(Y1 내지 Ym)으로 스캔 펄스가 공급될 때 에너지 회수회로부(800)와 셋다운 공급부(810) 사이의 전기적 접속을 차단하는 블록킹 스위치(Qb)가 더 포함된다.

이러한 도 8의 본 발명의 플라즈마 디스플레이 패널의 구동 장치는 도 5와 비교하여 셋업 및 스캔기준전압 공급부(840)의 구성이 다르고, 나머지는 모두 동일하다.

이러한 도 8의 구동 장치에서 부호 840의 셋업 및 스캔기준전압 공급부는 스캔 드라이브 집적회로(830)를 통해 리셋 기간의 셋업 기간에서 전술한 에너지 회수 회로부(800)가 공급하는 서스테인 전압(Vs)으로부터 서스테인 전압(Vs)과 스캔기준전압(Vsc)의 합까지 점진적으로 상승하는 셋업 펄스를 스캔전극라인(Y1~Ym)으로 공급하고, 어드레스 기간에서는 스캔전극라인(Y1~Ym)으로 스캔기준전압(Vsc)을 공급하는데, 이러한 셋업 및 스캔기준전압 공급부(840)는 셋업 캐패시터(Csetup, 841)와, 셋업/스캔 공통 스위치(Qcom, 842)와, 셋업 선택부(843)와, 스캔 선택부(844) 및 에너지 경로 선택 스위치(Q9, 845)를 포함한다.

여기서, 전술한 셋업 선택부(843)는 일단이 셋업/스캔 공통 스위치(842)의 게이트와 연결되는 가변 저항(VR1)과, 캐소드가 가변저항(VR1)의 타단과 연결되고, 애노드로는 리셋기간의 셋업 기간에서 스캔 전극(Y)으로 셋업 펄스를 공급하기 위한 셋업 선택 신호가 공급되는 제 1 다이오드(D1)를 포함한다.

스캔 선택부(844)는 이미터(Emitter) 단자가 셋업/스캔 공통 스위치(842)의 케이트 단자와 연결되고, 컬렉터(Collector) 단자가 셋업/스캔 공통 스위치(844)의 소스 단자 사이에 접속된 제어신호 선택 스위치(T1)와, 캐소드가 제어신호 선택 스위치(T1)의 이미터 단자 및 제어신호 선택 스위치(T1)의 베이스(Base)와 공통연결되고, 애노드로는 어드레스 기간에서 스캔 전극(Y)으로 스캔기준전압(Vsc)을 공급하기 위한 스캔기준전압 선택 신호가 공급되는 제 2 다이오드(D2)를 포함한다.

이러한 도 8의 본 발명의 플라즈마 디스플레이 패널의 구동 장치의 동작을 전술한 도 6을 참조하여 살펴보면 다음과 같다.

도 8의 에너지 회수회로부(800)의 에너지 저장용 캐패시터(C1)에는 Vs/2의 전압이 충전되어 있다고 가정한다.

예비 리셋 기간(Pre-Reset) 이후의 리셋 기간의 셋업 기간에서 에너지 회수회로부(800)의 제 1 스위치(Q1)가 온 되고, 블로킹 스위치(Qb)가 온 되면 인덕터(L1)와 패널의 캐패시터 성분(Cp)에 의한 LC공진에 의해 제 1 노드(n1)의 전압이 서스테인 전압(Vs)으로 상승한다. 그러면, 이러한 제 1 노드(n1)의 서스테인 전압(Vs)이 스캔 드라이브 집적회로(830)의 제 8 스위치(Q8)를 경유하여 스캔 전극(Y)으로 공급되어 패널(Cp)의 전압이 서스테인 전압(Vs)으로 급격히 상승한다. 또한, 전술한 제 1 노드(n1)에 연결되어 있는 셋업 및 스캔기준전압 공급부(840)의 셋업 캐패시터(Qsetup, 841)에 서스테인 전압(Vs)이 충전된다.

이때, 전술한 셋업 선택부(843)로 도시하지 않은 타이밍 컨트롤러로부터 셋업 선택 신호가 공급된다. 즉, 셋업 선택부(843)의 제 1 다이오드(D1)의 애노드 단자로 리셋기간의 셋업 기간에서 스캔 전극(Y)으로 셋업 펄스를 공급하기 위한 셋업 선택 신호가 공급된다. 이때 스캔 선택부(844)로는 스캔 선택 신호가 공급되지 않는다. 그러면, 스캔 선택부(844)의 제어신호 선택 스위치(T1)의 베이스 단자와 이미터 단자가 동일 레벨(Level)이 되어 이러한 제어신호 선택 스위치(T1)가 오프 되고, 이에 따라, 셋업/스캔 공통 스위치(Qcom, 842)가 온 되고, 전술한 셋업 캐패시터(841)에 저장된 서스테인 전압(Vs)과 스캔기준전압원으로부터 역전류 방지부(846)를 통해 스캔기준전압(Vsc)이 셋업/스캔 공통 스위치(842)로 공급된다. 결국, 셋업/스캔 공통 스위치(842)에는 서스테인 전압(Vs)과 스캔기준전압(Vsc)의 합(Vs+Vsc)이 공급된다.

여기서, 전술한 셋업/스캔 공통 스위치(842)는 자신의 게이트 단자에 설치된 셋업 선택부(843)의 가변저항(VR1)에 의하여 채널 폭이 조절되면, 서스테인 전압(Vs)으로부터 서스테인 전압(Vs)과 스캔기준전압(Vsc)의 합(Vs+Vsc)까지 점진적으로 상승하는 상승 램프(Ramp-Up) 펄스를 포함하는 셋업 펄스를 생성하여 출력한다. 이러한 셋업 펄스는 스캔 드라이브 집적회로(830)의 제 7 스위치(Q7)을 통해 스캔 전극(Y)으로 공급되어, 도 6의 셋업 기간에서와 같은 파형을 형성한다.

이러한 리셋 기간의 셋업 기간 이후의 셋다운 기간에서 셋업 선택부(843)로의 셋업 선택 신호의 공급이 차단된다. 그러면, 셋업/스캔 공통 스위치(842)의 게이트 단자가 로우 레벨(Low Level)이 되어 이러한 셋업/스캔 공통 스위치(842)가 오프 된다. 그리고 도 8의 부호 840의 셋다운 공급부에 의해 소정의 정극성 전압, 바람직하게는 서스테인 전압(Vs)으로부터 점진적으로 하강하는 하강 램프(Ramp-Down)가 스캔 전극(Y)으로 공급된다.

이러한 셋다운 기간 이후의 어드레스 기간에 스캔 전극(Y)으로 스캔기준전압(Vsc)이 공급되는데, 이러한 어드레스 기간에서는 전술한 스캔 선택부(844)로 도시하지 않은 타이밍 컨트롤러로부터 스캔 선택 신호가 공급된다. 즉, 스캔 선택부(544)의 제 2 다이오드의 애노드(Anode) 단자로 어드레스 기간에서 스캔 전극(Y)으로 스캔기준전압(Vsc)을 공급하기 위한 스캔 선택 신호가 공급된다. 이때 셋업 선택부(843)로는 셋업 선택 신호가 공급되지 않는다. 그러면, 제어신호 선택 스위치(T1)의 베이스 단자와 이미터 단자가 동일 레벨이 되어 오프 되고, 아울러 셋업/스캔 공통 스위치(Qcom, 842)가 온 되고, 전술한 스캔기준전압원으로부터 역전류 방지부(846)를 통해 스캔기준전압(Vsc)이 셋업/스캔 공통 스위치(842)로 공급된다. 결국, 셋업/스캔 공통 스위치(842)에는 스캔기준전압(Vsc)이 공급된다.

그러면, 전술한 셋업/스캔 공통 스위치(842)는 스캔 드라이브 집적회로(830)의 제 7 스위치(Q7)를 통해 스캔 전극(Y)으로 스캔기준전압(Vsc)을 공급하고, 이에 따라 도 6의 어드레스 기간에서와 같은 파형을 형성한다.

이상에서 상세히 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동 장치의 또 다른 구조에서도 종래의 구동 장치에 비해 사용되는 스위칭 소자의 개수, 즉 FET(Field Effect Transistor)의 개수를 줄임으로써, 플라즈마 디스플레이 패널의 구동 장치의 제조 단가를 저감시키게 된다.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

이상에서 상세히 설명한 바와 같이, 본 발명은 리셋 기간의 셋업 기간에 공급되는 셋업 펄스의 크기를 서스테인 전압(Vs)과 스캔기준전압(Vsc)의 합으로 설정하고, 이러한 셋업 펄스와 스캔기준전압을 공급하기 위한 구동 장치에서 사용되는 스위칭 소자의 개수를 줄임으로써 플라즈마 디스플레이 패널의 구동 장치의 제조 단가를 저감시키는 효과가 있다.