技术领域
[0001] 本公开涉及
锁定环
电路领域，并且特别地涉及能够针对提供由锁定环电路使用的参考
频率的
振荡器中的工艺变化进行自调节的锁定环电路。
背景技术
[0002] 锁定环电路用于产生具有作为参考频率的倍数或分数的频率的输出
信号。在一些情况下，参考频率可以由
晶体振荡器提供。虽然晶体振荡器精确地生成参考频率，但是它可能不期望地昂贵，并且可能消耗不期望的面积。
[0003] 因此，可以使用RC振荡器来生成用于锁定环电路的参考频率。然而，由于
电阻器和电容器的制造中的工艺变化，没有反馈机制的RC振荡器可能不准确地生成这样的参考频率，这将导致采用该RC振荡器的锁定环电路实际上不生成具有期望频率的
输出信号。
[0004] 因此，与锁定环电路一起使用的RC振荡器通常将采用反馈回路、校准或补偿电路，并且据此被调节。采用
数模转换器(DAC)来生成用于RC振荡器内的部件的
控制信号。通过调节这些部件的操作，可以调节由RC振荡器生成的信号的频率。
[0005] 不幸的是，为了利用RC振荡器获得反馈信号生成的高精确度，DAC利用大量的位作为输入，导致DAC不期望地大并且消耗不期望的面积。此外，大的DAC可能消耗不期望的功率。
[0006] 因此，需要锁定环电路的进一步发展来解决这些问题。实用新型内容
[0007] 本公开的
实施例的目的在于提供一种锁定环电路，其在生成具有期望频率的输出信号的同时消耗较小的面积和功率。
[0008] 在一个方面，一种电子设备包括：锁定环电路，被配置为接收参考信号并且根据所述参考信号生成输出信号，所述输出信号的频率是所述参考信号的频率的倍数；频率计数器电路，被配置为测量所述参考信号的频率并且基于所述参考信号的频率来生成计数信号；以及控制电路，被配置为基于所述计数信号来调节由所述锁定环电路使用以生成所述输出信号的乘数。
[0009] 所述控制电路被配置为调节所述乘数使得所述输出信号的频率匹配期望的频率。
[0010] 所述参考信号的频率不等于期望的参考频率；并且所述控制电路被配置为调节所述乘数使得所述输出信号的频率等于所述期望的参考频率乘以期望的乘数。
[0011] 所述频率计数器电路通过在一时间段上对所述参考信号的脉冲进行计数来测量所述参考信号的频率，所述时间段基于所述输出信号的频率的期望
精度。
[0012] 所述时间段等于校准频率的周期数，其数量等于1除以期望精度
阈值。
[0013] 所述电子设备还包括生成所述参考信号的振荡器；并且其中所述振荡器以未修整的方式来生成所述参考信号。
[0015] 所述振荡器不是晶体振荡器。
[0017] 所述锁定环电路是锁频环电路。
[0018] 在另一个方面，一种电子设备包括：锁定环电路，被配置为接收旨在具有预期频率的参考信号，其中所述锁定环电路旨在生成具有等于所述预期频率乘以预期乘数的预期的频率的预期输出信号；频率计数器，被配置为在
时间窗口期间对所述参考信号的脉冲数进行计数以便确定所述参考信号的实际频率；以及控制电路，被配置为确定用于所述锁定环电路的实际乘数，所述实际乘数在乘以所述参考信号的实际频率时引起所述锁定环电路生成具有等于所述预期的频率的实际的频率的实际输出信号。
[0019] 所述时间窗口等于所述参考信号的预期频率的周期数，其数量等于1除以期望精度阈值。
[0020] 所述锁定环电路是锁相环电路。
[0021] 所述锁定环电路是锁频环电路。
[0022] 根据本公开的实施例的电子设备在生成具有期望频率的输出信号的同时消耗较小的面积和功率。
附图说明
[0023] 图1是根据本公开的包括锁定环电路的电子设备的
框图。
[0024] 图2是根据本公开的包括数字锁相环电路的电子设备的示意性框图。
[0025] 图3是根据本公开的包括模拟锁相环电路的电子设备的示意性框图。
[0026] 图4是根据本公开的包括模拟锁频环电路的电子设备的示意性框图。
具体实施方式
[0027] 下面将描述本公开的一个或多个实施例。这些描述的实施例仅是本公开技术的示例。此外，为了提供简明的描述，实际实现的一些特征可以在
说明书中没有被描述。当介绍本公开的各种实施例的元素时，冠词“一个”、“一”和“该”预期表示存在一个或多个元素。术语“包括”、“包含”和“具有”预期是包括性的，并且表示除了所列出的元素之外可以存在附加元素。
[0028] 首先参考图1，现在描述电子设备50。该电子设备50可以是诸如智能电话、
平板电脑、智能
手表或可佩戴设备之类的移动电子设备或可以包含到移动电子设备中。在一些情况下，电子设备50可以形成单个集成电路芯片的部分，或者可以形成单个封装件或单个模
块的部分。
[0029] 电子设备50包括锁定环58，锁定环58操作为生成具有作为参考信号Frcosi的频率fref的分数或整数倍的频率fout的输出信号Fout。RC振荡器52将参考信号Frcosi提供给锁定环58。如下面更详细地说明，参考信号Frcosi的频率可能不准确，因为Frcosi的频率factual可能不是Frcosi本来要具有的频率fintended。频率计数器54与校准信号Fcal的比较频率fcalibrate相比来测量参考信号Frcosi的实际频率factual，并且向控制电路56生成输出Count。控制电路56接收期望的分数或整数乘数Mult作为输入，并且基于Count来调节由锁定环58实际使用的乘数Mult_LL，使得输出信号Fout的频率fout实际上等于fintended*Mult。
[0030] 换言之，参考信号Frcosi预期具有频率fintended，但是实际上具有频率factual。用于fintended的预期乘数是Mult。因此，输出信号Fout的期望频率fout是fintended*Mult。然而，由于Frcosi实际上具有频率factual，所以输出信号Fout的频率fout是factual*Mult，其不等于fintended*Mult。因此，控制电路56调节由锁定环58使用的乘数Mult_LL，使得输出信号Fout的频率fout为factual*Mult_LL，其等于fintended*Mult。
[0031] RC振荡器52以“未修整”的方式生成参考信号Frcosi。如本领域技术人员将理解，“未修整”表示RC振荡器52的输出没有针对工艺变化而被调节。本领域技术人员还将理解，诸如RC振荡器52的RC振荡器需要某种形式的反馈、校准或补偿，以便精确地生成具有期望频率的信号。没有这种反馈、校准或补偿，所生成的信号的频率可能太高或太低，潜在地大量(即20％)高或低。这样的机制通常涉及数模转换器，数模转换器用于精确地控制RC振荡器内的
电流源，以补偿
电阻器的实际电阻和电容器的实际电容不是预期电阻和预期电容，并且从而确保所生成的信号具有期望的频率。
[0032] 因此，明确地清楚的是，RC振荡器52不使用反馈、校准或补偿机制，不使用数模转换器，并且生成具有实际频率factual的输出信号Frcosi，实际频率factual不等于期望的频率fintended而是高于或低于fintended。没有任何机制来纠正Frcosi本身，并且Frcosi保持未修正。因此，还明确地清楚的是，锁定环58可以不接收具有预期频率fintended的参考信号Frcosi，而是可以接收具有不正确和不期望的频率factual的参考信号Frcosi，因为RC振荡器52是自由运行的并且未被修整。
[0033] 频率计数器54通过在Fcal的时钟周期中测量的并且与频率的期望精度相关的时间窗口上对Frcosi中的脉冲数进行计数来确定参考信号Frcosi的实际频率factual。期望精度可以被表示为百分比，并且在这种情况下，时间窗口的持续时间为100/期望精度的时钟周期，被称为Count_Ref。例如，如果期望精度为0.1％，则窗口在频率fintended处具有100/0.1＝1000个周期的持续时间。因此，如果频率计数器54计数800个周期(其中期望精度为0.1％)，则在0.1％的精度内，已知factual比fdesired小20％。
[0034] 因此，由频率计数器54生成的输出Count为数字表示：Count＝Count_Ref*factual/fintended。
[0035] 控制电路56接收Count，并且然后如下计算要由锁定环58使用的倍数Mult_LL：
[0036] Mult_LL＝(Count_Ref/Count)*Mult＝fintended*Mult/factual。
[0037] 因此，Fout的频率为fout＝factual*Mult_LL＝fintended*Mult。因此，电子设备50已经实现了从未修整的RC振荡器52接收其参考频率的精确的锁定环电路58。通过使用未修整的RC振荡器52，由RC振荡器52消耗的表面积的量大大减少，因为在已修整的RC振荡器中采用的数模转换器可以消耗等于或大于70％的可用表面积。此外，由于没有修整，功耗降低。
[0038] 此外，由于没有表示面积损失而提高来自锁定环58的输出信号Fout的精度，可以大大降低参考信号Frcosi的频率，并且可以相应地增加Mult_LL以产生期望的输出频率fout。这有助于进一步降低功耗。此外，
温度对参考信号Frcosi的影响也随着频率的降低而减小，因为这是瞬态切换的影响。
[0039] 应当理解，锁定环58可以是锁频环或锁相环，并且可以由完全模拟部件或者模拟或数字部件的组合构成。在锁定环58是锁频环的情况下，锁定环58操作为生成具有频率fout的输出信号Fout，频率fout是参考信号Frcosi的期望频率fintended的期望倍数Mult，以及在锁定环58是锁相环的情况下，除了具有作为参考信号Frcosi期望频率fintended的期望倍数Mult的频率fout的输出信号Fout之外，输出信号Fout的
相位被锁定到参考信号Frcosi的相位。
[0040] 现在参考图2描述锁定环58是数字锁相环的实施例。RC振荡器52、频率计数器54和控制电路56的操作保持与上述相同，并且为了简洁起见将不再重复。这里，锁定环58包括相位频率检测器(PFD)22。PFD 22接收参考信号Frcosi和反馈信号Fmult作为输入。PFD 22确定参考频率信号Frcosi与反馈信号Fmult之间的
相位差，并且输出指示该测量的差值的
数字信号Ddif。数字信号Ddif由诸如低通数字
滤波器的
数字滤波器26滤波，这生成控制信号Dcont。数模转换器(DAC)28将数字控制信号Dcont转换成模拟控制信号Acont。诸如
电压受控振荡器或电流受控振荡器的振荡器电路30的控制输入接收模拟控制信号Acont，并且生成具有取决于模拟控制信号Acont的幅度的频率fout的输出
时钟信号Fout。
分频器电路(/N)32将输出时钟信号Fout除以N(等于Mult_LL)以生成反馈信号Fmult。
[0041] 现在参考图3来描述锁定环58'是模拟锁相环的实施例。RC振荡器52、频率计数器54和控制电路56的操作保持与上述相同，并且为简洁起见不再重复。这里，锁定环58'包括相位频率检测器(PFD)22。PFD 22接收参考信号Frcosi和反馈信号Fmult作为输入。PFD 22确定参考频率信号Frcosi与反馈信号Fmult之间的相位差，并且输出指示该测量的差值的
模拟信号Adif。模拟信号Adif由诸如低通
模拟滤波器的滤波器26'滤波，这生成控制信号Acont。诸如电压受控振荡器或电流受控振荡器的振荡器电路30的控制输入接收模拟控制信号Acont，并且生成具有取决于模拟控制信号Acont的幅度的频率fout的输出时钟信号Fout。分频器电路(/N)32将输出时钟信号Fout除以N(等于Mult_LL)以生成反馈信号Fmult。
[0042] 现在参考图4来描述锁定环58”是模拟锁频环的实施例。RC振荡器52、频率计数器54和控制电路56的操作保持与上述相同，并且为简洁起见不再重复。这里，锁定环58”包括频率比较器23。频率比较器23接收参考信号Frcosi和反馈信号Fmult作为输入。频率比较器
23确定参考频率信号Frcosi与反馈信号Fmult之间的频率差，并且输出表示该测量的差值的模拟信号Fdif。模拟信号Fdif由诸如低通模拟滤波器的滤波器26”滤波，这生成控制信号Cont。诸如电压受控振荡器或电流受控振荡器的振荡器电路30的控制输入接收控制信号Cont，并且生成具有取决于控制信号Cont的幅度的频率fout的输出时钟信号Fout。分频器电路(/N)32将输出时钟信号Fout除以N(等于Mult_LL)以生成反馈信号Fmult。
[0043] 虽然已经关于有限数目的实施例描述了本公开，但是受益于本公开的本领域技术人员将会理解，可以设想出不脱离本文中公开的范围的其他实施例。因此，本公开的范围仅由所附
权利要求限制。
