固态成像装置，制造固态成像装置的方法和电子设备专利检索-浮动扩散节点电脑图像专利检索查询-专利查询网

固态成像装置，制造固态成像装置的方法和 电子设备

阅读：725发布：2020-05-11

专利汇可以提供固态成像装置，制造固态成像装置的方法和电子设备专利检索，专利查询，专利分析的服务。并且本发明提供一种固态成像装置、制造固态成像装置的方法和电子设备，其特征在于，包括：衬底，具有第一衬底表面侧和与第一衬底表面侧相对的第二衬底表面侧；光电转换部，具有第一导电型半导体层，所述第一导电型半导体层形嵌设在所述衬底的所述第一衬底表面侧和第二衬底表面侧之间，并且具有接收光的光电转换功能和电荷存储功能；第二导电型半导体层，形成在所述光电转换部的第一导电型半导体层的至少一个侧部上；传输晶体管，配置用以传输所述光电转换部中累积的电荷；浮动扩散区，配置用以转移通过所述转移晶体管的电荷；存储晶体管，连接到所述浮动扩散区；存储电容器元件，配置用于通过所述存储晶体管存储来自所述浮动扩散区的电荷；其中，所述存储电容器元件是形成于所述第二衬底表面侧，进而在与衬底表面垂直方向上与所述光电转换部形成空间重叠。，下面是固态成像装置，制造固态成像装置的方法和电子设备专利的具体信息内容。

权利要求

1.一种固态成像装置，其特征在于，包括：
衬底，具有第一衬底表面侧和与第一衬底表面侧相对的第二衬底表面侧；
光电转换部，具有第一导电型半导体层，所述第一导电型半导体层形嵌设在所述衬底的所述第一衬底表面侧和第二衬底表面侧之间，并且具有接收光的光电转换功能和电荷存储功能；
第二导电型半导体层，形成在所述光电转换部的第一导电型半导体层的至少一个侧部上；
传输晶体管，配置用以传输所述光电转换部中累积的电荷；
浮动扩散区，配置用以转移通过所述转移晶体管的电荷；
存储晶体管，连接到所述浮动扩散区；
存储电容器元件，配置用于通过所述存储晶体管存储来自所述浮动扩散区的电荷；
其中，所述存储电容器元件是形成于所述第二衬底表面侧，进而在与衬底表面垂直方向上与所述光电转换部形成空间重叠。
2.如权利要求1所述的装置，其特征在于，其中，
所述存储电容器元件包括：
第一电极，其包括形成在所述衬底的所述第二衬底表面上的第一导电类型半导体区域或第二导电类型半导体区域；以及
第二电极，形成在所述第二衬底表面上方进而在与衬底表面正交的方向上以一间隔面对所述第一电极。
3.如权利要求2所述的装置，其特征在于，
其中，所述光电转换部包括在所述第二衬底表面侧的第一导电类型半导体层的表面上形成的第二导电类型半导体区域，且，
其中，形成在所述第二衬底表面侧的表面上的所述第二导电类型半导体区域被所述存储电容器元件共用作为其第一电极。
4.如权利要求3所述的装置，其特征在于，
其中，所述衬底包括：
第一区域，其在与衬底表面正交的方向上具有从所述第二衬底表面朝向所述第一衬底表面的第一深度；以及
第二区域，其具有比所述第一深度更深的第二深度，
其中，所述第二导电类型半导体区域是形成在第一区域中的所述光电转换部的所述第一导电类型半导体层的表面，上述表面是被设在所述第二衬底表面侧。
5.如权利要求2所述的装置，其特征在于，
其中，所述衬底包括：
第一区域，其在与衬底表面正交的方向上具有从所述第二衬底表面朝向所述第一衬底表面的第一深度；以及
第二区域，其具有比所述第一深度更深的第二深度，
其中，所述光电转换部被设置成所述第一导类型电半导体层在所述第二区域中面对所述衬底表面的部分的面积大于所述第一导电类型半导体层在所述第一区域中面对所述衬底表面的部分的面积，
其中，所述存储电容器元件的第一电极是由所述衬底的所述第二衬底表面的所述第一导电类型半导体区域经由所述第一区域中的第二导电类型半导体层，进而面对所述光电转换部的第二区域的第一导电类型半导体层所形成的半导体区域。
6.如权利要求5所述的装置，其特征在于，
其中，所述第一区域中的第一导电类型半导体层为偏离像素的中心而设置。
7.如权利要求5所述的装置，其特征在于，
其中，在所述第二区域中的所述第一导电类型半导体层的形成区域中，保留有第二导电类型的外延区域。
8.如权利要求5所述的装置，其特征在于，
其中，所述第二区域中的所述第一导电类型半导体层具有使其中电荷被转移到所述第一区域中的第一导电类型半导体层的形状。
9.如权利要求5所述的装置，其特征在于，
其中，在所述第一区域中的第一导电类型半导体层的一部分中形成有所述第二导电类型半导体区域。
10.如权利要求5所述的装置，其特征在于，
其中，在所述第二区域中的第一导电类型半导体层的一部分中形成有所述第二导电类型半导体区域。
11.如权利要求5所述的装置，其特征在于，
其中，在所述第二区域中的第一导电半导体层之中，所述第一衬底表面侧上的区域小于位在所述第一区域中与所述第一导电类型半导体层接触的区域。
12.如权利要求5所述的装置，其特征在于，
其中，在所述第一区域中的所述光电转换部的第一导电类型半导体层的表面形成有第二导电类型半导体区域，上述表面被设置在所述第二衬底表面侧；其中，所述浮动扩散区域是所述衬底的第二衬底表面的表面上所形成的第一导电类型的半导体区域，其中，所述存储晶体管和所述存储电容器元件之间的电容连接节点是在所述衬底的第二衬底表面的表面上形成的第一导电类型的半导体区域，
其中，所述传输晶体管具有设置在所述衬底的第二衬底表面上、位于所述第二导电类型半导体区域和所述第一导电类型半导体区域之间、作为所述浮动扩散区域的栅电极，且其中，所述存储晶体管具有形成在所述衬底的第二衬底表面上、作为所述浮动扩散区域的所述第一导电半导体区域以及作为所述电容连接节点的所述第一导电半导体区域之间的栅电极。
13.如权利要求12所述的装置，其特征在于，
其中，第一导电类型半导体区域被形成在所述存储晶体管的栅电极下方的第二衬底表面侧用以连接所述作为电容连接节点的第一导电类型半导体区域。
14.如权利要求12所述的装置，其特征在于，
其中，所述浮动扩散区域被设置为由多个光电转换部以及多个转移晶体管共用而形成共享像素设计，且
其中，所述第一导电类型半导体区域被形成在所述存储晶体管的栅电极下方的第二衬底表面侧用以连接作为所述电容连接节点的所述第一导电类型半导体区域。
15.如权利要求12所述的装置，其特征在于，进一步包括：
复位晶体管，用于至少将所述浮动扩散区域复位到预定电位，
其中，所述浮动扩散区域或所述存储电容元件的连接节点是由在所述衬底的第二衬底表面上的第一导电类型的半导体区域所形成，
其中，连接所述复位晶体管至一预定电位的电源连接节点是由在所述衬底的第二衬底表面上的第一导电类型的半导体区域所形成，
其中，所述复位晶体管具有设置在所述衬底的第二衬底表面、作为所述电源连接节点的所述第一导电半导体区域和作为所述电源连接节点的所述第一导电半导体区域之间的栅电极；
其中，用以连接作为所述电源连接节点的所述第一导电类型半导体区域的第一导电类型半导体区域被形成在所述复位晶体管的栅电极下面的第二衬底表面侧。
16.如权利要求12所述的装置，其特征在于，
其中，在作为所述存储电容器元件的所述第一电极的所述第一导电类型半导体区域和作为所述存储晶体管的所述电容连接节点的所述第一导电类型半导体区域之间的所述第二衬底表面侧的至少一个表面部分上形成有作为元件隔离区的第二导电类型半导体区域。
17.如权利要求12所述的装置，其特征在于，
其中，在作为所述存储电容器元件的所述第一电极的所述第一导电类型半导体区域和作为所述浮动扩散区域的所述第一导电类型半导体区域之间的所述第二衬底表面侧的至少一个表面部分上形成有作为元件隔离区的第二导电类型半导体区域。
18.如权利要求12所述的装置，其特征在于，
其中，在作为所述浮动扩散区域的所述第一导电类型半导体区域和作为元件隔离区的所述第二导电类型半导体区域之间形成有第二导电类型半导体区域。
19.如权利要求12所述的装置，其特征在于，
其中，在作为所述浮动扩散区域的所述第一导电半导体区域和作为所述电容连接节点的所述第一导电半导体区域之间、在从第二衬底表面算起比所述第一导电半导体区域更深的区域中，形成有第二导电类型半导体区域。
20.如权利要求12所述的装置，其特征在于，
其中，作为所述浮动扩散区的所述第一导电类型半导体区域与作为所述电容连接节点的所述第一导电类型半导体区域的其中至少一者，被一个用于限制主动区域的环形部分所围绕。
21.如权利要求12所述的装置，其特征在于，进一步包括：
复位晶体管，用于至少将所述浮动扩散区复位到预定电位，
其中，所述复位晶体管的栅极被一环形部分包围，用于限制第一导电类型半导体区域以作为连接节点。
22.如权利要求12至21的任一项所述的装置，其特征在于，
由所述传输晶体管、所述浮动扩散区、所述存储晶体管、以及所述存储晶体管的与所述存储电容器元件的电容连接节点，在从所述第二衬底表面的表面很深的区域形成溢流路径。
23.如权利要求22所述的装置，其特征在于，
所述溢流路径由在所述第二衬底表面的表面所形成的、作为所述传输晶体管的沟道形成区域的第二导电类型半导体区域、作为所述浮动扩散区的第一导电类型半导体区域、作为所述存储晶体管的沟道形成区域的第二导电类型半导体区域、以及作为所述电容连接节点的第一导电类型半导体区域，在从所述第二衬底表面的表面很深的区域，作为第一导电类型的嵌入层而形成。
24.如权利要求1至23的任一项所述的装置，其特征在于，
其中，所述固态成像装置是背面照射型。
25.一种制造固态成像装置的方法，其特征在于，包括：
在具有第一衬底表面侧和与第一衬底表面侧相对的第二衬底表面侧的衬底中，形成光电转换部，所述光电转换部具有第一导电型半导体层，所述第一导电型半导体层形嵌设在所述衬底的所述第一衬底表面侧和第二衬底表面侧之间，并且具有接收光的光电转换功能和电荷存储功能；
形成第二导电型半导体层在所述光电转换部的第一导电型半导体层的至少一个侧部上；
形成用以传输所述光电转换部中累积的电荷的传输晶体管；
形成用以转移通过所述转移晶体管的电荷的浮动扩散区；
形成连接到所述浮动扩散区的存储晶体管；
形成用于通过所述存储晶体管存储来自所述浮动扩散区的电荷的存储电容器元件；
其中，所述存储电容器元件是形成于所述第二衬底表面侧，进而在与衬底表面垂直方向上与所述光电转换部形成空间重叠。
26.一种电子设备，其特征在于，包括：
固态成像装置；以及
用于在所述固态成像装置上形成被摄体图像的光学系统，
其中所述固态成像装置包括：
衬底，具有第一衬底表面侧和与第一衬底表面侧相对的第二衬底表面侧，光电转换部，具有第一导电型半导体层，所述第一导电型半导体层形嵌设在所述衬底的所述第一衬底表面侧和第二衬底表面侧之间，并且具有接收光的光电转换功能和电荷存储功能；
第二导电型半导体层，形成在所述光电转换部的第一导电型半导体层的至少一个侧部上；
传输晶体管，配置用以传输所述光电转换部中累积的电荷；
浮动扩散区，配置用以转移通过所述转移晶体管的电荷；
存储晶体管，连接到所述浮动扩散区；
存储电容器元件，配置用于通过所述存储晶体管存储来自所述浮动扩散区的电荷；
其中，所述存储电容器元件是形成于所述第二衬底表面侧，进而在与衬底表面垂直方向上与所述光电转换部形成空间重叠。

说明书全文

固态成像装置，制造固态成像装置的方法和电子设备

技术领域

[0001] 本申请基于并要求日本专利申请序列号2018-134131(2018年7月17日提交)的优先权，其内容通过引用整体并入本文。

[0002] 本发明涉及固态成像装置，以及用于制造固态成像装置的方法和电子设备。

背景技术

[0003] 电荷耦合器件(CCD)图像传感器或互补金属氧化物半导体(CMOS)图像传感器已广被应用于作为检测光并产生电荷的光电转换元件的固态成像装置(图像传感器)。CCD图像传感器和CMOS图像传感器已是诸如数码相机，摄像机，监视相机，医疗内窥镜，个人计算机(PC)和诸如移动电话的便携式终端设备(移动设备)的各种电子设备中被广泛应用的一部分。

[0004] CMOS图像传感器，在每个像素中，包含了光电二极管(光电转换元件)和具有浮动扩散(FD)的浮动扩散(FD)放大器。当前CMOS图像传感器中的读取操作的主流设计是通过选择像素阵列中的行并在列方向上同时读取像素来执行的列并行输出处理。

[0005] CMOS图像传感器的每个像素对于一个光电二极管一般可包括四个有源元件：用作传输元件的传输晶体管、用作复位元件的复位晶体管、用作源极跟随元件的源极跟随器晶体管(放大元件)、和用作选择元件的选择晶体管(例如，参见日本专利申请公开No.2005-223681)。

[0006] 为了改善特性，已经提出了用于实现具有宽动态范围的高质量CMOS图像传感器的各种方法(例如，参见日本专利No.4317115)。

[0007] 除了上述传输晶体管，复位晶体管，源极跟随器晶体管和选择晶体管的四个元件之外，该宽动态范围CMOS图像传感器还可具有以下元件：存储电容器(CS)，用于存储来自浮动扩散(FD)区的电荷，光电二极管(PD)的存储电荷被转移到浮动扩散区(FD)，以及存储在存储电容器中的电荷和浮动扩散区，以及用于与存储的电荷混合的存储晶体管(CS读出开关)。

[0008] 该CMOS图像传感器通过在混合之前读出存储在浮动扩散中的电荷并在混合之后读出混合电荷来实现宽动态范围。

[0009] 嵌入式光电二极管(pinned photodiode，PPD)被广泛用作在每个像素中的光电二极管(PD)。由于诸如悬空键之类的表面状态缺陷存在于形成光电二极管(PD)的衬底的表面上，因此通过热能之际会产生大量电荷(暗电流)，使得信号不能被正确地读出。在嵌入式光电二极管(PPD)中，可以通过将光电二极管(PD)的电荷存储部分嵌入衬底中，来减少暗电流混入信号。例如，可以通过改变曝光时间来改变光电二极管(PD)的灵敏度。

[0010] 嵌入式光电二极管(PPD)可藉由，例如，一个n型半导体层以及一个形成在所述n型半导体层表面中的p型半导体层所形成，即，在绝缘膜的界面附近配置用于抑制暗电流的浅杂质浓度的浅p型半导体层而形成。

[0011] 如上述日本专利No.4317115中描述的CMOS图像传感器具有光电二极管PD和存储电容器CS，并且将信号电荷保持在电容密度高于光电二极管PD的电容密度的存储电容器CS中，从而实现信号的最大化并实现了动态范围DR的扩展。

[0012] 然而，如上述日本专利No.4317115中描述的CMOS图像传感器中，当存储电容器CS的电容设置得大时，光电二极管PD的孔径降低并且灵敏度降低。另一方面，当光电二极管PD的光接收面积设置得大时，存储电容器CS占据的面积减小，结果导致动态范围减小。

发明内容

[0013] 有鉴于此，本发明的诸实施例提供能够实现宽动态范围和高灵敏度的固态成像装置、制造固态成像装置的方法、以及其电子设备。

[0014] 本发明申请案的第一个面向公开了一种固态成像装置，其特征在于，包括：衬底，具有第一衬底表面侧和与第一衬底表面侧相对的第二衬底表面侧；光电转换部，具有第一导电型半导体层，所述第一导电型半导体层形嵌设在所述衬底的所述第一衬底表面侧和第二衬底表面侧之间，并且具有接收光的光电转换功能和电荷存储功能；第二导电型半导体层，形成在所述光电转换部的第一导电型半导体层的至少一个侧部上；传输晶体管，配置用以传输所述光电转换部中累积的电荷；浮动扩散区，配置用以转移通过所述转移晶体管的电荷；存储晶体管，连接到所述浮动扩散区；存储电容器元件，配置用于通过所述存储晶体管存储来自所述浮动扩散区的电荷；其中，所述存储电容器元件是形成于所述第二衬底表面侧，进而在与衬底表面垂直方向上与所述光电转换部形成空间重叠。

[0015] 本发明申请案的第二个面向公开了一种制造固态成像装置的方法，其特征在于，包括：在具有第一衬底表面侧和与第一衬底表面侧相对的第二衬底表面侧的衬底中，形成光电转换部，所述光电转换部具有第一导电型半导体层，所述第一导电型半导体层形嵌设在所述衬底的所述第一衬底表面侧和第二衬底表面侧之间，并且具有接收光的光电转换功能和电荷存储功能；形成第二导电型半导体层在所述光电转换部的第一导电型半导体层的至少一个侧部上；形成用以传输所述光电转换部中累积的电荷的传输晶体管；形成用以转移通过所述转移晶体管的电荷的浮动扩散区；形成连接到所述浮动扩散区的存储晶体管；形成用于通过所述存储晶体管存储来自所述浮动扩散区的电荷的存储电容器元件；其中，所述存储电容器元件是形成于所述第二衬底表面侧，进而在与衬底表面垂直方向上与所述光电转换部形成空间重叠。

[0016] 本发明申请案的第三个面向公开了一种电子设备，其特征在于，包括：固态成像装置；以及用于在所述固态成像装置上形成被摄体图像的光学系统，其中所述固态成像装置包括：衬底，具有第一衬底表面侧和与第一衬底表面侧相对的第二衬底表面侧，光电转换部，具有第一导电型半导体层，所述第一导电型半导体层形嵌设在所述衬底的所述第一衬底表面侧和第二衬底表面侧之间，并且具有接收光的光电转换功能和电荷存储功能；第二导电型半导体层，形成在所述光电转换部的第一导电型半导体层的至少一个侧部上；传输晶体管，配置用以传输所述光电转换部中累积的电荷；浮动扩散区，配置用以转移通过所述转移晶体管的电荷；存储晶体管，连接到所述浮动扩散区；存储电容器元件，配置用于通过所述存储晶体管存储来自所述浮动扩散区的电荷；其中，所述存储电容器元件是形成于所述第二衬底表面侧，进而在与衬底表面垂直方向上与所述光电转换部形成空间重叠。

[0017] 根据本发明公开之技术方案，可以实现宽动态范围和高灵敏度。附图说明

[0018] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1是示出根据本发明第一实施例的固态成像装置的配置的框图。
图2是示出根据第一实施例的像素的示例的电路图。
图3A至3C示出了从根据本发明实施例的固态成像装置的像素部分输出的列的读取系统的示例配置。
图4是示出根据本发明第一实施例的像素的示例配置的简化截面图。
图5是示出根据本发明第二实施例的像素的示例配置的简化截面图。
图6A和6B是示出根据本发明第二实施例的像素的示例配置的平面图。
图7是示出根据本发明第三实施例的像素的示例配置的简化截面图。
图8是示出根据本发明第四实施例的像素的示例配置的简化截面图。
图9是示出根据本发明第五实施例的像素的示例配置的简化截面图。
图10是示出根据本发明第六实施例的像素的示例配置的简化截面图。
图11是示出根据本发明第七实施例的像素的示例配置的简化截面图。
图12A是示出根据本发明第八实施例的像素的示例配置的平面图，图12B是示出其的简化截面图。
图13A是示出根据本发明第九实施例的像素的示例配置的平面图，图13B是示出其的简化截面图。
图14A是示出根据本发明第十实施例的像素的示例配置的平面图，图14B是示出其的简化截面图。
图15是示出根据本发明第十一实施例的像素的示例配置的简化截面图。
图16是示出根据本发明第十一实施例的像素的传输晶体管下的截面的存储时间中的电位分布(potential profile)的图。
图17是示出根据本发明第十二实施例的像素的示例配置的简化截面图。
图18示出了应用根据本发明实施例的固态成像装置的电子设备的配置的示例。
然而，要注意的是，随附图式仅说明本案之示范性实施态样并因此不被视为限制本案的范围，因为本案可承认其他等效实施态样。
主要元件符号说明
像素 200
衬底 210
第一衬底表面 211
第二衬底表面 212
光电二极管 PD1
光电转换部 220
第一导电类型半导体层 221、222
第二导电类型半导体层 230、231、232
平坦层 224
第一导电类型半导体区域 233
第二导电类型半导体区域 223
栅电极 252
传输晶体管 TG1-Tr
浮动扩散区 FD1
存储晶体管 SG1-Tr
存储电容器 CS1
第一区域 AR1
第二区域 AR2
第一深度 DP1
第二深度 DP2
微透镜 MCL
第一电极 EL1
第二电极 EL2
滤色器部 CF

具体实施方式

[0019] 下文将参考附图描述本发明的实施例。

[0020] 第一实施例图1是示出根据本发明第一实施例的固态成像装置的配置示例的框图。在本实施例中，固态成像装置10是由，例如，背面照射型CMOS图像传感器构成。

[0021] 如图1所示，固态成像装置10包括作为成像单元的像素单元20、垂直扫描电路(行扫描电路)30、读出电路(列读出电路)40、水平扫描电路(列扫描电路)50、以及定时控制电路60等主要部件。在这些组件中，例如，垂直扫描电路30，读取电路40，水平扫描电路50和定时控制电路60构成像素信号读取单元70。

[0022] 在第一实施例中，固态成像装置10具有在像素单元20中以矩阵布置的像素(或像素单元20)，而每个像素(PXL)均具有作为一光电转换部的嵌入式光电二极管(PPD)。

[0023] 本实施例的像素PXL包括：衬底，其具有用以受光的第一衬底表面侧(例如，背表面侧)、以及与第一衬底表面侧相对的第二衬底表面侧(前表面侧)；光电转换部(光电二极管PD1)，其包括嵌设在上述第一衬底表面侧和第二衬底表面侧之间的第一导电类型半导体层(例如，在该实施例中为n型；下文中也称为“n层”)，其被配置用于对接收光的进行光电转换并存储电荷；以及至少形成在上述光电转换部的第一导电类型半导体层的侧部上的第二导电类型半导体层(例如，在该实施例中为p型；下文中也称为“p层”)。此外，像素PXL更包括：转移晶体管，其用于转移存储在光电转换部分中的电荷；浮动扩散区FD1，使电荷得以通过转移晶体管转移到该浮动扩散FD1；连接到浮动扩散的存储晶体管；以及作为存储电容元件的存储电容器CS1，其被配置用于存储经由存储晶体管从浮动扩散FD1接收的电荷。在像素PXL中，用作存储电容元件的存储电容器CS1形成在第二衬底表面侧上，以便在垂直于衬底表面的方向上与光电转换部分的至少一部分在空间上重叠。

[0024] 在第一实施例中，作为存储电容元件的存储电容器CS1包括第一电极和第二电极。第一电极由形成在衬底的第二衬底表面的表面中的第二导电类型(p型)半导体区域形成，第二电极形成于第二衬底表面上方，进而在垂直于衬底表面的方向上，间距地与第一电极相对地设置。光电转换部包括了形成在第二衬底表面上的第一导电类型半导体层(第n导电层，n类型层)的表面上的第二导电类型半导体区域(p+区域)侧。第二导电类型半导体区域包含比第一导电类型半导体层的侧部上的第二导电类型半导体层(p层)更高的杂质浓度。
此外，作为存储电容元件的存储电容器CS1使用上述形成在第二衬底表面侧的表面上的第二导电类型半导体区域(p+区域)作为其第一电极。

[0025] 在第一实施例中，衬底包括沿垂直于衬底表面的方向布置的第一区域和第二区域。第一区域具有从第二衬底表面朝向第一衬底表面的第一深度，第二区域具有大于第一深度的第二深度。第二导电类型半导体区域(p+区域)形成在第一区域中的光电转换部分的第一导电类型半导体层(第一导电类型半导体层；n层)的表面，上述表面被设置在第二衬底表面侧。

[0026] 在该实施例中，读取部70可以在单个读取时段中执行第一转换增益模式读取和第二转换增益模式读取。在第一转换增益模式读取中，读取部70可读取具有对应于第一电容的第一转换增益的像素信号，并且在第二转换增益模式读取中，读取部分70可读取对应于第二电容(与第一电容不同)、具有第二转换增益的像素信号。也就是说，该实施例的固态成像传感器10是具有宽动态范围的固态成像元件，相对于在一个累积时段(曝光时段)中光电转换的电荷(电子)，其被配置为在单个读取时段中，藉由像素的内部第一转换增益(例如，高转换增益：HCG)模式和第二转换增益(例如，低转换增益：LCG)模式之间的切换来输出亮信号和暗信号。

[0027] 在正常像素读取操作中，通过读取部70驱动像素来执行快门扫描然后读取扫描。第一转换增益模式读取(HCG)和第二转换增益模式读取(LCG)在读取扫描期间执行。

[0028] 下面将描述固态成像装置10的部件的配置和功能的概述，然后给出具有嵌入式光电二极管(PPD)部件的像素PXL的示例配置的细节。

[0029] <像素部分20和像素PXL的配置>在像素部分20中，每个包括光电二极管(光电转换元件)和像素内放大器的多个像素布置在由N行和M列组成的二维矩阵中。

[0030] 图2是示出根据实施例的像素的示例性电路图。

[0031] 像素PXL包括例如用作光电转换部分的光电二极管PD1(光电转换部)。与光电二极管PD1相关联地，像素PXL包括作为电荷传输栅极部分(传输元件)的传输晶体管TG1-Tr、作为复位元件的复位晶体管RST1-Tr、源极跟随器晶体管SF1-Tr作为源极跟随元件，选择晶体管SEL1-Tr作为选择元件，存储晶体管SG1-Tr作为存储元件，存储电容器CS1作为存储电容元件。

[0032] 光电二极管PD根据入射光的量产生一定量的信号电荷(电子)并存储它们。下面将描述信号电荷是电子并且每个晶体管是n型晶体管的情况。然而，信号电荷也可以是空穴或每个晶体管是p型晶体管。此外，该实施例也适用于多个光电二极管共用晶体管的情况或者像素包括除选择晶体管之外的四个晶体管(4Tr)的情况。

[0033] 每个像素PXL中的光电二极管(PD)是嵌入式光电二极管(PPD)。在用于形成光电二极管(PD)的衬底表面上，由于悬空键或其他缺陷而存在表面，因此，由于热能而产生大量电荷(暗电流)，从而无法正确地读取信号。在嵌入式光电二极管(PPD)中，光电二极管(PD)的电荷存储部分被钉扎在衬底中以减少暗电流混合成信号。

[0034] 传输晶体管TG1-Tr连接在嵌入式光电二极管(PPD)和浮动扩散FD1之间，并可通过控制信号TG被控制。转移晶体管TG1-Tr在信号TG处于高(H)电位的时段中进入导通状态，并将通过光电转换产生的电荷(电子)转移到浮动扩散FD1，然后存储于光电二极管PD1时，可被选择并且控制。

[0035] 在图2所示的例子中，复位晶体管RST1-Tr连接在电源电位VDD和连接到图2的示例中的浮动扩散FD1的存储晶体管SG1-Tr之间，并且通过控制信号RST控制。复位晶体管RST1-Tr在控制信号RST处于H电平并且变为导通的时段中被选择，并且在存储晶体管SG1-T导通时将浮动扩散FD1复位到电源电势VDD。

[0036] 例如，存储晶体管SG1-Tr的源极连接到浮动扩散FD1。在存储电容器CS1中，第一电极EL1连接到参考电位VSS(例如，地电位GND)，第二电极EL2连接到作为电容连接节点ND1的存储晶体管SG1-Tr的漏极。存储晶体管SG1-Tr由通过控制线施加到栅极的控制信号SG来控制。在控制信号SG处于H电平并且变为导通的时段中选择存储晶体管SG1-Tr，并且连接浮动扩散FD1和存储电容器CS1。

[0037] 在第一转换增益(高转换增益：HCG)信号读出处理时，存储晶体管SG1-Tr保持在非导通状态，并且浮动扩散FD1的电荷和存储电容器CS1的电荷被分离以执行读取处理。在第二转换增益(低转换增益：LCG)信号读出处理时，存储晶体管SG1-Tr保持在导通状态，进而共享(混合)浮动扩散FD1的电荷和存储电容器CS1的电荷以执行读出处理。

[0038] 在图2的示例中，存储晶体管SG1-Tr连接在浮动扩散FD1和复位晶体管RST1-Tr之间，且存储电容器CS1连接在其连接节点和参考电位VSS之间。然而，连接形式不限于此。例如，复位晶体管RST1-Tr和存储晶体管SG1-Tr可以单独地并且直接连接到浮动扩散FD1。

[0039] 源极跟随器晶体管SF1-Tr和选择晶体管SEL1-Tr串联连接在电源电位VDD和与电流源IS连接的垂直信号线LSGN1之间。浮动扩散FD1连接到源极跟随器晶体管SF1-Tr的栅极，并且选择晶体管SEL1-Tr通过控制信号SEL控制。在控制信号SEL处于H电平并且变为导通的时段期间选择选择晶体管SEL1-Tr。因此，源极跟随器晶体管SF1-Tr输出通过将浮动扩散FD的电荷转换为具有与垂直信号线LSGN1的电荷量(电位)对应的增益的电压信号而获得的列输出的读取信号VSL。例如，执行这些操作是因为传输晶体管TG1-Tr，复位晶体管RST11-Tr，选择晶体管SEL1-Tr和存储晶体管SG1-Tr的每个栅极以行为单位连接，每个像素用于一行同时并行执行。

[0040] 在像素单元20中，由于像素PXL以N行×M列排列，因此存在N条控制线LSEL，LRST，LTG和LSG，以及M条垂直信号线LSGN1。在图1中，每条控制线LSEL，LRST，LTG和LSG表示为一行扫描控制线。

[0041] 垂直扫描电路30根据定时控制电路60的控制，通过行扫描控制线驱动快门行中的像素和行读取行。此外，垂直扫描电路30根据地址信号输出，用于读出信号的读取行的行地址的行选择信号和重置存储在光电二极管PD1中的电荷的快门行。

[0042] 读取电路40包括与像素部分20的列输出相对应地布置的多个列信号处理电路(未示出)，并且读取电路40可以被配置为使得多个列信号处理电路可以执行列并行处理。

[0043] 读取电路40可以包括相关双采样(CDS)电路，模数转换器(ADC)，放大器(AMP)，采样/保持(S/H)电路等。

[0044] 因此，如图3A示例性地展示，读取电路40可以包括模数转换器(ADC)41，用于将读出信号VSL从像素部分20的列输出转换为数字信号。或者，例如，如图3B所示，读取电路40可以包括放大器(AMP)42，用于放大来自像素部分20的列输出的读出信号VSL。如图1所示，也可以如图3C示例性地揭示，读取电路40可以包括采样/保持(S/H)电路43，用于从像素部分20的列输出采样/保持读出信号VSL。

[0045] 水平扫描电路50扫描在诸如模数转换器的读取电路40的多个列信号处理电路中处理的信号，在水平方向上传送信号，并将信号输出到信号处理电路(未示出)。

[0046] 时序控制电路60生成像素部分20，垂直扫描电路30，读取电路40，水平扫描电路50等中的信号处理所需的时序信号。

[0047] 以上描述概述了固态成像装置10的部件的配置和功能。接下来，将给出根据第一实施例的像素的配置的详细描述。

[0048] <像素200(PXL)的具体示例>图4是示出根据本发明第一实施例的像素的示例配置的简化截面图。这里描述的像素包括嵌入式光电二极管(PPD)并且由附图标记200表示。

[0049] 图4中所示的像素200包括半导体衬底(下文中简称为“衬底”)210，其具有将被光L照射的第一衬底表面211侧(例如，后表面侧)和与前述第一衬底表面侧211相对第二衬底表面212侧(前表面侧)。像素200包括：作为光电二极管PD1的光电转换部，其包括嵌埋在衬底210中的第一导电类型半导体层221(在此实施例中为n型；可简称为n层)，用于对接收光进行光电转换并存储电荷；第二导电类型半导体层230(在本实施例中为p；型可简称为p层)，其至少形成在光电转换部220的n层221(第一导电类型半导体层)的侧部上。

[0050] 此外，像素200包括：传输晶体管TG1-Tr，其传输存储在光电转换部220中的电荷；浮动扩散区FD1，电荷通过转移晶体管TG1-Tr转移到该浮动扩散区FD1；存储晶体管SG1-Tr，其源极与浮动扩散FD1相连接；作为存储电容元件的存储电容器CS1，其存储经由存储晶体管SG1-Tr的漏极侧从浮动扩散FD1接收的电荷。在像素200中，作为存储电容元件的存储电容器CS1系形成在第二衬底表面212侧，以在垂直于衬底表面的方向上与光电转换部220在空间上重叠(在所示的正交坐标系中的方向Z)。

[0051] 在第一实施例中，衬底210具有两层结构，其包括沿垂直于衬底表面的方向(所示的正交坐标系中的方向Z)布置的第一区域AR1和第二区域AR2。第一区域AR1具有从第二衬底表面212朝向第一衬底表面211的第一深度DP1，第二区域AR2具有大于第一深度DP1的第二深度DP2。如同上述双层结构，图4中所示的光电转换部220和p层230(第二导电类型半导体层)在垂直于衬底210的衬底表面的方向上各自具有双层结构(所示的正交坐标系中的Z方向)。

[0052] 光电转换部220具有双层结构，其包括在上述第二区域AR2中的n层221(第一导电类型半导体层)和设在上述第一区域AR1中的第一区域中的n层222(第一导电类型半导体层)。上述p层(第二导电类型半导体层)230具有两层结构，包括设在第二区域AR2中的p层(第二导电类型半导体层)231和形成于第一区域AR1中的p层(第二导电类型半导体层)232。

[0053] 此外，光电转换部220包括形成在第二衬底表面侧212上的第一区域AR1中的n层222(第一导电类型半导体层)的表面上的第二导电类型半导体区域223(p+区域)。第二导电类型半导体区域223(p+区域)包含比n层侧部分上的p层230(第二导电类型半导体层)更高浓度的杂质。此外，作为存储电容元件的存储电容器CS1使用形成在第二衬底表面212侧的表面中的p+区域223(第二导电类型半导体区域)作为其第一电极EL1。

[0054] 此外，光电转换部220包括形成在第二衬底表面侧212上的第一区域AR1中的n层222(第一导电类型半导体层)的表面上的第二导电类型半导体区域223(p+区域)。第二导电类型半导体区域(p+区域)223包含比n层侧部分上的p层(第二导电类型半导体层)230更高浓度的杂质。此外，作为存储电容元件的存储电容器CS1使用形成在第二衬底表面212侧的表面中的p+区域223(第二导电类型半导体区域)作为其第一电极EL1。

[0055] 在第一实施例中，在在第一衬底表面211侧、光电转换部220的n层221(第一导电类型半导体层)和p层230(第二导电类型半导体层)的表面上形成有平坦层224。滤色器部(color filter，CF)形成在平坦层224的光入射侧，并且微透镜MCL形成在滤色器部分的光入射侧，进而对应于作为光电二极管PD1的光电转换部220和p层230(第二导电类型半导体层)。

[0056] 在第一实施例中，传输晶体管TG1-Tr、浮动扩散区FD1、和存储晶体管SG1-Tr形成在第一区域AR1的p层232(第二导电类型半导体层)中。

[0057] 浮动扩散区FD1形成在衬底210的第二衬底表面212的表面，并构成一个n+区域233(第一导电类型半导体区域)，其具有比衬底210的第二衬底表面212的表面上的光电转换单元220的n层221、222(第一导电类型半导体层)更高的杂质浓度。

[0058] 用于与存储电容器CS1电容连接的存储晶体管SG1-Tr的电容连接节点ND1被形成在衬底210的第二衬底表面212的表面，其构成了一个n+区域234(第一导电类型半导体区域)，其包含了比光电转换部220的n层221、222(第一导电类型半导体层)更高浓度的杂质。作为节点ND1的n+区域234经由布线层WR1连接到存储电容器CS1的第二电极EL2。

[0059] 转移晶体管TG1-Tr包括了栅电极251，其设置在p+区域233(第二导电类型半导体区域)和作为浮动扩散区FD1的n+区域(第一导电类型半导体区域)之间的衬底210的第二衬底表面212上方。

[0060] 存储晶体管SG1-Tr包括了栅电极252，其设置在作为浮动扩散区FD1的n+区域233(第一导电类型半导体区域)与作为电容连接节点ND1的n+区域234(第一导电类型半导体区域)之间的衬底210的第二衬底表面212上方。

[0061] 如上所述，在第一实施例的像素200中，作为存储电容元件的存储电容器CS1包括了设在第二衬底表面212侧的第一电极EL1和第二电极EL2。第一电极EL1由形成在衬底210的第二衬底表面212的表面中的p+区域(第二导电类型半导体区域)223所形成，而第二电极EL2形成在第二衬底表面212上方，进而被设置在第二衬底表面212的上方。在垂直于衬底表面的方向上与第一电极EL1相距一定距离。第一电极EL1和第二电极EL2被布置成在垂直于衬底表面的方向(所示的正交坐标系中的方向Z)上与光电转换部220在空间上重叠。此等设置可以防止存储电容器CS1的放大电容导致光电二极管PD开口减小，导致灵敏度降低。另外，可以防止光电二极管PD1中被放大的光接收区域导致存储电容器CS1占据的面积减小，而导致动态范围减小。如上所述，第一实施例实现宽动态范围和高灵敏度。

[0062] <第二实施例>图5是示出根据本发明第二实施例的像素的示例配置的简化截面图。图6A和6B是示出根据本发明第二实施例的像素的示例配置的平面图。

[0063] 第二实施例的像素200A与第一实施例的像素200(图4中所示)的不同之处包含诸如以下几点。

[0064] 在第一实施例的像素200中，作为存储电容元件的存储电容器CS1包括第二衬底表面212侧上的第一电极EL1和第二电极EL2。第一电极EL1由形成在衬底210的第二衬底表面212的表面中的p+区域223(第二导电类型半导体区域)所形成，而第二电极EL2形成在第二衬底表面212上方，进而以在垂直于衬底表面的方向上与第一电极EL1相距一定距离的方式被设置在第二衬底表面212的上方。第一电极EL1和第二电极EL2被布置成在垂直于衬底表面的方向(所示的正交坐标系中的方向Z)上与光电转换部220在空间上重叠。

[0065] 相较之下，在第二实施例的像素200A中，作为存储电容元件的存储电容器CS1A系形成于第二衬底表面212侧，以便在垂直于衬底表面(所示的正交坐标系中的方向Z)的方向上与光电转换部220在空间上重叠。上述存储电容器CS1A具有以下配置。像素200A的设置为：所述n层221A(第一导电类型半导体层)在第二区域AR2中、与第二衬底表面212相对的的部分的面积大于所述n层222A(第一导电类型半导体层)在第一区域AR1中、与第二衬底表面212相对的的部分的面积。换句话说，在像素200A中，第二区域AR2中的n层221A(第一导电类型半导体层)在所示的方向X和方向Y上延伸，且在第一区域AR1中的n层222A(第一导电类型半导体层)系形成于在第二区域AR2中的n层221A(第一导电类型半导体层)的边界区域的边缘部分。

[0066] 此外，在像素200A中，作为存储电容元件的存储电容器CS1A的第一电极EL1系形成在衬底210的第二衬底表面212的表面中、由所述衬底的所述第二衬底表面的所述第一导电类型半导体区域经由所述第一区域中的第二导电类型半导体层，进而面对所述光电转换部的第二区域的第一导电类型半导体层所形成的半导体区域。第一电极EL1是由比光电转换部220A的n层221A、222A具有更高浓度的杂质的n+区域235(第一导电类型半导体区域)所形成。存储电容器CS1A的第二电极EL2形成在第二衬底表面212上方，以在垂直于衬底表面的方向上与第一电极EL1相隔一定距离。如上所述，存储电容器CS1A为MOS电容。

[0067] 第一电极EL1通过布线层WR2连接到参考电位(地GND)。

[0068] 在如上所述配置的像素200A中，存储电容器CS1A的第一电极EL1是具有高杂质浓度的n+区域235(第一导电类型半导体区域)，借此，电容密度和线性度得以增加。

[0069] 然而，由于第一区域AR1中的n层222A(第一导电类型半导体层)并不与存储电容器CS1A相对设置，因此从具有长波长、由入射光的一部分在一浅区域被光电转换而产生的电子得以通过存储电容器CS1A的衬底侧地GND放电，借此，可以降低长波长的灵敏度。通过使用更厚的衬底和更深的离子注入用于n型和p型，可以避免这种灵敏度的降低。

[0070] 如图5和图6A与6B所示，第一区域AR1中的n层222A(第一导电类型半导体层)形成为偏离像素的中心，从而形成存储电容器CS1A。如此设置可以增加面积效率以实现更大的电容器，并且可以扩展动态范围。此处，在第二区域AR2中的n层221A(第一导电类型半导体层)中产生的光电转换电子是与第一区域AR1中的n层222A(第一导电类型半导体层)的区域重叠。通过电位梯度，电势转移并累积在第一区域AR1中的n层222A(第一导电类型半导体层)中。

[0071] 此外，如图5和图6A与6B所示，在像素200A中，第二区域AR2中的n层221A(第一导电类型半导体层)的区域可以减小尺寸，使得其占据的区域得以近似于由n层222A(第一导电类型半导体层)所占据的小区域。这种布置使得作为光电二极管PD1的光电转换部220的峰值电压位置可以形成在第一区域AR1中的n层222A(第一导电类型半导体层)。借此，存储的电荷(信号)中的转移残留物(残留图像)得以被减少。例如，p型(第二导电类型)的大外延(epi)区域可以被刻意地留在留用于形成n层221A(第一导电类型半导体层)的区域中，以便减少实质n层221A(第一导电类型半导体层)的区域面积。在第二区域AR2中的n层221A(第一导电类型半导体层)与第二区域AR2中的p层231A(第二导电类型半导体层)之间的外延(epi)区域中、通过光电转换所产生的电子可通过电位梯度被转移并存储至第一区域AR1中的n层222A(第一导电类型半导体层)中。

[0072] 如图6B所示，在像素200A中，用于在第二区域AR2中形成n层221A(第一导电类型半导体层)的区域可以具有能使电子容易转移到位于第一区域AR1中的n层222A(第一导电类型半导体层)的形状，例如梯形或L形，使得电子能够容易地流到位于第一区域AR1中的n层222A(第一导电类型半导体层)。在图6B所示的示例中，第二区域AR2中的n层221A(第一导电类型半导体层)在平面图中具有梯形形状，其宽度朝电子转移的目标区n层222A(第一导电类型)变宽。

[0073] <第三实施例>图7是示出根据本发明第三实施例的像素的示例配置的简化截面图。

[0074] 第三实施例的像素200B与第二实施例的像素200A(图5中所示)的不同之处包括以下几点。

[0075] 在第三实施例的像素200B中，在第一区域AR1中的n层222A(第一导电类型半导体层)的一部分中形成具有低杂质浓度的p-区域225(第二导电类型半导体区域)。经由如此设置，作为光电转换单元220的光电二极管PD1的峰值电压位置得以被形成在第一区域AR1中的n层222A(第一导电类型半导体层)中，借此，累积电荷(信号)的转移残留(残留)得以有被减少的可能。

[0076] 此外，在第三实施例的像素200B中，在第二区域AR2中的n层221A(第一导电类型半导体层)的一部分中，形成了具有低浓度杂质的p-区226(第二导电类型半导体区)。经由如此设置，作为光电转换单元220的光电二极管PD1的峰值电压位置得以被形成在第一区域AR1中的n层222A(第一导电类型半导体层)中，借此，累积电荷(信号)的转移残留(残留)得以有被减少的可能。

[0077] 在第三实施例的像素200B中，p型的大外延(epi)区域227被留在第二区域AR2中的n层221A(第一导电类型半导体层)221A以及第二区域AR2中的p层231A(第二导电类型半导体层)之间，使得n层221A(第一导电类型半导体层)的实质区域得以缩小。这种布置使得作为光电二极管PD1的光电转换部220的峰值电压位置可以形成在第一区域AR1中的n层222A(第一导电类型半导体层)，进而存储的电荷(信号)中的转移残留物(残留图像)得以被减少。在第二区域AR2中的n层221A(第一导电类型半导体层)与第二区域AR2中的p层231A(第二导电类型半导体层)之间的外延(epi)区域227中、通过光电转换所产生的电子可通过电位梯度被转移并存储至位于第一区域AR1中的n层222A(第一导电类型半导体层)中。

[0078] <第四实施例>图8是示出根据本发明第四实施例的像素的示例配置的简化截面图。

[0079] 第四实施例的像素200C与第二实施例的像素200A(图5中所示)的不同之处包括以下几点。

[0080] 在第三实施例的像素200B中，在第一区域AR1中的n层222A(第一导电类型半导体层)的一部分中形成具有低杂质浓度的p-区域228(第二导电类型半导体区域)。经由如此设置，作为光电转换单元220的光电二极管PD1的峰值电压位置得以被形成在第一区域AR1中的n层222A(第一导电类型半导体层)中，借此，累积电荷(信号)的转移残留(残留)得以有被减少的可能。

[0081] 在第四实施例的像素200C中，第二区域AR2中的n层221A(第一导电类型半导体层)被形成为：第一衬底表面221侧上的n层区域221A-2、221A-3小于与第一区域AR1中的n层222A(第一导电类型半导体层)接触的n层区域221A-1。更具体地，第一衬底表面211侧上的n层区域221A-2、221A-3被设置在其间的p型外延(epi)区域227C分离。经由如此设置，作为光电转换单元220的光电二极管PD1的峰值电压位置得以被形成在第一区域AR1中的n层222A(第一导电类型半导体层)中，借此，累积电荷(信号)的转移残留(残留)得以有被减少的可能。在这种布置中，通过第一衬底表面211侧上的n层221A-2、221A-3中、经由光电转换而产生的电子得以经由n层区域221A-1而被转移并存储至处于第一区域AR1中的n层222A(第一导电类型半导体层)222A中。

[0082] <第五实施例>图9是示出根据本发明第五实施例的像素的示例配置的简化截面图。为了便于理解，图
9集中于包括修改或添加部分的第一区域AR1，并且未示出第二区域。在该实施例中，第二区域可以与上述第二，第三或第四实施例的相同(图5至图8)。

[0083] 第五实施例的像素200D与第二实施例的像素200A(图5中所示)的不同之处包含以下几点。

[0084] 在第五实施例的像素200D中，在存储晶体管SG1-Tr的栅电极252下方的第二衬底表面212侧上形成有n-区域236(第一导电类型半导体区域)，以便连接作为电容连接节点ND1的n+区域234(第一导电类型半导体区域)。上述n-区域236(第一导电类型半导体区域)包含了比光电转换部220A的n层221A、222A(第一导电类型半导体层)更低的杂质浓度。

[0085] 该等布局在存储晶体管SG1-Tr的栅电极252下方形成电位梯度，使得当存储晶体管SG1-Tr关闭时产生的电荷注入得以流入存储电容器CS1A，而不是浮动扩散区FD1。浮动扩散区FD1侧的电容较小，以实现较高的灵敏度，而存储电容器CS1侧的电容较大，以实现较高的饱和度，因此，转换为电压的电荷注入可被减少，进而可以扩展信号的满量程并降低电压。

[0086] 当像素200D是共享像素设计时，其中浮动扩散区FD1由多个光电转换部220和多个转移晶体管TG1-Tr共享(如图9中的虚线所示)，一个n-区域237(第一导电类型半导体区域)有可能被形成在存储晶体管SG1-Tr的栅电极252下方的第二衬底表面212侧上，以便连接到作为FD节点的n+区域233(第一导电类型半导体区域)。上述n-区域237(第一导电类型半导体区域)具有比光电转换部220A的n层221A、222A(第一导电类型半导体层)更低的杂质浓度。在如上述的共享像素设计中，作为FD节点的n+区域233(第一导电类型半导体区域)可以在信号读取之前被复位，因此，注入含有较低浓度杂质的n-材料可被注入于浮动扩散区FD1侧位于存储晶体管SG1-Tr的栅电极251下方。

[0087] <第六实施例>图10是示出根据本发明第六实施例的像素的示例配置的简化截面图。为了更容易理解，图10专注在包括修改或添加部分的第一区域AR1，因而未示出第二区域。在该实施例中，第二区域可以与上述第二，第三或第四实施例的相同(图5至图8)。

[0088] 第六实施例的像素200E与第二实施例的像素200A(图5中所示)的不同之处包含以下几点。

[0089] 第六实施例的像素200E包括复位晶体管RST1-Tr。如在图2所示的示例中，例如，存储晶体管SG1-Tr连接在浮动扩散FD1和复位晶体管RST1-Tr之间，而存储电容器CS1A连接在存储晶体管SG1-Tr的连接节点与参考电位VSS之间。

[0090] 将复位晶体管RST1-Tr连接到存储电容器CS1A與存储晶体管SG1-Tr(以及进一步到浮动扩散FD1)的连接节点被形成于衬底210的第二衬底表面212的n+区域238(第一导电类型半导体区域)，其具有比光电转换部220A的n层221A、222A(第一导电类型半导体层)更高浓度的杂质。将复位晶体管RST1-Tr连接到电源电位VDD的电源连接节点被形成于衬底210的第二衬底表面212表面中的n+区域239(第一导电类型半导体区域)，其杂质的参杂浓度高于光电转换部220A的n层221A、222A(第一导电类型半导体层)。复位晶体管RST1-Tr包括栅电极253，其被设置在作为连接节点的n+区域238(第一导电类型半导体区域)与作为电源连接节点的n+区域239(第一导电类型半导体区域)之间的衬底210的第二衬底表面212上方。在第六实施例的像素200E中，在复位晶体管RST1-Tr的栅电极253下方的第二衬底表面
212侧上形成有n-区域240(第一导电类型半导体区域)，其接到作为电源连接节点的n+区域
239(第一导电类型半导体区域)。上述n-区域240(第一导电类型半导体区域)具有比光电转换部分220A的n层221A、222A(第一导电类型半导体层)更低的杂质浓度。

[0091] 如上所述，包含较低浓度杂质的n-区域(第一导电类型半导体区域)240系被形成在复位晶体管RST1-Tr的栅极电极253下方的第二衬底表面212侧上，进而连接到作为电源连接节点的n+区域239(第一导电类型半导体区域)。此等布局在栅电极253下方形成电位梯度，使得当复位晶体管RST1-Tr被关断时产生的电荷注入得以流入电源电位VAA，而不是存储电容器CS1A(或浮动扩散FD1)。借此设置能得到使电荷注入变小，并且可以扩展信号的满量程并降低电压的结果。

[0092] <第七实施例>图11是示出根据本发明第七实施例的像素的示例配置的简化截面图。为了更容易理解，图11专注在包括修改或添加部分的第一区域AR1，而没有显示第二区域。在该实施例中，第二区域可以与上述第二，第三或第四实施例的相同(图5至图8)。

[0093] 第七实施例的像素200F与第二实施例的像素200A(图5中所示)的不同之处包括了存储电容器CS1A通过浅沟槽隔离结构241(STI)隔离。

[0094] 在第七实施例中的布局，可以减少从存储电容器CS1A的第一电极EL1、经由n区域234(第一导电类型半导体区域)而泄漏到第二电极EL2的暗电流。

[0095] <第八实施例>图12A是示出根据本发明第八实施例的像素的示例配置的平面图，图12B是示出其的简化截面图。

[0096] 第八实施例的像素200G与第二实施例的像素200A(图5中所示)的不同之处包含以下几点。

[0097] 在第八实施例的像素200G中，用于器件隔离的p+区域242(第二导电类型半导体区域)被形成于第二衬底表面212侧上的至少一个表面部分中、在作为存储电容器CS1A的第一电极EL1的n+区域235(第一导电类型半导体区域)以及作为存储晶体管SG1-Tr的电容连接节点的n+区域234(第一导电类型半导体区域)234之间。前述p+区域242(第二导电类型半导体区域)在侧部包含比p层230(第二导电类型半导体层)更高浓度的杂质。这种布置减少了从存储电容器CS1A的第一电极EL1、经由n+区域234(第一导电类型半导体区域)而泄漏到第二电极EL2的暗电流。

[0098] 如图12A所示，在第八实施例的像素200G中，在作为浮动扩散区FD1的n+区域233(第一导电类型半导体区域)与用于器件隔离的p+区242(第二导电类型半导体区)之间形成有包含低浓度杂质的p-区域243(第二导电类型半导体区域)。该等布局减小了作为浮动扩散FD1的n+区域233(第一导电类型半导体区域)的结电容，因而提高了转换效率和灵敏度。

[0099] 在第八实施例的像素200G中，p区域244(第二导电类型半导体区域)被形成在作为浮动扩散区FD1的n+区域233(第一导电类型半导体区域)与作为电容连接节点的n+区域234(第一导电类型半导体区域)之间，其被形成于比上述n+区域233、234(第一导电类型半导体区域)距离第二衬底表面212的表面更深的位置。这种布置得以降低寄生光灵敏度。

[0100] 在第八实施例的像素200G中，用于限制有源区的环形部分245、246被围设在作为浮动扩散区FD1的n+区域233(第一导电类型半导体区域)和作为电容连接节点的n+区域234(第一导电类型半导体区域)的周围。通过使有源区变窄，在浅区域中由部分长波长入射光经光电转换而产生的电子可以被转移到存储晶体管的源极和/或漏极，进而降低寄生灵敏度。

[0101] <第九实施例>图13A是示出根据本发明第九实施例的像素的示例配置的平面图，图13B是示出其的简化截面图。为了更容易理解，图13B专注在包括修改或添加部分的第一区域AR1，因此未示出第二区域。在该实施例中，第二区域可以与上述第二，第三或第四实施例的相同(图5至图
8)。

[0102] 第九实施例的像素200H与第六实施例的像素200E(图10中所示)的不同之处包含以下几点。

[0103] 在第九实施例的像素200H中，存储电容器CS1A通过浅沟槽隔离241(STI)电性隔离。另外，复位晶体管RST1-Tr的栅极电极253被环形部分247包围，进而限制n+区域而让用于注入n型离子的区域变窄，使得存储电容器CS1A的STI和n+区域235藉由p型离子的注入而彼此隔离。借此，从STI 接口发生的暗电流将不易被存储至存储电容器CS1A中，从而降低了噪声。

[0104] <第十实施例>图14A是示出根据本发明第十实施例的像素的示例配置的平面图，图14B是示出其的简化截面图。为了更容易理解，图14B专注于包括修改或添加部分的第一区域AR1，因而未示出第二区域。在该实施例中，第二区域可以与上述第二，第三或第四实施例的相同(图5至图
8)。

[0105] 第十实施例的像素200I与第六实施例的像素200E(图10中所示)和第九实施例的像素200H(图13A和13B中所示)的不同之处包含以下几点。

[0106] 在第十实施例的像素200I中，复位晶体管RST1-Tr的源极(在CS侧)和漏极(在CS侧)和存储晶体管SG1-Tr的源极(FD)是由p型注入层248(p+层)隔离。借此可避免/减少所产生的暗电流被存储至浮动扩散区FD1和存储电容器CS1A中，从而降低了噪声。换句话说，在像素200I中，第二衬底表面212侧上的至少一个表面部分中形成有用于器件隔离的p+层248(第二导电类型半导体区域)，其被设置在作为存储电容器CS1A的第一电极EL1的n+区域235(第一导电类型半导体区域)与作为浮动扩散FD1的n+区域233(第一导电类型半导体区域)(图14A和14B中并未示出)之间。

[0107] 在图14B所示的示例中，n+层238被用作为复位晶体管RST1-Tr的源极(在CS侧)和存储晶体管SG1-Tr的漏极(在CS侧)。然而，这种安排是选择性的。

[0108] <第十一实施例>图15是示出根据本发明第十一实施例的像素的示例配置的简化截面图。

[0109] 第十一实施例的像素200J与第一实施例的像素200(图4)的不同之处包含以下几点。

[0110] 第十一实施例的像素200J在传输晶体管TG1-Tr、作为浮动扩散区FD1的n+区域(第一导电类型半导体区域)233、存储晶体管SG1-Tr、以及作为电容连接节点ND1的n+区域(第一导电类型半导体区域)234的正下方，形成有光电二极管PD1中的溢流电荷用的溢流路径(over flow path)261。

[0111] 溢流路径261是例如由n型(第一导电类型)的嵌入层所形成。更具体来说，溢流路径261由在第二衬底表面212的表面所形成的、作为传输晶体管TG1-Tr的沟道形成区域的p区域(第二导电类型半导体区域)232TG、作为浮动扩散区FD1的n+区域(第一导电类型半导体区域)233、作为存储晶体管SG1-Tr的沟道形成区域的p区域(第二导电类型半导体区域)232SG、以及作为电容连接节点ND1的n+区域(第一导电类型半导体区域)234，在从第二衬底表面212的表面很深的区域，例如作为n型(第一导电类型)的嵌入层而形成。

[0112] 在具有此溢流路径261的像素200J中，在电荷存储时，传输晶体管TG1-Tr以及存储晶体管SG1-Tr是栅极电位保持在例如-1V而成为积累(存储)状态，抑制在硅界面产生的暗电流电荷，并且饱和电荷以上的电荷经由溢流路径261，没有伴随向相邻像素其他的渗出(blooming)，而传输到浮动扩散区FD1以及作为溢流电容器的存储电容器CS1。

[0113] 图16是示出根据第十一实施例的像素的传输晶体管下的截面的存储时间中的电位分布(potential profile)的图。

[0114] 如图15所示，溢流路径261以在传输晶体管TG1-Tr下的界面正下，在对暗电流降低为充分的深度形成的方式，将n型掺杂物(dopant)浓度以及嵌入层的厚度最佳化。

[0115] <第十二实施例>图17是示出根据本发明第十二实施例的像素的示例配置的简化截面图。

[0116] 第十二实施例的像素200K与第二实施例的像素200A(图5)的不同之处包含以下几点。

[0117] 第十二实施例的像素200K在传输晶体管TG1-Tr、作为浮动扩散区FD1的n+区域(第一导电类型半导体区域)233、存储晶体管SG1-Tr、以及作为电容连接节点的n+区域(第一导电类型半导体区域)234的正下方，形成有光电二极管PD1中的溢流电荷用的溢流路径262。

[0118] 溢流路径262是例如由n型(第一导电类型)的嵌入层所形成。更具体来说，溢流路径262由在第二衬底表面212的表面所形成的、作为传输晶体管TG1-Tr的沟道形成区域的p区域(第二导电类型半导体区域)232TG、作为浮动扩散区FD1的n+区域(第一导电类型半导体区域)233、作为存储晶体管SG1-Tr的沟道形成区域的p区域(第二导电类型半导体区域)232SG、以及作为电容连接节点ND1的n+区域(第一导电类型半导体区域)234，在从第二衬底表面212的表面很深的区域，例如作为n型(第一导电类型)的嵌入层而形成。

[0119] 在具有此溢流路径262的像素200K中，在电荷存储时，传输晶体管TG1-Tr以及存储晶体管SG1-Tr是栅极电位保持在例如-1V而成为积累(存储)状态，抑制在硅界面产生的暗电流电荷，并且饱和电荷以上的电荷经由溢流路径262，没有伴随向相邻像素其他的渗出，而传输到浮动扩散区FD1以及作为溢流电容器的存储电容器CS1。

[0120] 如图15所示，在此情况下溢流路径262也以在传输晶体管TG1-Tr下的界面正下，在对暗电流降低为充分的深度形成的方式，将n型掺杂物浓度以及嵌入层的厚度最佳化。

[0121] 所述实施例的固态成像装置10可应用于背面照射式(BSI)图像传感器。

[0122] 上述固态成像装置10可以作为成像装置而应用于诸如数码相机、摄像机、移动终端、监视相机、和医疗内窥镜相机的电子装置。

[0123] 图18示出了包括应用根据本发明实施例的固态成像装置的相机系统的电子设备的示例性配置。

[0124] 如图18所示，电子设备300包括CMOS图像传感器310，其可以由根据本发明实施例的固态成像装置10形成。此外，电子设备300包括光学系统(诸如透镜)320，用于将入射光引导至CMOS图像传感器310的像素区域(以形成对象图像)。电子设备300包括用于处理CMOS图像传感器310的输出信号的信号处理电路(PRC)330。

[0125] 信号处理电路330可对CMOS图像传感器310的输出信号执行预定信号处理。由信号处理电路330处理的图像信号可以在包括液晶显示器等的监视器上显示为运动图像，或者可以输出到打印机，或者可以直接记录在诸如存储卡的记录介质上。

[0126] 如上所述，通过将本案所述之固态成像装置10应用为CMOS图像传感器310，可以提供高性能，小尺寸，低成本的相机系统。此外，本案所揭露的装置亦可应用于诸如监视摄像机、医疗内窥镜摄像机等对于照相机的安装尺寸、可连接电缆数量、电缆长度，安装高度条件有安装限制的电子设备。

标题	发布/更新时间	阅读量
快速稳定输出线电路、快速稳定方法和成像系统	2020-05-08	114
一种网架平台式水上森林或花果园构建方法	2020-05-08	208
具有全局快门的宽动态范围图像传感器	2020-05-12	363
具有扩展动态范围的成像阵列	2020-05-15	278
成像装置、成像系统和移动体	2020-05-15	680
图像传感器和电子设备	2020-05-13	422
具有埋入式沟道的双转换增益电路	2020-05-14	646
固态摄像器件和电子装置	2020-05-14	348
固态成像元件和电子设备	2020-05-15	103
改善背照式全域快門效率的結構	2020-05-12	822

固态成像装置，制造固态成像装置的方法和电子设备

固态成像装置，制造固态成像装置的方法和电子设备

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：