회절 기반 오버레이 마크 및 오버레이 계측방법{DIFFRACTION BASED OVERLAY MARK AND METROLOGY METHOD}

본 발명은 회절 기반 오버레이 마크(diffraction base overlay mark: DBO) 및 그 계측 방법에 관한 것이다.

반도체 장치의 제조공정에서는, 반도체 기판에 미세 패턴을 형성하기 위해 노광 공정이 수행된다. 이러한 노광 공정에서는 반도체 기판에 포토 레지스트 패턴을 형성한 후에 정렬 상태를 측정하고 오차에 따라 후속 공정을 판단하는 과정이 요구될 수 있다.

반도체 기판 상의 패턴들의 정렬 상태를 측정하는 공정은 오버레이(overlay) 계측과정에서 의해 수행될 수 있다. 이러한 오버레이 계측을 통해서 상부 층에 위치한 패턴(예, 포토레지스트)이 하부 층에 위치한 패턴(예, 절연체, 반도체 또는 메탈)을 기준으로 하여 정확하게 정렬되어 형성되었는지 확인할 수 있다.

본 발명의 해결하고자 하는 과제들 중 하나는, 바이어스에 따른 회절광의 경향을 보다 정확히 보상할 수 있는 오버레이 마크를 제공하는데 있다.

본 발명의 해결하고자 하는 과제들 중 하나는, 바이어스에 따른 회절광의 경향을 보다 정확히 보상할 수 있는 오버레이 계측방법을 제공하는데 있다.

본 발명의 일 실시예는, 제1 레벨에 제1 방향을 따라 주기적으로 배열된 제1 및 제3 격자(gratings)를 갖는 제1 오버레이 마크와, 상기 제1 레벨과 다른 제2 레벨에 주기적으로 배열된 제2 및 제4 격자를 갖는 제2 오버레이 마크를 제공하는 단계 - 여기서, 상기 제2 격자는 중첩된 영역에 상기 제1 격자와 평행하게 배열되며, 상기 제4 격자는 상기 제3 격자와 중첩된 영역에 상기 제3 격자와 경사(tilted)지도록 배열됨 - 과, 상기 제1 및 제2 오버레이 마크에 조명 빔을 조사하는 단계와, 상기 조명 빔에 의해 상기 제1 및 제2 격자로부터 회절된 제1 회절 빔의 세기를 측정하는 단계와, 상기 조명 빔에 의해 상기 제3 및 제4 격자로부터 회절된 제2 회절 빔의 세기를 상기 제3 격자의 길이 방향에 따라 측정함으로써 바이어스에 대한 회절 빔 세기의 변화에 관련된 회절빔 � �향 정보를 얻는 단계와, 상기 회절빔 경향 정보를 이용하여 상기 제1 회절 빔의 세기로부터 오버레이 오차를 얻는 단계를 포함하는 오버레이 계측 방법을 제공한다.

본 발명의 일 실시예는, 리소 그래피 공정을 이용하여, 각각 다른 레벨에서 서로 중첩된 영역에 위치하며 실질적으로 동일한 피치로 배열되되 격자 길이방향에 따라 바이어스가 변화되도록 서로 경사진 제1 격자 및 제2 격자를 형성하는 단계와, 상기 제1 및 제2 격자에 조명 빔을 조사하는 단계와, 상기 조명 빔에 의해 상기 제1 및 제2 격자로부터 회절된 빔의 이미지 패턴으로부터 바이어스에 대한 회절 빔 세기의 변화에 관련된 회절빔 경향 정보를 구하는 단계를 포함하는 오버레이 계측 방법을 제공한다.

타겟 오버레이를 구성하는 중첩된 2개의 격자 중 적어도 하나의 격자를 경사지게 배열함으로써 바이어스에 대한 회절빔 세기 변화(또는 바이어스의 변화에 따른 회절빔 경향)를 더욱 정확하게 산출할 수 있으며, 이를 이용하여 오버레이 오차를 정확히 환산할 수 있다. 바이어스에 대한 회절빔 세기 변화의 정보를 이용하여 공정 영향성 등을 모니터링할 수도 있다.

도1은 본 발명의 일 실시예에 따른 오버레이 마크를 나타내는 평면도이다.
도2a 및 도2b는 도1에 도시된 오버레이 마크에서 제1 및 제2 레벨에 위치한 격자들을 나타내는 평면도이다.
도3은 오버레이를 포함한 기판의 레이아웃을 나타내는 개략도이다.
도4는 본 발명의 일 실시예에 따른 오버레이 계측 과정을 설명하기 위한 순서도이다.
도5a 및 도5b는 도1에 도시된 오버레이 마크 중 중첩된 격자들의 단면도이다.
도6a는 도1에 도시된 오버레이 마크 중 "M"영역을 확대하여 본 평면도이다.
도6b는 도6a에 도시된 영역에서 특정 지점에 위치한 오버레이 마크의 단면도이다.
도6c는 도6a에 도시된 오버레이 마크로부터 회절된 빔의 세기를 나타내는 이미지 패턴도이다.
도6d는 길이 방향에 따른 회절 빔 세기의 변화를 나타내는 그래프이다.
도7은 도6d에 도시된 그래프로서, 측정된 회절 빔 세기로부터 오버레이 오차를 환산하는 과정을 설명하기 위한 그래프이다.
도8 내지 도10은 본 발명의 실시예에 채용가능한 오버레이 마크의 다양한 예를 나타낸다.
도11은 오버레이 마크의 일 예를 나타내는 개략 평면도이다.
도12은 도11에 도시된 오버레이 마크를 측정한 회절빔 세기를 사인 근사화(sine approximation)한 결과를 나타내는 그래프이다.
도13 내지 도17은 본 발명의 실시예에 따른 반도체 장치의 제조방법을 설명하기 위한 공정도이다.

이하, 첨부된 도면을 참조하여, 본 발명의 실시예들을 상세하게 설명한다.

도1은 본 발명의 일 실시예에 따른 오버레이 마크를 나타내는 평면도이며, 도2a 및 도2b는 서로 다른 레벨에 위치한 제1 및 제2 오버레이 마크를 나타내는 평면도이다.

도1에 도시된 오버레이 마크(10)는, 도2a에 도시된 제1 오버레이 마크(10A)와 도2b에 도시된 제2 오버레이 마크(10B)가 중첩된 구조를 갖는다.

상기 제1 및 제2 오버레이 마크(10A,10B)는 각각 서로 다른 제1 및 제2 레벨(L1,L2)에 위치한다. 본 실시예에서는, 제2 레벨(L2)이 제1 레벨(L1) 상부에 배치되는 것으로 도시되어 있으나, 다른 예에서는, 제2 레벨(L2)이 제1 레벨(L1) 하부에 배치될 수도 있다. 제1 레벨(L1)은 기판 재료 또는 층간 절연물질로 구성될 수 있다. 제1 레벨(L2)에 위치한 제1 오버레이 마크(10A)는 제1 레벨의 구성물질과 상이한 물질, 예를 들어, 실리콘 산화물과 같은 유전체 또는 텅스텐이나 구리와 같은 금속일 수 있다. 반면에 제2 레벨(L2)에 위치한 제2 오버레이 마크(10B)는 포토레지스트 패턴일 수 있다.

상기 오버레이 마크(10)는 도3에 도시된 바와 같이, 스크라이브 레인(scribe lane: SL)에 배치될 수 있다. 도3에 도시된 기판(100)은 반도체 칩이 형성되는 디바이스 영역(DA)과, 상기 디바이스 영역(DA)을 둘러싸는 스크라이브 영역(SL)을 포함한다. 상기 스크라이브 레인(SL)에는 오버레이 마크(10) 외에도 얼라인키(align key)가 배치될 수 있다.

반도체소자 제조과정에서, 즉 복수개의 마스크 또는 레티클(reticle)은 원하는 패턴을 기판(100) 상에 형성시키는 과정에서, 얼라인키와 오버레이 마크(10)가 정확한 정렬(alignment)을 위해서 사용될 수 있다. 얼라인 키는 마스크 또는 레티클을 기판(100) 상의 원하는 위치를 정렬시키는 역할을 한다. 오버레이 마크(10)는 리소그래피 공정을 통해 원하는 패턴(예, 포토레지스트 패턴)을 형성시킨 후에, 상기 패턴의 위치가 정확히 배치되었는지를 확인하기 위해서 사용되며, 기준이 되는 미리 형성된 패턴과의 차이(예, 오버레이 오차)를 측정하여, 패턴을 재형성하거나 후속 패턴의 위치를 조정할 수 있다.

본 실시예에서는, 상기 제1 및 제2 오버레이 마크(10A,10B)는 2×2로 배치된 4개의 셀(S1,S2,S3,S4)으로 구분되며, 각 셀(S1-S4)에는 일정한 주기로 배열된 격자들(gratings: 11,12,13,14,15,16,17,18)("주기적 구조체(periodic structures)"라고도 함)이 배치될 수 있다. 여기서, 셀(S1-S4)은 격자들이 위치하는 제1 및 제2 레벨(L1,L2)의 "중첩된 영역"을 일컫는 용어로도 사용된다. 상기 격자들(11-18)은 각각 실질적으로 동일한 폭을 갖는 복수의 라인들로 구성될 수 있다.

도1에 도시된 바와 같이, 상기 각 셀(S1-S4)에서, 제1 오버레이 마크(10A)의 격자들(11,13,15,17)과 제2 오버레이 마크(10B)의 격자들(12,14,16,18)이 중첩되어 4개의 중첩된 격자 구조체(superimposed grating structures: OV1,OV2,OV3,OV4)를 제공할 수 있다.

상기 제1 및 제2 중첩된 격자 구조체(OV1,OV2)는 x방향으로의 바이어스(bias) 정보를 얻기 위한 회절 기반 오버레이(diffraction based overlay: DBO)로 사용될 수 있다. 또한, 상기 제3 및 제4 중첩된 격자 구조체(OV3,OV4)는 y 방향으로의 바이어스 정보를 얻기 위한 회절 기반 오버레이로 사용될 수 있다.

우선, 상기 제1 및 제2 중첩된 격자 구조체(OV1,OV2)에서, 제1 레벨(L1)에 위치한 제1 및 제3 격자(11,13)는 x 방향을 따라 주기적으로 배열될 수 있다. 제1 및 제3 격자(11,13)는 실질적으로 동일한 피치(Px)로 배열될 수 있다.

제2 레벨(L2)에 위치한 제2 격자(12)는 상기 제1 격자(11)와 중첩된 영역(S1)에 배치되며, 상기 제1 격자(15)와 평행하게 동일한 피치(Px)로 배열될 수 있다. 필요에 따라, 본 실시예와 같이, 상기 제1 및 제2 격자(11,12)를 일정 거리(d1)만큼 x방향으로 미리 바이어스시킬 수 있다. 이와 같이, 평행하게 배열된 제1 및 제2 격자(11,12)를 중첩시키도록 구성함으로써 제1 중첩된 격자 구조체(OV1)를 제공할 수 있다.

제2 레벨(L2)에 위치한 제4 격자(14)는 상기 제3 격자(13)와 중첩된 영역(S2)에 위치한다. 상기 제4 격자(14)는, 동일한 피치(Px)로 배열되지만, 상기 제3 격자(13)와 경사지게 배열된다. 본 실시예에서는, 상기 제3 격자(13)는 정확히 x 방향으로 배열하고, 상기 제4 격자(14)를 제3 격자(13)에 대해 일정한 경사각(σ)으로 기울여 배열한 형태로 예시되어 있다. 본 실시예와 달리, 제3 격자(13)만을 기울기거나 제3 및 제4 격자(13,14)를 모두 기울임으로써 경사진 배열을 구현할 수 있다. 제3 및 제4 격자(13,14)를 모두 기울이는 경우에는, 격자 각각의 경사진 정도는 상이하고, 접점을 갖도록 구현할 수 있다.

이러한 경사진 배열에서, 상기 제3 및 제4 격자(13,14)의 바이어스 값(d2)이 격자 길이방향에 따라 주기적으로 변화할 수 있다.

상기 제1 중첩된 격자 구조체(OV1)를 이용하여 실제 바이어스 값을 반영하는 회절빔 세기를 측정할 수 있으며, 상기 제2 중첩된 격자 구조체(OV2)를 이용하여 바이어스 값의 변화에 따라 회절빔 세기의 변화, 즉 바이어스에 대한 회절빔 경향 정보를 얻을 수 있다. 이러한 회절빔 경향 정보를 이용하여 상기 제1 중첩된 격자 구조체(OV1)로부터 측정된 회절빔 세기를 바이어스로 환산함으로써 x 방향으로의 오버레이 오차를 정확하게 구할 수 있다.

상기 제1 및 제2 중첩된 격자 구조체(OV1,OV2)와 유사하게, y 방향으로 배열된 격자들(15,16,17,18)로 상기 제3 및 제4 중첩된 격자 구조체(OV3,OV4)을 구성할 수 있다.

구체적으로, 제1 레벨(L1)에 위치한 제5 및 제7 격자(15,17)는 y 방향을 따라 실질적으로 동일한 피치(Py)로 배열될 수 있다. 제2 레벨(L2)에 위치한 제6 및 제8 격자(16,18)는 상기 제5 및 제7 격자(15,17)와 중첩된 영역(S3,S4)에서 동일한 피치(Py)로 배열될 수 있다. 필요에 따라, 상기 제5 및 제6 격자(15,16)를 일정 거리(d3)만큼 y방향으로 미리 바이어스시킬 수 있다.

이와 같이, 제3 중첩된 격자 구조체(OV3)에서는, 제5 및 제6 격자(15,16)가 y 방향으로 평행하게 배열되는 반면에, 제4 중첩된 격자 구조체(OV4)에서는, 제7 및 제8 격자(17,18)가 y 방향으로 배열되지만, 서로 경사지도록 배열됨으로써 바이어스 값(d4)이 격자 길이방향에 따라 주기적으로 변화할 수 있다.

상기 제3 중첩된 격자 구조체(OV3)를 이용하여 실제 바이어스 값을 반영하는 회절빔 세기를 측정할 수 있으며, 상기 제4 중첩된 격자 구조체(OV4)를 이용하여 바이어스에 대한 회절빔 경향 정보를 얻을 수 있다. 이러한 회절빔 경향 정보를 이용하여 상기 제3 중첩된 격자 구조체(OV3)로부터 측정된 회절빔 세기를 바이어스 값으로 환산하여 y 방향으로의 오버레이 오차를 구할 수 있다.

도4는 본 발명의 일 실시예에 따른 오버레이 계측 과정을 설명하기 위한 순서도이다.

도4에 도시된 오버레이 계측 방법을 도1에 도시된 오버레이 마크(10)를 함께 참조하여 설명하기로 한다. 설명의 편의를 위해서, 제1 및 제2 중첩 격자 구조체를 이용하여 x 방향으로의 오버레이 오차(overlay error)를 얻기 위한 계측 과정을 중심으로 설명한다.

우선, 리소그래피 공정을 이용하여 웨이퍼(또는 "기판"이라고도 함)의 스크라이브 레인에 도1에 도시된 오버레이 마크(10)를 제공한다(S110).

상기 오버레이 마크(10)는 도1에 도시된 바와 같이, 제1 및 제2 중첩 격자 구조체(OV1,OV2)를 포함한다. 상기 제1 중첩 격자 구조체(OV1)는 중첩된 영역(S1)에서 x방향으로 평행하게 배열된 제1 및 제2 격자(11,12)를 포함한다. 상기 제2 중첩 격자 구조체(OV2)는 중첩된 영역(S2)에서 x방향으로 배열되지만 서로 경사진 제3 및 제4 격자(13,14)를 포함한다. 반도체 장치를 제조하기 위한 리소그래피 공정에서 오버레이 마크의 형성과정은 도15 내지 도19를 참조하여 자세히 설명하기로 한다.

이어, 오버레이 마크에 조명 빔을 조사하여 회절 빔 세기를 측정한다.

본 실시예에서는, 제1 중첩 격자 구조체의 회절빔 측정("A")과 제2 중첩 격자 구조체의 회절빔 측정("B")은 개별적으로 수행될 수 있다. 이 경우에, 임의의 순서로 수행되거나 동시에 수행될 수 있다. 특정한 예에서, 조명 빔의 사이즈가 충분히 큰 경우에 두 구조체에 대한 측정과정을 동시에 수행할 수도 있다.

제1 중첩 격자 구조체(OV1)의 회절빔 측정(A)은, 제1 조명 빔을 이용하여 제1 중첩 격자 구조체(OV1)로부터 회절된 +1차 회절빔 세기를 측정하는 과정으로 시작될 수 있다(S120A).

도5a는 도1에 도시된 오버레이 마크 중 제1 중첩 격자 구조체의 단면으로서, +1차 회절빔 세기 측정과정을 나타낸다. 오버레이 마크가 실제 구현된 예로서, 반도체 기판(21) 상에 제1 격자(11)가 구현되고, 제1 격자(11) 사이에는 층간 절연층(22)이 배치되며, 제2 격자(12)는 포토레지스트 패턴으로서 층간 절연층(22) 상에 배치될 수 있다(도13 내지 도17 참조). 도5a에 도시된 바와 같이, 제1 조명 빔(B(+))은 제1 수평방향(horizontal direction)(예, 격자 배열방향(+x))으로 표면 법선(OA)에 대해 제1 입사각(β)으로 제1 중첩 격자 구조체(OV1)에 입사될 수 있다. 입사된 조명 빔(IB)은 제1 및 제2 격자(11,12)에 의하여 산란되고, 적어도 1차 및 0차 회절 빔(S1(+) 및 S0(+))을 형성할 수 있다(여기서, 2이상의 고차모드 회절빔은 무시됨). 0차 회절 빔(S0(+))은 정반사되는 반면에, 1차 회절 빔(S1(+))은 θ각으로 기판을 회절된다. +1차 회절 빔은 스캐터로미터(scatterometer)를 이용하여 이미지 패턴으로 촬영될 수 있으며, 이러한 이미지 패턴을 처리하여 +1차 회절 빔(I1)의 세기를 얻을 수 있다.

이어, 제2 조명 빔(B(-))을 이용하여, 제1 중첩 격자 구조체(OV1)로부터 회절된 -1차 회절빔 세기를 측정할 수 있다(S130A).

본 측정 과정은 +1차 회절빔 세기 측정과정(S120A)과 유사하게 진행될 수 있다. 다만, 제1 조명빔(B(+))의 제1 수평 방향(+x)과 반대되는 제2 수평방향(-x)으로 제2 조명빔(B(-))을 조사하여 측정될 수 있다. 구체적으로, 도5b에 도시된 바와 같이, 제2 조명 빔(B(-))은 제2 수평방향(-x)을 따라 제1 입사각(β)으로 제1 중첩 격자 구조체(OV1)에 입사시켜, 앞선 측정과정과 유사하게 -1차 및 0차 회절 빔(S1(-) 및 S0(-))을 형성하고, 여기서, -1차 회절 빔 세기(I1')는 스캐터로미터를 이용하여 측정될 수 있다.

상기 제1 중첩 격자 구조체의 제1 회절빔 세기는 두 모드의 조명빔에서 얻어진 회절 빔 세기(I1, I1')의 차이로부터 얻어질 수 있다. 제1 회절빔 세기(△I1)는 (I1 - I1')에 의해 산출될 수 있다. 이러한 제1 회절빔 세기(△I1)는 x 방향으로의 바이어스 값, 즉 오버레이 오차에 관련된 위치 정보를 포함하며, 이를 위치 정보(예, 오버레이 오차)로 환산하기 위한 방안은 제2 중첩 격자 구조체(OV2)의 회절빔 세기 측정과정(도4의 "B")으로부터 얻어질 수 있다.

도5a 및 도5b에 도시된 예에서는, +1, -1차 회절빔에 대해서 각각 입사광을 일정한 각으로 반대방향으로 경사지게 입사되는 것으로 도시하였으나, 다른 측정 설비에서는, 수직 방향(OA)로 빛을 입사하여 +1, -1차 회절빔을 동시에 발생시키고, 이를 한번에 계측하는 방식으로 구현될 수 있다.

한편, 사선형태로 배열된 제2 중첩 격자 구조체(OV2)의 회절빔 측정(B)은, 상술된 제1 중첩 격자 구조체(OV1)의 측정과 유사하게 수행될 수 있다.

우선, 제1 조명 빔을 이용하여 제2 중첩 격자 구조체(OV2)로부터 회절된 +1차 회절빔 세기(I2')를 측정하고(S120B), 이어, 제2 조명 빔을 이용하여 제2 중첩 격자 구조체(OV1)로부터 회절된 -1차 회절빔 세기(I2')를 측정한다(S130B).

다만, 본 과정에서는, 앞선 측정과정과 달리, +1차 및 -1차 회절빔 세기(I2,I2')는 격자의 길이방향(예, y 방향)에 따라 측정된다. 제2 중첩 격자 구조체(OV2)에서는 제3 및 제4 격자(13,14)는 서로 경사지게 배열되어 바이어스 값(d2)이 격자길이방향에 따라 변경되므로, 격자 길이방향에 따라 측정된 회절빔 세기도 변화될 수 있다. 격자 길이방향에 따라 +1차 및 -1차 회절빔 세기의 차이(I2-I2')를 연산함으로써 제2 중첩 격자 구조체(OV2)에 대한 제2 회절빔 세기(△I2)를 얻을 수 있다(S140B).

또한, 제2 중첩 격자 구조체(OV2)에서, 경사진 제3 및 제4 격자(13,14)는 동일한 주기로 배열되므로, 격자 배열방향(x)에 따른 제3 및 제4 격자(13,14)의 여러 바이어스 값들(d2)은 일정하게 나타날 것이다. 따라서, 격자 배열방향(x)으로 회절빔 세기의 합 또는 일정 구간의 평균값으로 계산하여, 그 계산된 값을 격자 길이방향(y)에 따른 회절빔 세기로 나타낼 수 있다.

이러한 제2 중첩 격자 구조체(OV2)의 회절빔 측정(B)을 도6a 내지 도6d를 참조하여 더욱 상세히 설명한다.

도6a는 도1에 도시된 오버레이 마크(제2 중첩 격자 구조체(OV))의 "M"부분을 확대하여 나타낸 평면도이며, 도6b는 "M"부분의 특정 지점(y1,y2,y3,y4,y5)에 대한 단면으로서, 각 지점에서의 제3 및 제4 격자들(13,14)의 바이어스 정도를 나타낸다. 도6a 및 도6b에 나타난 바와 같이, 제3 및 제4 격자들(13,14)의 바이어스 값(d2)은 격자길이방향(y)에 따라 연속적으로 변하는 것을 확인할 수 있다.

도6c는 도6a에 대한 회절빔 세기를 나타내는 이미지 패턴이다. 완전히 정합된 위치(y3)와 최대 바이어스값을 갖는 위치(y1,y5)에서 회절빔 세기는 제로(0)를 나타내며, 그 사이의 구간에서의 바이어스 값의 변화에 따라 회절빔의 세기는 도6d에 도시된 바와 같이, 격자길이방향(y)에 따라 사인파 곡선으로 표현될 수 있다. 격자배열방향(y)으로 합한 값(또는, 특정 구간에 해당하는 평균값)으로서 각 위치(또는 바이어스)에 대한 회절빔의 예상 세기를 나타낼 수 있다.

다음으로, 제2 중첩 격자 구조체(OV2)로부터 얻어진 격자 길이방향(y)에 따른 제2 회절빔 세기(△I2)의 변화 경향을 이용하여 제1 중첩 격자 구조체(OV1)로부터 얻어진 제1 회절빔 세기(△I1)를 실제 바이어스 값으로 환산하고, 실제 바이어스 값으로부터 오버레이 오차를 구할 수 있다.

도7을 참조하면, 오버레이 오차를 구하는 과정을 설명한다.

도7에 도시된 그래프는 도6d에 도시된 회절빔의 사인파 곡선이 반시계 방향으로 90도 회전하여 도시된 것으로 이해될 수 있다. 여기서, x 축은 격자길이방향으로 바이어스 값(d)을 나타내며, y축은 회절빔 세기를 나타낸다.

단계(S140A)에서 얻어진 제1 회절빔 세기(△I _OV1 )가 일 때에, 바이어스에 대한 회절 빔 세기의 변화를 나타내는 사인파 곡선을 이용하여 실제 바이어스 값은 d1+ε로 나타내는 것을 확인할 수 있다. 제1 중첩 격자 구조체(OV1)의 미리 설정된 바이어스 값(d1)이므로, 오버레이 오차는 ε로 발생된 것으로 확인할 수 있다. ε가 허용 오차보다 큰 경우에는 다른 조정 작업(예, 포토레지스트 패턴 제거 후 재공정)이 추가적으로 수행될 수 있다.

도1에 도시된 오버레이 마크(10) 중 제3 및 제4 중첩 격자 구조체(OV3,OV4)를 이용한 y축 방향으로의 바이어스를 구하는 과정은 설명하지 않았으나, 앞서 설명된 제1 및 제2 중첩 격자 구조체를 이용한 과정과 유사하게 적용될 수 있다.

따라서, 도1에 도시된 오버레이 마크를 이용한 계측과정에서는 x 방향의 바이어스뿐만 아니라, y 방향의 바이어스도 함께 산출할 수 있다.

이상 실시예에서는 바이어스, 즉 오버레이 오차를 구하는 계측과정으로 설명되었으나, 경사지게 배열된 격자를 갖는 오버레이 마크만을 이용하여 공정 영향성에 대한 모니터링 자료로 활용할 수도 있다.

도4의 계측과정(B)과 도6에서 설명된 과정을 참조하여, 격자 길이 방향에 따른 회절빔 세기를 측정하고, 회절빔 변화 경향을 곡선으로 나타낼 수 있다. 그 결과, 도7에 도시된 바와 같이 이상적인 사인파 곡선에 가깝게 나타날 수 있으나, 사인파에서 벗어난 형태로 나타날 수 있다. 예를 들어, 공정 영향이나 측정 조건에 따라 동일 또는 유사하게 경사진 격자들의 회절빔 변화 경향도 서로 다르게 나타날 수 있다. 이와 같이, 이상적인 사인파 곡선 또는 기준 오버레이에서 얻어진 사인파 곡선에서 벗어나는 정도를 판단하여 공정 영향성을 정성적으로 모니터링할 수 있다.

한편, 상술된 실시예에서는, x 및 y 방향 모두의 바이어스를 얻기 위한 오버레이 마크와 계측 방법으로 설명하였으나, 본 발명의 구체적인 실시예는 하나의 특정 방향의 바이어스를 얻기 위한 오버레이 마크와 계측 방법으로도 구현될 수 있으며, 오버레이 마크는 다양한 형태로 변경되어 구현될 수 있다.

도8 내지 도10은 본 발명의 실시예에 채용가능한 오버레이 마크의 다양한 예를 나타낸다. 중첩된 격자 구조체의 다양한 조합을 설명하기 위해서, 제1 및 제2 레벨의 격자들은 각각 사선과 실선으로 간략하게 도시하였다.

도8을 참조하면, 도1에 도시된 오버레이 마크(10)와 유사하게, 4개의 셀(S1-S4)이 2×2로 배열된 오버레이 마크가 도시되어 있다.

다만, 도1에 도시된 오버레이 마크(10)와 달리, x 방향으로 평행하게 배열된 중첩 격자 구조체(X+d)와 y 방향으로 평행하게 배열된 중첩 격자 구조체(Y+d)가 일대각선 방향으로 배치되고, 이와 유사하게 x 방향으로 경사지게 배열된 중첩 격자 구조체(X/X')와 y 방향으로 경사지게 배열된 중첩 격자 구조체(Y/Y')가 다른 대각선 방향으로 배치될 수 있다.

또한, 평행하게 배열된 중첩 격자 구조체(X+d,Y+d)에서 미리 설정되는 바이어스를 양의 바이어스(+d)가 아니라 음의 바이어스(-d)를 갖도록 배치할 수 있으며, 바이어스 값도 다양하게 변경할 수 있다.

도9을 참조하면, 3개의 셀(S1-S3)이 나란히 배열된 오버레이 마크가 도시되어 있다.

양쪽에는 x 방향으로 평행하게 배열된 중첩 격자 구조체(X+d,Xd)들이 배열되고, 그 사이에 x 방향으로 경사지게 배열된 중첩 격자 구조체(X/X')를 배치할 수도 있다. 이 경우에, 본 발명에 따른 계측 방법 외에도 x 방향으로 평행하게 배열된 중첩 격자 구조체(X+d,Xd)를 이용하여 종래 계측방법(양과 음의 바이어스의 셀 이용)으로 오버레이를 계측할 수 있다.

물론, 본 실시예에 따른 오버레이 마크는 y 방향에 따른 바이어스를 얻기 위한 오버레이 마크로 변경될 수도 있다. 나아가, M×N 또는 M×M 배열(M,N은 2이상의 정수)로 다양하게 구현될 수 있다.

도10을 참조하면, 사선패턴의 오버레이 마크((a))와 종래와 유사한 4×4 배열의 오버레이 마크((b))가 도시되어 있다. 사선패턴의 오버레이 마크((a))는 x 및 y 방향으로 경사지게 배열된 중첩 격자 구조체(Sa,Sb)를 포함하며, 기존 오버레이 마크((b))는 x 방향으로 평행하게 배열된 중첩 격자 구조체(X+d,Xd)와 y 방향으로 평행하게 배열된 중첩 격자 구조체(Y+d,Yd)로 구성된 4개의 셀(S1-S4)을 포함한다. 본 실시예에서, 2개의 오버레이 마크((a),(b))는 각각 다른 영역에 배치될 수 있다.

스크라이브 레인의 영역에 따라 도10에 도시된 바와 같이, 사선패턴의 오버레이 마크는 다른 오버레이 마크와 분리되어 배치될 수 있으나, 서로 인접하여 배치함(예, 도1, 도8 및 도10의 오버레이 마크)으로써 회절빔 세기의 측정과정에서 공정 및 측정 조건의 영향에 따른 셀간의 편차를 감소시킬 수 있다.

경사진 격자들의 배열은 회절빔 세기의 변화 주기가 1주기 이상(제로 포인트 3개 이상)이 나타나도록 격자를 디자인할 수 있다. 특히, 정확한 회절빔의 곡선을 형성하기 위해서는 회절빔 세기가 제로(0)가 되는 지점을 2개 이상 확보할 수 있다. 공간의 제약 등으로 인해 경사진 격자의 길이가 충분하지 못하는 경우에, 충분한 범위로 바이어스가 변경되지 않을 수 있다. 그 결과, 회절빔 세기의 제로 포인트가 2개 미만일 수 있다. 이 경우에, 직선 또는 사인 근사법을 이용하여 2개 이상의 제로 포인트가 확보되도록 계측된 곡선을 의사 사인파 곡선(pseudo-sinusoidal curve)으로 연장시킬 수 있다.

도11을 참조하면, 오버레이 마크을 구성하는 제1 및 제2 격자(G1,G2)는 상부영역(P1)과 하부영역(P3)에서는 직선 패턴을 취하고, 중앙영역(P2)에서는 사선 패턴(즉, 경사진 패턴)을 취하는 것으로 도시되어 있다. 이 경우에, 경사진 격자의 길이가 충분하지 못하므로, 도12에 도시된 바와 같이, 실제 측정된 회절빔 세기의 곡선(Ir)은 제로 포인트가 하나만으로 존재하나, 사인 근사법을 이용하여 3개의 제로 포인트가 확보되도록 의사 사인파 곡선(Ia)으로 연장시킬 수 있다.

도13 내지 도17은 본 발명의 실시예에 따른 반도체 장치의 제조방법을 설명하기 위한 공정도이다. 도14 및 도16은 각각 도13 및 도15의 단면도이다.

도13 및 도14를 참조하면, 반도체 기판(21)은 제1 오버레이 마크(10A)를 형성하기 위한 영역과 트랜지스터(20)를 형성하기 위한 영역을 포함할 수 있다. 트랜지스터(20)로 예시되어 있으나, 반도체 칩을 구성하는 다양한 패터닝 디바이스가로 대체될 수 있다. 오버레이(10A,10)는 반도체 칩 영역을 둘러싸는 스크라이브 레인 상에 배치될 수 있다.

트랜지스터(20)는 반도체 기판(21), 활성영역(23), 게이트 절연막(24), 게이트 전극(25), 제1 층간 절연막(22)을 포함할 수 있다. 상기 활성영역(23)은 기판(110) 내에는 형성되고 소자 분리막도 형성될 수 있다. 반도체 기판(21) 상에는 게이트 절연막(24)과 게이트 전극(25)이 형성될 수 있다. 게이트 전극(25)의 주위에는 제1 층간 절연막(22)이 형성될 수 있다.

반도체 기판(21) 상에 제1 오버레이 마크(10A)가 배치된다. 상기 제1 오버레이 마크(10A)는 게이트 전극(24)과 함께 형성될 수 있다. 각 격자들(11,13,15,17) 은 상기 제1 층간 절연막(22)에 게이트 전극(24)을 위한 트렌치를와 함께 스크라이브 레인에 복수의 트렌치를 형성하고, 게이트 전극(24) 형성시에 동일한 물질로 충전됨으로써 형성될 수 있다.

상기 제1 오버레이 마크(10A)는 도1 및 도2a를 참조하여 설명된 바와 같이, x 방향으로 배열된 제1 및 제3 격자(11,13)와, y 방향으로 배열된 제5 및 제6 격자(15,17)로 구성될 수 있다. 상기 제1 오버레이 마크(10)에 대한 구체적인 설명은 도1 및 도2a에 관련된 설명을 참조할 수 있다.

도15 및 도16을 참조하면, 제1 층간 절연막(22) 상에 제2 층간 절연막(26)을 형성한 후에, 상기 제2 층간 절연막(26) 상에 컨택 플러그(도17의 28)를 위한 개구(e)를 갖는 포토레지스트 패턴(PR)을 형성할 수 있다. 이러한 리소그래피 공정에서 제2 층간 절연층(26) 상의 스크라이브 레인영역에도 포토레지스트 패턴(PR)의 형성공정과 함께 제2 오버레이 마크(10B)를 형성하는 공정을 수행한다.

현 단계에서, 게이트 전극(24) 물질로 이루어진 제1 오버레이 마크와 (10A)와, 포토레지스트 패턴(PR)을 이루어진 제2 오버레이 마크(10B)를 포함하는 오버레이 마크(10)를 이용하여 앞서 설명된 바와 같이 오버레이 오차를 계측할 수 있다.

구체적으로, 회절 빔을 이용하여 전 단계의 패턴과 현 단계의 패턴 간의 바이어스 정도를 측정하는 방식으로 오버레이 오차를 측정할 수 있다. 오버레이 측정 결과, 오버레이 오차가 스펙-인(spec-in)이면 후속 공정을 진행하고, 오버레이 오차가 스펙-아웃(spec-out)이면 포토레지스트 패턴(PR)을 제거하고(하거나) 미스-얼라인먼트에 대한 보정값을 산출하여 후속 공정에서 보상할 수 있다.

다음으로, 도17에 도시된 바와 같이, 포토레지스트 패턴(PR)을 이용하여 활성 영역(23)에 이르는 컨택 플러그(28)를 제1 층간 절연막(22)과 제2 층간 절연막(26)을 관통하여 형성할 수 있다.

이러한 컨택 플러그 형성 공정에서, 오버레이(10) 영역에서는 제2 오버레이 마크(12,14)에 의해 제2 층간 절연막(26)이 선택적으로 에칭되어 트렌치가 형성되고, 컨택 플러그(28)와 동일한 물질과 충전되어 패턴(12',14')이 형성될 수 있다. 필요에 따라, 이러한 충전 패턴을 후속 공정을 위한 오버레이 마크로 활용할 수도 있다.

이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

10: 오버레이 마크
10A: 제1 오버레이 마크 10B: 제2 오버레이 마크
11-18: 제1 내지 제8 격자 100: 기판
21: 반도체 기판 22: 제1 층간 절연막
23: 활성 영역 24: 게이트 절연막
25: 게이트 전극 26: 제2 층간 절연막
28: 컨택 플러그