动态重新配置系统的至少一外围总线交换器的方法及系统
阅读：1023发布：2020-07-31
专利汇可以提供动态重新配置系统的至少一外围总线交换器的方法及系统专利检索，专利查询，专利分析的服务。并且动态重新配置系统的至少一外围总线交换器的方法及系统，该方法包括：检测一 服务器 系统是否连接至上述系统的每个外围总线插槽，以产生一检测结果；根据上述检测结果，为上述至少一外围总线交换器选择一外围总线交换器拓朴；以及根据上述外围总线交换器拓朴，将上述至少一总线拓朴交换器的每一端口设定为一上游端口配置或一下游端口配置。，下面是动态重新配置系统的至少一外围总线交换器的方法及系统专利的具体信息内容。
1.一种通过管理控制器动态重新配置系统的至少一外围总线交换器的方法，包括：
检测服务器系统是否连接至上述系统的每个外围总线插槽，以产生检测结果；
根据上述检测结果，为上述至少一外围总线交换器选择外围总线交换器拓朴；以及根据上述外围总线交换器拓朴，将上述至少一总线拓朴交换器的每一端口设定为上游端口配置或下游端口配置。
2.如权利要求1所述的通过管理控制器动态重新配置系统的至少一外围总线交换器的方法，其中上述上游端口配置用以连接至根联合体。
3.如权利要求1所述的通过管理控制器动态重新配置系统的至少一外围总线交换器的方法，其中上述下游端口配置用以连接至外围总线端点。
4.如权利要求1所述的通过管理控制器动态重新配置系统的至少一外围总线交换器的方法，其中当检测出没有外围总线插槽连接至上述服务器系统时，上述外围总线交换器拓朴将上述至少一外围总线交换器的每一个进行设定以连接至上述系统之一中央处理单元。
5.如权利要求1所述的通过管理控制器动态重新配置系统的至少一外围总线交换器的方法，其中当检测到上述第一外围总线插槽连接至第一服务器系统及上述第二外围总线插槽连接至第二服务器系统时，上述外围总线交换器拓朴将连接至第一外围总线插槽的上述至少一外围总线交换器的第一端口设定为上述上游端口配置；将连接至第二外围总线插槽的上述至少一外围总线交换器的第二端口以设定为上述上游端口配置；并且将其他所有端口设定为上述下游端口配置。
6.如权利要求1所述的通过管理控制器动态重新配置系统的至少一外围总线交换器的方法，其中当仅检测到单一个服务器系统连接至上述系统之一外围总线插槽时，上述外围总线交换器拓朴将上述至少一外围总线交换器之一端口设定为上述上游端口配置且将上述至少一外围总线交换器的所有其他端口设定为上述下游端口配置。
7.如权利要求1所述的通过管理控制器动态重新配置系统的至少一外围总线交换器的方法，还包括：
针对服务器位置及服务器数量，存储服务器配置至非易失性存储器；以及从上述系统的上述非易失性存储器中读取上述服务器配置。
8.如权利要求7所述的通过管理控制器动态重新配置系统的至少一外围总线交换器的方法，其中存储上述服务器配置的步骤包括传送内部集成电路信号至串行外围接口电桥以使得上述内部集成电路信号转换后的串行外围接口总线信号将上述服务器配置写入至上述非易失性存储器。
9.如权利要求7所述的通过管理控制器动态重新配置系统的至少一外围总线交换器的方法，其中存储上述服务器配置的步骤包括传送内部集成电路信号至外围总线交换器，其中上述外围总线交换器将上述服务器配置写入至上述非易失性存储器。
10.一种通过管理控制器动态重新配置系统的至少一外围总线交换器的系统，包括：
至少一外围总线交换器，上述至少一外围总线交换器的每一个连接至外围总线插槽；
至少一图形处理单元，连接至上述至少一外围总线交换器之一的下游端口；以及管理控制器，连接至上述至少一外围总线交换器，用以：
检测服务器系统是否连接至每个外围总线插槽，以产生检测结果；
根据上述检测结果，为至少一外围总线交换器选择外围总线交换器拓朴；以及根据上述外围总线交换器拓朴，将上述至少一总线拓朴交换器的每一端口设定为上游端口配置或下游端口配置。
动态重新配置系统的至少一外围总线交换器的方法及系统
技术领域
背景技术
[0002] 桌上型计算机及游戏计算机通常通过使用专用于驱动一或多个计算机显示器的一图形子系统以保存(conserve)中央处理单元资源。图形处理单元(graphics processing unit，GPU)位于图形子系统的心脏。中央处理单元设计为有效率地执行种类繁多的算法(algorithm)的一通用处理器。然而，图形处理由有限的且众所皆知的算法集丛(set)所构成。图形处理单元为一专用处理器，上述专用处理器擅长在图形处理上的处理但不一定在擅长在其他工作上的处理。
[0004] 最近的一项创新(innovation)是一通用目的图形处理单元(GPGPU)。图形处理单元的图形能力也让图形处理单元非常适合于其他数学式密集型的应用程序(mathematically intensive applications)。主要的图形芯片制造商已经开始支持图形处理单元的非图形应用程序的使用。这有时候被称为图形处理单元加速(GPU acceleration)。
[0005] 为了建立一通用目的图形处理单元服务器，一管理者将安装一图形处理单元卡至具有先决(prerequisite)外部总线插槽空间及宽度以容纳图形处理单元卡的一服务器。然而，大部分服务器只有少量的外部总线插槽。
发明内容
[0006] 下列段落提供本发明一或多个实施例中的简单摘要以提供本发明技术的基本理解。此摘要并非本发明技术的所有考虑的实施例的扩展概观，且不是用以分辨所有例子的关键或重要元件也不是描述本发明中任何或所有方面的范围。其目的是以一简单形式呈现一或多个实施例中的一些概念以做为本发明稍后描述的详细说明部分的前言。
[0007] 在本发明的某些实施例中，一种通过一管理控制器动态重新配置一系统的至少一外围总线交换器的方法，包括：检测一服务器系统是否连接至上述系统的每个外围总线插槽，以产生一检测结果；根据上述检测结果，为上述至少一外围总线交换器选择一外围总线交换器拓朴；以及根据上述外围总线交换器拓朴，将上述至少一总线拓朴交换器的每一端口设定为一上游端口配置或一下游端口配置。
[0008] 在本发明的某些实施例中，一种通过一管理控制器动态重新配置一系统的至少一外围总线交换器的系统，包括：至少一外围总线交换器，上述至少一外围总线交换器的每一个连接至一外围总线插槽；至少一图形处理单元，连接至上述至少一外围总线交换器的一下游端口；以及一管理控制器，连接至上述至少一外围总线交换器，用以：检测一服务器系统是否连接至每个外围总线插槽，以产生一检测结果；根据上述检测结果，为至少一外围总线交换器选择一外围总线交换器拓朴；以及根据上述外围总线交换器拓朴，将上述至少一总线拓朴交换器的每一端口设定为一上游端口配置或一下游端口配置。附图说明
[0009] 本发明的实施例将可参考附图与后续的详细说明而得知，其中：
[0010] 图1是描绘出一快速外围组件互连架构的一实施例的一方块图；
[0011] 图2是描绘出用以动态重新配置外围总线交换器的一第一范例系统配置的一方块图；
[0012] 图3是描绘出用以动态重新配置外围总线交换器的一第二范例系统配置的一方块图；
[0013] 图4是描绘出用以动态重新配置外围总线交换器的一第三范例系统配置的一方块图；
[0014] 图5是描绘出用以存储一系统配置的一第一范例服务器的一方块图；
[0015] 图6是描绘出用以存储一系统配置的一第二范例服务器的一方块图；
[0016] 图7是描绘出用以动态重新配置外围总线交换器的一范例方法；以及[0017] 图8是描绘出计算机系统的一实施例的方块图。
[0018] 【符号说明】
[0019] 100～快速外围组件互连架构；
[0020] 110、510、610～中央处理单元；
[0021] 120～根联合体；
[0022] 121、820～存储器；
[0023] 122、140～快速外围组件互连端点；
[0024] 124～快速外围组件互连电桥；
[0025] 130、220、320、322、420、422、530、630～快速外围组件互连交换器；
[0026] 200～第一范例系统配置；
[0027] 210、840～处理器；
[0028] 230、330、332、430、432～快速外围组件互连插槽；
[0029] 240、340、440～图形处理单元；
[0030] 252、254、256、352、354、356、358、452、454、456、458～路径；
[0031] 360、362、460～服务器；
[0032] 300～第二范例系统配置；
[0033] 400～第三范例系统配置；
[0034] 500～第一范例服务器；
[0035] 520、620～基板管理控制器；
[0036] 540、640～非易失性存储器；
[0037] 600～第二范例服务器；
[0039] 710、720、730～步骤；
[0040] 800～计算机系统；
[0041] 810～基本输入输出系统；
[0042] 830～存储单元；
[0043] 850～网络接口；
[0044] 860～北桥；
[0045] 870～南桥；
[0046] 880～管理控制器。
具体实施方式
[0047] 在以下的描述中，各种实施例将通过举例的方式来说明，而不受在附图中的数字所限制。本发明内容参考各种实施例且在本发明中不一定是同一个实施例，且意味着至少一个实施例被引用。本发明对具体的实施方式和其他具体的实施细节进行了讨论。然而，应当理解的是这仅是为了说明性的目的所进行。本领域技术人员应了解本发明的其他元件及配置可在不脱离所要求保护的主题的范围和精神的情况下使用。
[0048] 本发明提供一种通过使用通用目的图形处理器(GPGPU)以动态重新配置外围总线交换器的方法。上述方法允许一服务器系统弹性地调整以作为包括大量通用目的图形处理器的一特殊化的通用目的图形处理器服务器(specialized GPGPU server)。上述特殊化的通用目的图形处理器服务器可提供通用目的图形处理器资源至其他服务器。
[0049] 图1是描绘出一快速外围组件互连(PCIe)架构100的一实施例的一方块图。快速外围组件互连为一高速串行(serial)计算机扩展总线标准，用以取代较旧的外围控制器接口(PCI)、互连扩展总线(PCI-X)及加速图形端口(AGP)总线标准。快速外围组件互连操作于一用户端(consumer)、服务器及工业应用(industrial application)中，例如：一主机板等级互连(mother-board level interconnect)以连接安装于主机板的外围设备、一被动(passive)背板互连、以及用以附加板的一扩展卡接口。
[0050] 可以理解的是，为了方便说明，本发明使用快速外围组件互连于其他外围装置架构及总线标准上。如上所述，本发明也可实现于其他外围装置架构及总线标准上。
[0051] 在现今许多计算机中，从消费者笔记型计算机及桌上型计算机至企业型数据服务器，快速外围组件互连总线作为一主要的主机板等级互连，将主系统处理器连接至集成外围设备(integrated-peripherals)(例如：安装于表面的集成电路)以及附加的外围设备(例如：扩展卡)。在这些系统中，为了与大部分旧式的外围控制器接口相容，快速外围组件互连总线与一或多个旧式的(legacy)外围控制器接口总线共存。
[0052] 快速外围组件互连总线连结支持任意两端点间的全双工(full-duplex)通信，且在多个终端的并行(concurrent)存取上没有既有(inherent)限制。快速外围组件互连装置通过称为一互连或一连结(link)的一逻辑连接(logical connection)进行通信。一连结是一点对点的通信通道，通信通道介于两个快速外围组件互连端口之间以允许两个快速外围组件互连端口传送及接收普通的外围控制器接口要求(配置、输入/输出，或存储器读/写)及中断信号(interrupt)。在物理层中，一连结由一或多个通道(lane)所组成。低速外围设备(例如：802.11Wi-Fi卡)使用一单一通道(x1)连结，而一图形处理单元使用一较宽及较快速的16通道(x16)连结。
[0053] 一快速外围组件互连卡(例如：一图形处理单元卡)适合它物理尺寸或较大的物理尺寸(x16为所使用最大的插槽)的插槽，但可能不适合较小的快速外围组件互连插槽。举例而言，一x16卡可能不适合一x4或x8的快速外围组件互连插槽。有些插槽使用开放式插槽以允许物理上较长的卡且协商出(negotiate)最佳的可用的电子性及逻辑性连接。
[0054] 快速外围组件互连架构100包括一中央处理单元110、一根联合体(root complex)120、一存储器121、一快速外围组件互连交换器130、以及多个快速外围组件互连端点122、
140以及快速外围组件互连电桥124。
140以及快速外围组件互连电桥124。
[0055] 根联合体120为中央处理单元110、多个快速外围组件互连总线及甚至可能其他多个芯片间的一接口(例如：处理器接口、动态随机存取存储器接口，诸如此类的接口)，其中多个快速外围组件互连总线可包含多个元件。根联合体120可支持一或多个称为根端口(root port)的快速外围组件互连端口，且逻辑性地聚集多个快速外围组件互连分层结构定义域(hierarchy domains)至一单一快速外围组件互连分层结构。根联合体120包括通过快速外围组件互连连结的多个根端口以连接至中央处理单元110、快速外围组件互连交换器130以及多个快速外围组件互连端点。每个根端口定义出一分隔的(separate)分层结构定义域，上述分层结构定义域包括包含一或多个交换器元件及快速外围组件互连端点122、140以及快速外围组件互连电桥124的一单一端点或一子分层结构。
[0056] 快速外围组件互连交换器130允许更多装置与一单一根端口进行连接。快速外围组件互连交换器130作为一分组路由器且辨识哪个路径需要根据它的位置或其他路由信息以得到一个给定的分组。快速外围组件互连交换器130具有许多下游端口(朝端点方向)但只有一上游端口(朝根联合体120方向)。快速外围组件互连电桥124提供一接口以连接至其他种类的总线(例如：外围控制器接口或互连扩展总线或甚至其他快速外围组件互连总线)。上游方向代表数据从快速外围组件互连端点122、140以及快速外围组件互连电桥124流至中央处理单元110，而下游方向代表数据从中央处理单元110流至快速外围组件互连端点122、140以及快速外围组件互连电桥124。
[0057] 快速外围组件互连端点装置(例如：图形处理单元)可连接至快速外围组件互连端点122、140以及快速外围组件互连电桥124。快速外围组件互连端点装置常驻(reside)于快速外围组件互连树状拓朴的分支的底部，且包括面朝根联合体120的一单一上游端口。
[0058] 图2是描绘出用以动态重新配置外围总线交换器的一第一范例系统配置200的一方块图。一服务器202包括一或多个处理器210、多个快速外围组件互连交换器220、多个快速外围组件互连插槽230以及多个图形处理单元240。第一范例系统配置200为包括多个中央处理单元及多个图形处理单元的一图形处理单元服务器202的代表例，而不是不包括多个中央处理单元的图形处理单元服务器的代表例。第一范例系统配置200中的图形处理单元服务器202不提供图形处理单元资源至其他服务器。
[0059] 多个快速外围组件互连交换器220导引(direct)处理器210与快速外围组件互连端点(例如：快速外围组件互连插槽230及图形处理单元240)间的数据。每个快速外围组件互连交换器220包括用以连接至系统的其他元件的多个端口。每个快速外围组件互连交换器220包括一或多个下游端口，上述下游端口用以将路径256连接至图形处理单元240。每个快速外围组件互连交换器220包括一或多个上游端口，上述上游端口用以将路径254连接至快速外围组件互连插槽230。每个快速外围组件互连交换器220还包括一上游端口，上游端口用以将路径252连接至中央处理单元210。
[0060] 每个快速外围组件互连交换器220连接至一管理控制器(未图示)，管理控制器用以将快速外围组件互连交换器220的每个端口动态设定为图2所示的第一范例系统配置200中一上游端口(朝处理器方向)或一下游端口(朝一快速外围组件互连端点方向)。
[0061] 图3是描绘出用以动态重新配置外围总线交换器的一第二范例系统配置300的一方块图。一服务器302包括多个快速外围组件互连交换器320、322，多个快速外围组件互连插槽330、332以及多个图形处理单元340。第二范例系统配置300与第一范例系统配置200的不同处在于服务器302的快速外围组件互连插槽330、332与其他服务器(服务器360、362)进行连接。在本发明的某些实施例中，服务器302可与服务器202相同。在本发明的某些实施例中，服务器302不包括任何中央处理单元。服务器302可提供图形处理单元资源至服务器360、362。服务器360通过快速外围组件互连插槽330或332中之一个连接至服务器302。服务器362通过快速外围组件互连插槽330或332中的一个连接至服务器302。
[0062] 多个快速外围组件互连交换器320、322导引服务器360、362、快速外围组件互连插槽330、332以及图形处理单元340间的数据。每个快速外围组件互连插槽330、332包括用以连接至系统的其他元件的多个端口。快速外围组件互连插槽330、332包括一或多个下游端口，上述下游端口用以将路径356连接至图形处理单元340。在本发明的某些实施例中，每个快速外围组件互连插槽330、332还包括一下游端口，上述下游端口用以将路径358连接至快速外围组件互连交换器320、322。
[0063] 在本发明的某些实施例中，服务器360通过快速外围组件互连插槽330将路径352连接至快速外围组件互连交换器320的一上游端口。服务器362通过快速外围组件互连插槽330将路径352连接至快速外围组件互连交换器320的一上游端口。对服务器360及362而言，仅需要一上游连接(路径352)。因此，对服务器360及362而言，仅需要在一快速外围组件互连交换器320上的一上游端口。快速外围组件互连交换器320、322的所有其他端口皆设定为下游端口。没有连接至服务器360、362的快速外围组件互连插槽332连接至快速外围组件互连交换器322的下游端口。
[0064] 在本发明的某些实施例中，服务器360通过快速外围组件互连插槽332将路径354连接至快速外围组件互连交换器322。服务器362通过快速外围组件互连插槽332将路径354连接至快速外围组件互连交换器322的一上游端口。没有连接至服务器360、362的快速外围组件互连插槽330连接至快速外围组件互连交换器320的下游端口。
[0065] 每个快速外围组件互连交换器320、322连接至一管理控制器(未图示)，管理控制器用以将快速外围组件互连交换器320、322的每个端口动态设定为图3所示的第二范例系统配置300中一上游端口(朝服务器360或362的处理器方向)或一下游端口(朝其他所有端口方向)。
[0066] 图4是描绘出用以动态重新配置外围总线交换器的一第三范例系统配置400的一方块图。服务器402包括快速外围组件互连交换器420、422、快速外围组件互连插槽430、432以及图形处理单元440。第三范例系统配置400与第二范例系统配置300的不同处在于一快速外围组件互连插槽430、432连接至一服务器460。在本发明的某些实施例中，服务器402不包括任何中央处理单元。服务器402可提供图形处理单元资源至服务器460。服务器460通过四个快速外围组件互连插槽430、432的任意一个连接至服务器402。
[0067] 快速外围组件互连交换器420、422导引服务器460、362、快速外围组件互连插槽430、432以及图形处理单元440间的数据。每个快速外围组件互连交换器420、422包括用以连接至系统的其他元件的多个端口。快速外围组件互连交换器420、422包括一或多个下游端口，下游端口用以将路径456连接至图形处理单元440。在本发明的某些实施例中，每个快速外围组件互连交换器420、422还包括一下游端口，下游端口用以将路径458连接至快速外围组件互连交换器420、422。
[0068] 在本发明的某些实施例中，服务器460通过快速外围组件互连插槽430将路径452连接至快速外围组件互连交换器420的一上游端口。对服务器460而言，仅需要一上游连接(路径452)。因此，对服务器460而言，仅需要在一快速外围组件互连交换器420上的一上游端口。快速外围组件互连交换器420、422的所有其他端口皆设定为下游端口。没有连接至服务器460的快速外围组件互连插槽432连接至快速外围组件互连交换器422的下游端口。
[0069] 在本发明的某些实施例中，服务器460通过快速外围组件互连插槽432的一个将路径454连接至快速外围组件互连交换器422。没有连接至服务器460的快速外围组件互连插槽连接至快速外围组件互连交换器的下游端口。
[0070] 每个快速外围组件互连交换器420、422连接至一管理控制器(未图示)，管理控制器用以将快速外围组件互连交换器420、422的每个端口动态设定为图4所示的第三范例系统配置400中的一上游端口(朝服务器460的处理器方向)或一下游端口(朝其他所有端口方向)。
[0071] 图5是描绘出用以存储一系统配置的一第一范例服务器500的一方块图。第一范例服务器500包括一中央处理单元510、一基板管理控制器(baseboard management controller，BMC)520、一快速外围组件互连交换器530以及一非易失性存储器540。
[0072] 基板管理控制器520为管理系统管理软件与平台硬件间的多个接口之一微控制器。在某些实施例中，每个基板管理控制器520用以管理在第一范例服务器500内的多个硬件元件(例如：多个处理器、存储器、存储装置、服务器机架电源供应单元、风扇、电路板、诸如此类的硬件元件)。
[0073] 基板管理控制器520为智能平台管理接口总线子系统204的一部分。智能平台管理接口总线子系统204可独立操作于第一范例服务器500的其他部分，且甚至当第一范例服务器500的电源关闭(power down)或关闭(shut off)时智能平台管理接口总线子系统204仍具有功能(function)。当第一范例服务器500关机(shut down)时，智能平台管理接口总线子系统204甚至可以在备用电源或在一个低功率模式下操作。
[0074] 基板管理控制器520使用智能平台管理接口(IPMI)协议与多个服务器元件进行通信。智能平台管理接口用于一独立的计算机子系统的一组规范，该组规范用以管理且监控一计算机系统的中央处理单元、固件以及操作系统，并且由多个系统管理者进行频外管理及监控。基板管理控制器520可使用任何总线接口(例如：系统管理总线、RS-232串行总线、内部集成电路(Inter-Integrated Circuit，IIC)协议、以太、智能平台管理接口总线，LPC总线，诸如此类的总线接口)连接至多个服务器元件(例如：南桥240或网络接口控制器270)。内部集成电路协议的特色为使用一7位或一10位地址空间(address space)的一串行数据线(Serial Data Line)及一串行时钟线(Serial Clock Line)的一多主控(multi-master)、多从控(multi-slave)、单端式(single-ended)、串行计算机(serial computer)的总线。系统管理总线(SMBus)协议的特征为衍生自内部集成电路协议的一单端式、双线式(two-wire)总线，以及使用内部集成电路硬件及内部集成电路定址(addressing)。智能平台管理接口总线为用以连接服务器内多个版的一基于串行总线的内部集成电路。在某些实施例中，基板管理控制器520使用内部集成电路协议与快速外围组件互连交换器530进行通信。
[0075] 基板管理控制器520检测一服务器系统是否连接至系统的每个外围总线以产生一检测结果，且根据检测结果对至少一外围总线交换器选择一外围总线交换器拓朴。基板管理控制器520根据外围总线交换器拓朴设定至少一外围总线交换器的每一端口至一上游端口或一下游端口。
[0076] 在本发明的某些实施例中，基板管理控制器520存储一检测到的配置(例如：其他服务器是否通过一或多个外围总线插槽连接至第一范例服务器500以及其他服务器通过一或多个外围总线插槽连接至第一范例服务器500的地方)至非易失性存储器540供后续回收及利用。
[0077] 举例而言，若基板管理控制器520仅检测到连接至系统的一外围总线插槽的一单一服务器系统，基板管理控制器520选择一外围总线交换器拓朴，该外围总线交换器拓朴将一端口设定为上游端口配置并且将所有其他端口设定为下游端口配置。
[0078] 若基板管理控制器520检测到一第一外围总线插槽连接至一第一服务器系统且一第二外围总线插槽连接至一第二服务器系统，基板管理控制器520选择一外围总线交换器拓朴，该外围总线交换器拓朴(1)将连接一第一外围总线插槽的至少一外围总线交换器的一第一端口设定为上游端口配置；(2)将连接一第二外围总线插槽的至少一外围总线交换器的一第二端口设定为上游端口配置；并且(3)将其他所有端口设定为下游端口配置。
[0079] 若基板管理控制器520检测到没有任何外围总线插槽连接至服务器系统时，基板管理控制器520选择一外围总线交换器拓朴，该外围总线交换器拓朴将至少一外围总线交换器进行设定以连接至第一范例服务器500的一中央处理单元。
[0080] 在本发明的某些实施例中，基板管理控制器520传送一内部集成电路信号至一外围总线交换器。快速外围组件互连交换器530将服务器配置写入至非易失性存储器540。
[0081] 图6是描绘出用以存储一系统配置的一第二范例服务器600的一方块图。第二范例服务器600包括一中央处理单元610、一基板管理控制器620、一快速外围组件互连交换器630、一串行外围接口(Serial Peripheral Interface，SPI)电桥650以及一非易失性存储器640。第二范例服务器600与图5的第一范例服务器500的不同之处在于基板管理控制器
620通过将一内部集成电路信号传送至串行外围接口电桥650以存储服务器配置。串行外围接口电桥650转换一串行外围接口信号以将服务器配置写入至非易失性存储器640。
620通过将一内部集成电路信号传送至串行外围接口电桥650以存储服务器配置。串行外围接口电桥650转换一串行外围接口信号以将服务器配置写入至非易失性存储器640。
[0082] 图7是描绘出通过一管理控制器(例如：图5的基板管理控制器520或图6的基板管理控制器620)用以动态重新配置外围总线交换器的一范例方法。步骤710中，管理控制器检测一服务器系统是否连接至系统的每个外围总线插槽以产生一检测结果。
[0083] 步骤720中，管理控制器根据检测结果为至少一外围总线交换器选择一外围总线交换器拓朴。
[0084] 步骤730中，管理控制器根据外围总线交换器拓朴将至少一外围总线交换器的每一端口设定为一上游端口配置或一下游端口配置。
[0085] 图8为计算机系统800的一实施例的方块图。计算机系统800可包括一处理器840、一网络接口850、一管理控制器880、一存储器820、一存储单元830、一基本输入输出系统810、一北桥860以及一南桥870。
[0086] 计算机系统800可为一服务器(例如：一数据中心之一服务器机架中的一个)或一个人计算机。处理器(例如：中央处理单元)840为一主机板上的一芯片(chip)以读取和执行存储于存储器820上的程序指令。处理器840可为具有单处理内核的单一CPU、具有多处理内核的单一CPU，或多个CPU。一或多个总线(未图示)在多个计算机元件(例如:处理器840、存储器820、存储单元830和网络接口850)间传送指令和应用程序数据。
[0087] 存储器820包括用以暂时性地或永久性地存储数据或程序的任意物理装置(例如：各种形式的随机存取存储器(RAM))。存储单元830包括用在非易失性数据存储的任意物理装置(例如：一硬盘(HDD)或一随身碟)。存储单元830具有比存储器820更大的容量且更经济的每单位存储，但存储单元830具有比存储器820更低的传送速率。
[0088] 基本输入输出系统810包括一基本输入输出系统(BIOS)或其后继者(successors)或等效元件(equivalents)，例如，遵循一扩展可扩展固件接口(EFI)或一统一扩展可扩展固件接口(UEFI)规范的基本输入输出系统。基本输入输出系统810包括位于一计算机系统800的主机板(mother board)上的一基本输入输出系统芯片，用以存储一基本输入输出系统软件程序。基本输入输出系统810存储一固件，此固件搭配着为基本输入输出系统810所指定的一组配置于计算机系统第一次开机时被执行。基本输入输出系统固件和基本输入输出系统配置可被存储于一非易失性存储器(例如:非易失性随机存取存储器)或一只读存储器(例如：快闪存储器)中。快闪存储器是可被电性抹除(erased)且重新编程(reprogram)的一非易失性计算机存储介质(non-volatile computer storage medium)。
[0089] 每次计算机系统800被启动时，基本输入输出系统810可当作一串程序被读取与执行。基本输入输出系统810可根据一组配置去辨识、初始化与测试存在于计算机系统中的硬件。基本输入输出系统810可进行在计算机系统800上的自我检测(self-test)，例如开机自我检测(Power-on-Self-Test，POST)。自我检测可测试多种硬件元件(例如:硬盘、光学读取装置、冷却装置、存储器模块、扩展卡等等)的功能。基本输入输出系统可定址和分配存储器820中的一个区域用以存储一操作系统。然后，基本输入输出系统810就可以把计算机系统的控制权交给操作系统。
[0090] 计算机系统800中的基本输入输出系统810可包括一基本输入输出系统配置，上述基本输入输出系统配置定义基本输入输出系统810如何控制在计算机系统800中的多种硬件单元。基本输入输出系统配置可判断计算机系统800中多种硬件单元启动的顺序。基本输入输出系统810可提供一个允许设定许多不同参数的接口(例如，基本输入输出系统设置选单)，通过此接口，使用者可以修改不同于基本输入输出系统的预设配置的各种参数。举例来说，一使用者(例如:系统管理者)可使用基本输入输出系统810设定(specify)时刻和总线速度、确认哪些外围设备连接至计算机系统、设定监控系统的健康状态(monitoring of health)(例如:风扇速度和中央处理单元的温度限制)、以及设定多种其他可影响计算机系统整体效能和使用功率的参数。
[0091] 管理控制器880可为设置于计算机系统的主机板的一特殊化微控制器。举例而言，管理控制器880可为一基板管理控制器。管理控制器880可管理在系统管理软件与平台硬件间的接口。设置于计算机系统中的不同种类的感应器可回报参数(例如：温度、冷却风扇速度、功率状态、操作系统的状态等等)给管理控制器880。管理控制器880可以监控感应器，若任何参数没有在规定的范围内，管理控制器880拥有可藉由网络接口850传送警告讯息给系统管理者的能力，并指出系统的潜在错误(failure)。系统管理者也可远端地与管理控制器880通信，进行校正的动作(例如：系统的重新设定(resetting)或冷开机(power cycling))用以回复系统的功能。
[0092] 北桥860可为设置于主机板上可直接连接至处理器840或可整合至处理器840的一芯片。举例而言，北桥860与南桥870可组合成一单一的芯片(single die)。北桥860与南桥870管理处理器840与主机板上其他端口分之间的通信。北桥860管理比南桥860的更高效能的工作。北桥860也管理多个处理器840、存储器820以及图像控制器(未图示)间的通信。举例而言，北桥860可包括一图像控制器。
[0093] 南桥870可为设置于主机板上连接至北桥860的一芯片，但与北桥860不同的地方在于南桥870无直接连接至处理器840。南桥870管理多个输入/输出功能(例如：计算机系统800的通用串行总线、音频、串行、基本输入输出系统、串行ATA(SATA)、快速外围组件互连(Peripheral Component Interconnect bus)、互连扩展总线(PCI eXtended(PCI-X)bus)、快速外围组件快速外围组件互连、工业标准结构总线(ISA bus)、串行外围接口总线(SPI bus)、e-串行外围接口总线(eSPI bus)、系统管理总线(SMBus))。南桥870可连接至管理控制器、直接存储器存取(DMAs)控制器、可编程中断控制器(PICs)、及即时时钟；或管理控制器、直接存储器存取(DMAs)控制器、可编程中断控制器(PICs)、及即时时钟可包括于南桥
870内。在某些实施例中，在北桥860整合至处理器840时，南桥870直接连接至处理器840。
870内。在某些实施例中，在北桥860整合至处理器840时，南桥870直接连接至处理器840。
[0094] 多种具说明性的逻辑区块、模块、及电路以及在此所公开的各种情况可实施在或执行于一般用途处理器、数字信号处理器(digital signal processor，DSP)、特定应用集成电路(application specific integrated circuit，ASIC)、现场可编程门列(field programmable gate array，FPGA)或其他可编程逻辑装置、离散门(discrete gate)或晶体管逻辑(transistor logic)、离散硬件元件、或任何以上的组合的设计以完成在此文内描述的功能。一般用途处理器可能是微处理器，但也可能是任何常规处理器、控制器、微控制器、或状态机。处理器可由计算机设备的组合所构成，例如：数字信号处理器(DSP)及一微计算机的组合、多组微计算机、一组至多组微计算机以及一数字信号处理器内核、或任何其他类似的配置。
[0095] 本发明的说明书所公开的方法和算法的步骤，可以直接通过执行一处理器直接应用在硬件以及软件模块或两者的结合上。软件模块存储在随机存取存储器(Random Access Memory，RAM)、快闪存储器(flash memory)、只读存储器(Read-Only Memory，ROM)、可抹除可编程只读存储器(EPROM)、电子抹除式可复写只读存储器(Electrically-Erasable Programmable Read-Only Memory，EEPROM)、暂存器、硬盘、便携式应碟、光盘只读存储器(Compact Disc Read-Only Memory，CD-ROM)或在此领域已知技术中任何其它计算机可读取的存储介质格式中。存储介质可耦接至一处理器，例如可存储介质读取信息且写入信息至存储介质的处理器。在某些实施例中，存储介质可与处理器整合在一起。处理器与存储介质可设置于一特殊应用集成电路(ASIC)之中。特殊应用集成电路(ASIC)可设置于一使用者端(user terminal)中。在某些实施例中，存储介质可与处理器整合在一起。处理器与存储介质可设置成一使用者端(user terminal)中的分离的元件。
[0096] 在某些设计中，前述的功能可以硬件、软件、固件或其组合的方式加以实现。若以软件的方式实现，前述的功能可存储于一非易失性计算机可读取介质上的一个或多个指令或编码，或存储于一非易失性计算机可读取介质上的一个或多个指令或编码。非易失性计算机可读取介质包含任何有助于将一计算机程序由一地方传送至至另一地方的介质。存储介质可为被通用型或专用型计算机所存取的任何可能的介质。举例而言，此计算机可读取介质包括动态存取存储器(RAM)、只读存储器(ROM)、电子抹除式可编程只读存储器(EEPROM)、只读光盘CDROM或其它光学存储碟、磁盘存储装置或其它其他磁性存储装置，或任何可承载或存储指令型式或数据结构型式的所需程序代码并且可由通用或专用计算机或通用或专用处理器所存取的其它介质。举例而言，前述的碟片可为光盘(CD)、激光盘、光学盘、数字影音光盘(DVD)、软盘(floppy disk)或蓝光光盘，这些碟片藉由激光光来重制(reproduce)数据，而磁盘则利用磁性来重制(reproduce)数据。前面公开的组合亦属于非易失性计算机可读取介质的范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 保持稳定帧速率的系统和方法 | 2020-05-11 | 939 |
| 计算装置及快速周边组件互连基板 | 2020-05-13 | 198 |
| 具有流体管道的热传递装置 | 2020-05-13 | 163 |
| 利用像素移位的抽取式残像补偿 | 2020-05-12 | 227 |
| 用于交互式图形流传输的方法和系统 | 2020-05-13 | 862 |
| 用于图像分类任务的数据增强 | 2020-05-08 | 312 |
| 无线通信组件、遥控器及飞行器 | 2020-05-08 | 533 |
| 加速大规模相似性计算 | 2020-05-11 | 718 |
| 使用多个图形处理器进行图形渲染 | 2020-05-08 | 283 |
| 一种增强图形处理能力的系统及外接设备 | 2020-05-12 | 304 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
图形处理单元热门专利
QQ群二维码
意见反馈
意见反馈