【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、データ処理を行なうマイクロコンピュータシステムに関し、特に主メモリ上のデータ構造として、最後に入力したデータが最初に出力されるスタック構造をサポートするマイクロコンピュータシステムにおけるスタックキャッシュに関するものである。

【０００２】

【従来の技術】図３はキャッシュを持たない従来のマイクロコンピュータシステム（以下マイコンシステムと略す）の構成を示すブロック図であり、図中１はスタックポインタ（以下ＳＰと略す）、２は８ビットインクリメンタ／デクリメンタ（以下ＩＤ８Ｂと略す）、３はＳＰ
１及びＩＤ８Ｂ２を含むマイクロコンピュータ（以下マイコンと略す）、４は主メモリである。 図４はキャッシュを持たない上記従来のマイコンシステムの動作を示すメモリマップである。 図５はキャッシュを持つ従来のマイコンシステムの構成を示すブロック図であり、図５中１〜４は図３と同様であり、５はセレクタ、６はデータ部、７はタグ部、８はデータが有効であることを示すＶ
ビット、９は比較器である。 また、１０はセレクタ５、
データ部６、タグ部７、Ｖビット８、及び比較器９より構成されるキャッシュ、１１はバス制御部である。 図６
はキャッシュを持つ上記従来のマイコンシステムの動作を示すメモリマップである。 なお、図３及び図５における各構成要素の内容については以下の動作説明で述べる。

【０００３】図４を用いてキャッシュを持たない図３の従来のマイコンシステムの動作を説明する。 このマイコン３は主メモリ４上のデータ構造として、最後に入力したデータが最初に出力されるスタック構造をサポートし、スタックへのデータ入力をＰＵＳＨ（プッシュ）、
スタックからのデータ出力をＰＯＰ（ポップ）として、
他のデータ書込み／読出しと区別する。 図４（ａ）ではマイコン３は主メモリ４のスタック領域にＰＵＳＨする。 図４（ｂ）ではマイコン３は主メモリ４のスタック領域からＰＯＰする。 ここでマイコン３にＰＯＰされた主メモリ４上のデータは、値としてはそのまま残っているがソフトウエア的にはその値を再び読出して利用することはない。 他方、ＰＵＳＨされたスタック内のデータは、ＰＯＰされる前は、「スタックのＰＯＰ動作」以外の読出し／書込みの対象としてマイコン３から利用される。

【０００４】図３において説明すると、データをＰＵＳ
Ｈするとき、マイコン３は現在のスタックの頂点を示すＳＰ１の値をＩＤ８Ｂ２でデクリメント（−１）し、その値をアドレスとして主メモリ４に対して書込みを行なう。 その結果、データは主メモリ４上のスタックの新しい頂点に書込まれる。 データをＰＯＰするとき、マイコン３は現在のスタックの頂点を示すＳＰ１の値をアドレスとして主メモリ４から読込みを行ない、ＳＰ１をＩＤ
８Ｂ２でインクリメント（＋１）する。 その結果、データは主メモリ４上のスタックの頂点から取られ、ＳＰ１
は新しい、１段低いスタックの頂点のアドレスを示す。

【０００５】次に図６を用いてキャッシュを持つ図５の従来のマイコンシステムの動作を説明する。 図６（ａ）
ではマイコン３は主メモリ４のスタック領域にデータをＰＵＳＨする。 この時キャッシュ１０にも同時にデータと該当するアドレスの組が登録される。 図６（ｂ）ではマイコン３はキャッシュ１０内のスタックからデータをＰＯＰする。 該当データはキャッシュ１０に登録されているのでデータはキャッシュ１０から読出される。 先に述べたようにＰＯＰされたスタック上の（キャッシュ１
０内にある）データは、値としてはそのまま残っているが、ソフトウエア的にはその値を再び読出して利用することはない。 しかし、この従来例におけるキャッシュ１
０内ではそのデータは有効データとして扱われる。 図６
（ｃ）ではＰＵＳＨされたデータがキャッシュ１０に登録された後に大量の他のデータがキャッシュ１０に登録されるとキャッシュ１０内のＰＵＳＨされたデータは他のデータで上書きされる。 この時は該当データはキャッシュ１０に登録されていないのでＰＯＰするデータは主メモリ４から読み出される。 主メモリ４から読みだされたデータは同時にキャッシュ１０に登録される。 先に述べたようにＰＯＰされたスタック上の（キャッシュ１０
に新たに登録し直された）データは、値としてはそのまま残っているが、ソフトウエア的にはその値を再び読出して利用することはない。 しかし、キャッシュ１０内ではそのデータは有効データとして扱われる。

【０００６】図５において説明すると、データをＰＵＳ
Ｈするとき、マイコン３は現在のスタックの頂点を示すＳＰ１の値をＩＤ８Ｂ２でデクリメント（−１）し、その値をアドレスとして書込みを行なう。 実際にはこのときバス制御部１１がデータを主メモリ４上のスタックの新しい頂点と、キャッシュ１０に書込む。 例えばアドレスが８ビットの２進数「０１０１０１０１」で、データが８ビットの２進数「１１１０１１１０」である場合のキャッシュ１０内の動作を説明する。 キャッシュ１０が図５に示すような８エントリの構成の場合アドレスの下位３ビット「１０１」がセレクタ５に与えられ、セレクタ５はタグ部７とＶビット８とデータ部６の「１０１」
に対応する部分を選択する。 タグ部７の「１０１」対応部分はアドレスの上位５ビット「０１０１０」を記録し、Ｖビット８の「１０１」対応部分は「１」を記録し、データ部６の「１０１」対応部分はデータ「１１１
０１１１０」を記録する。

【０００７】データをＰＯＰするとき、マイコン３は現在のスタックの頂点を示すＳＰ１の値をアドレスとして読込みを行ない、ＳＰ１をＩＤ８Ｂ２でインクリメント（＋１）する。 ここで、図６（ｂ）のように該当データがキャッシュ１０に登録されている場合をまず説明する。 マイコン３から読出しアドレスとして８ビットの２
進数「０１０１０１０１」が出力されると、バス制御部１１はまずキャッシュ１０に対してそのアドレスを通知する。 キャッシュ１０内部でアドレスの下位３ビット「１０１」がセレクタ５に与えられ、セレクタ５はタグ部７とＶビット８とデータ部６の「１０１」に対応する部分を選択する。 タグ部７の「１０１」対応部分は記録されていたアドレスの上位５ビット「０１０１０」を比較器９に出力し、比較器９は入力アドレスの上位５ビット「０１０１０」と、記録されていたアドレスの上位５
ビット「０１０１０」とを比較し一致していることを通知する。 Ｖビット８の「１０１」対応部分は「１」を出力し、キャッシュ１０内の該当データが有効であることを示す。 アドレスの一致と該当データの有効が示されたので、データ部６の「１０１」対応部分はデータ「１１
１０１１１０」をマイコン３に出力する。

【０００８】次に図６（ｃ）のように先にＰＵＳＨされたデータが他のデータで上書きされていた場合を説明する。 マイコン３から読出しアドレスとして８ビットの２
進数「０１０１０１０１」が出力されると、キャッシュ１０内部でアドレスの下位３ビット「１０１」がセレクタ５に与えられ、セレクタ５はタグ部７とＶビット８とデータ部６の「１０１」に対応する部分を選択する。 タグ部７の「１０１」対応部分は上書きされた他のデータのアドレスの上位５ビット「ＸＸＸＸＸ」を比較器９に出力し、比較器９は入力アドレスの上位５ビット「０１
０１０」と、記録されていたアドレスの上位５ビット「ＸＸＸＸＸ」とを比較し不一致であることを通知する。 Ｖビット８の「１０１」対応部分は「１」を出力し、キャッシュ１０内の該当データが有効であることを示す。 アドレスの不一致が示されたのでデータ部６の「１０１」対応部分はデータを出力しない。 バス制御部１１はキャッシュ１０からアドレスの不一致を示されると、主メモリ４から該当アドレスのデータを読出し、マイコン３とキャッシュ１０に与える。 マイコン３は読出しを完了し、キャッシュ１０では先に述べたのと同様のアドレスとデータの組の登録動作が行なわれる。

【０００９】またマイコン３以外の図示しない手段によって主メモリ４のデータが書き換えられた場合などは、
主メモリ４のデータとキャッシュ１０のデータの整合が取れなくなるため、書き換えられた該当アドレスのＶビット８、又はすべてのＶビット８が図示しない手段で「０」にされる。 またマイコンシステムの起動直後もすべてのＶビット８が「０」となっている。 Ｖビット８が「０」であれば読出し時にアドレスの不一致時と同様の動作をする。

【００１０】

【発明が解決しようとする課題】スタックを操作するＰ
ＵＳＨやＰＯＰ命令はサブルーチンや割込処理ルーチンなど処理の流れが代わったときにデータの退避などに使われ、スタック上のデータは新旧ルーチン間でのデータの受渡などにも利用される。 しかし、キャッシュを持たない従来のマイコンシステムではＰＵＳＨやＰＯＰの命令がマイコンに与えられる毎にマイコン自身が主メモリにアクセスする必要がありアクセス終了まで次の命令実行が待たされるという問題点があった。 また、キャッシュを持つ従来のマイコンシステムではＰＯＰ命令実行時にキャッシュに該当データが保持されていれば主メモリにアクセスする必要はない。 しかしＰＵＳＨ命令実行時とＰＯＰ命令時にキャッシュに該当データが保持されていないときは主メモリにアクセスする必要がありアクセス終了まで次の命令実行が待たされるという問題点があった。 また、キャッシュを持つ従来のマイコンシステムではＰＯＰ命令実行後もソフトウエア上は無効となったデータを有効データとして保持しているため、実質上のキャッシュの効率が悪いという問題点があった。

【００１１】この発明は、上記のような問題点を解決するためになされたもので、スタックを操作するＰＵＳＨ
やＰＯＰ命令に必要な時間を減少させ、キャッシュ内に効率良くスタックデータを保持することができるスタックキャッシュの制御方式及びスタックキャッシュを提供することを目的とする。

【００１２】

【課題を解決するための手段】この発明に係る請求項１
のスタックキャッシュの制御方式は、マイコン３がＰＵ
ＳＨするとき主メモリ４に代わって該当アドレスとデータの組を保持し、主メモリ４にＰＵＳＨされていない保持データをマイコン３が外部にアクセスしていないときに主メモリ４にＰＵＳＨし、マイコン３がＰＯＰするとき該当データを保持していれば主メモリ４に代わって該当データをマイコン３に出力し、マイコン３のＰＯＰで不要になったデータを後にＰＯＰされる可能性のあるスタック底部のデータに置き換えるため、マイコン３が外部にアクセスしていないときに主メモリ４からＰＯＰするものである。

【００１３】また、この発明に係る請求項２のスタックキャッシュは、上記の方式を実現するために、書込み時にアドレスとデータの組を記憶し、読出し時に入力アドレスに対応するデータを出力し、各アドレスとデータの組が有効か否かを示す有効判定手段（Ｖビット８），及び各データを主メモリ４の該当アドレスに書込んだか否かを示す書込み判定手段（Ｗビット１２）を持ち上記各手段に従って書込みあるいは読出し動作をされるキャッシュ１０と、キャッシュ１０内部のスタックの頂点を示すポインタ（ＩＴＳＰ１３），キャッシュ１０内部のスタックの底を示すポインタ（ＩＢＳＰ１４），及びキャッシュ１０外部のスタックの頂点を示すポインタ（ＥＴ
ＳＰ１５）で構成され上記各ポインタに従ってキャッシュ１０等を制御する能動制御器１９と、マイコン３と能動制御器１９の外部アクセスを調停するバス制御部１１
とを備えたものである。

【００１４】

【作用】請求項１のスタックキャッシュの制御方式において、スタックキャッシュ２０は、マイコン３がＰＵＳ
Ｈするとき主メモリ４に代わって該当アドレスとデータの組を保持し、主メモリ４にＰＵＳＨされていない保持データをマイコン３が外部にアクセスしていないときに自動的に主メモリ４にＰＵＳＨし、マイコン３がＰＯＰ
するとき該当データを保持していれば主メモリ４に代わって該当データをマイコン３に出力し、マイコン３のＰ
ＯＰで不要になったデータを後にＰＯＰされる可能性のあるスタック底部のデータに置き換えるため、マイコン３が外部にアクセスしていないときに主メモリ４から自動的にＰＯＰする方式をとるため、スタックを操作するＰＵＳＨやＰＯＰ命令に必要な時間が減少し、バスの使用が平均化し、キャッシュ１０内に効率良くスタックデータが保持される。

【００１５】また、請求項２のスタックキャッシュにおいて、キャッシュ１０は、書込み時にアドレスとデータの組を記憶し、読出し時に入力アドレスに対応するデータを出力し、各アドレスとデータの組が有効か否かを示す有効判定手段（Ｖビット８）、及び各データを主メモリ４の該当アドレスに書込んだか否かを示す書込み判定手段（Ｗビット１２）を持ち、上記各手段に従って書込みあるいは読出し動作をされる。 能動制御器１９は、キャッシュ１０内部のスタックの頂点を示すポインタ（Ｉ
ＴＳＰ１３）、キャッシュ１０内部のスタックの底を示すポインタ（ＩＢＳＰ１４）、及びキャッシュ１０外部のスタックの頂点を示すポインタ（ＥＴＳＰ１５）に従ってキャッシュ１０等を制御する。 バス制御部１１はマイコン３と能動制御器１９の外部アクセスを調停する。
このような構成要素を有するスタックキャッシュ２０
は、比較的小規模のハードウェアで実現され、請求項１
の動作を可能にする。

【００１６】

【実施例】図１はこの発明の一実施例に係るスタックキャッシュを持つマイコンシステムの構成を示すブロック図である。 図１において、図５に示す構成要素に対応するものには同一の符号を付し、その説明を省略する。 図１において、８は各アドレスとデータの組が有効か否かを示すＶビット（有効判定手段）、１２は各データを主メモリの該当アドレスに書込んだか否かを示すＷビット（書込み判定手段）、１０はセレクタ５、、データ部６、タグ部７、Ｖビット８、Ｗビット１２、及び比較器９より構成されるキャッシュ、１３はキャッシュ１０内部のスタックの頂点を示すポインタ（以下ＩＴＳＰと略す）、１４はキャッシュ１０内部のスタックの底を示すポインタ（以下ＩＢＳＰと略す）、１５はキャッシュ１
０外部のスタックの頂点を示すポインタ（以下ＥＴＳＰ
と略す）、１６はキャッシュ１０外部のスタックの底を示すポインタ（以下ＥＢＳＰと略す）、１７は３ビットインクリメンタ／デクリメンタ（以下ＩＤ３Ｂと略す）、１８は８ビットインクリメンタ（以下Ｉ８Ｂと略す）、１９はＩＴＳＰ１３、ＩＢＳＰ１４、ＥＴＳＰ１
５、ＥＢＳＰ１６、ＩＤ３Ｂ１７、及びＩ８Ｂ１８で構成された能動制御器、１１は従来の機能にマイコン３とキャッシュ１０のバス使用権を調停する機能の加わったバス制御部、２０はキャッシュ１０、能動制御部１９、
及びバス制御部１１から構成されるスタックキャッシュである。 図２はこの発明の一実施例に係るスタックキャッシュを持つマイコンシステムの動作を示すメモリマップである。

【００１７】図２を用いて図１のスタックキャッシュを持つマイコンシステムの動作を説明する。 図２（ａ）ではマイコン３はスタックキャッシュ２０のキャッシュ１
０にデータをＰＵＳＨする。 図２（ｂ）では主メモリ４
にＰＵＳＨされていない保持データをマイコン３が外部にアクセスしていないときに自動的に主メモリ４の該当アドレスにＰＵＳＨする。 このように、適宜スタックキャッシュ２０内のデータは主メモリ４に書込まれ、スタックキャッシュ２０の容量を越えてＰＵＳＨしたデータはすでに主メモリ４にＰＵＳＨされているデータに上書きされる。 しかしスタックキャッシュ２０から主メモリ４への書き込みが間に合わずキャッシュ１０内のデータが全く主メモリ４に書き込まれていないときは、マイコン３からスタックキャッシュ２０へのＰＵＳＨに先立ってスタックキャッシュ２０から主メモリ４への書込みを行なってから上書きを行なう。

【００１８】図２（ｃ）ではマイコン３はスタックキャッシュ２０からデータをＰＯＰする。 該当データはスタックキャッシュ２０に登録されているのでスタックキャッシュ２０から読み出される。 先に述べたようにＰＯＰ
されたスタック上の（キャッシュ１０内にある）データは、値としてはそのまま残っているが、ソフトウエア的にはその値を再び読出して利用することはない。 そのためバス制御部１１はキャッシュ１０のＰＯＰされたデータを無効化する。 従って、スタックキャッシュ２０内の有効データの頂点が常にスタックの頂点となる。 図２
（ｄ）ではマイコン３が外部にアクセスしないときマイコン３からの読み込みによって不要になったアドレスとデータの組に代わって、上書きによって消去されていたデータのうち一番最近に消去されていたデータから順に、主メモリ４に書込まれていたデータを読み込む。 このように、適宜上書きによって消去されていたデータが主メモリ４からＰＯＰされ、スタックキャッシュ２０の容量を越えてＰＯＰしても常にスタックキャッシュ２０
内にマイコン３がＰＯＰすべきデータが存在するが、主メモリ４からの読み込みが間に合わずキャッシュ１０内に有効データが全くないときは、マイコン３はキャッシュ１０からのＰＯＰを行なわず、主メモリ４から直接Ｐ
ＯＰのみを行なう。 これはＰＯＰされてソフトウエア的に無効になったデータをキャッシュ１０に取り込まないためである。

【００１９】次に図１を用いてこの実施例のスタックキャッシュを持つマイコンシステムの動作を詳細に説明する。 あらかじめＥＴＳＰ１５とＥＢＳＰ１６にＳＰ１の初期値をマイコン３から書き込んでおく。 データをＰＵ
ＳＨするとき、マイコン３は現在のスタックの頂点を示すＳＰ１の値をＩＤ８Ｂ２でデクリメント（−１）し、
その値をアドレスとして書込みを行なう。 実際にはこのときバス制御部１１がデータをキャッシュ１０に書込む。 アドレスが８ビットの２進数「０１０１０１０
１」、データが８ビットの２進数「１１１０１１１０」
である場合のキャッシュ１０内の動作を説明する。 キャッシュ１０が図１に示すような８エントリの構成の場合、アドレスの下位３ビット「１０１」がＩＴＳＰ１３
とＩＢＳＰ１４の下位３ビットとセレクタ５に与えられ、セレクタ５はタグ部７とＷビット１２とＶビット８
とデータ部６の「１０１」に対応する部分を選択する。
タグ部７の「１０１」対応部分は記録していたアドレスの上位５ビット「ＸＸＸＸＸ」をＩＢＳＰ１４の上位５
ビットに与える。 Ｗビット１２の「１０１」対応部分は記録している値を出力し、Ｗビット１２が「１」の場合はキャッシュ１０の該当データはすでに主メモリ４に書込まれているので、バス制御部１１が上書き動作を行ない、「０」の場合は後で述べる主メモリ４への書込みを行なってから上書き動作を行なう。 上書き動作として、
タグ部７の「１０１」対応部分はアドレスの上位５ビット「０１０１０」を記録し、Ｗビット１２の「１０１」
対応部分は「０」を記録し、Ｖビット８の「１０１」対応部分は「１」を記録し、データ部６の「１０１」対応部分はデータ「１１１０１１１０」を記録する。

【００２０】データをＰＯＰするとき、マイコン３は現在のスタックの頂点を示すＳＰ１の値をアドレスとして読込みを行ない、ＳＰ１をＩＤ８Ｂ２でインクリメント（＋１）する。 マイコン３から読出しアドレスとして８
ビットの２進数「０１０１０１０１」が出力されると、
バス制御部１１はまずキャッシュ１０に対してそのアドレスを通知する。 キャッシュ１０内部でアドレスの下位３ビット「１０１」がセレクタ５に与えられ、セレクタ５はタグ部７とＷビット１２とＶビット８とデータ部６
の「１０１」に対応する部分を選択する。 Ｖビット８の「１０１」対応部分は記録していた値を出力し、Ｖビット８が「１」の場合はキャッシュ１０内の該当データが有効であるのでバス制御部１１はキャッシュ１０からＰ
ＯＰ動作を行ない、「０」の場合は主メモリ４からの直接ＰＯＰを行なう。 キャッシュ１０からのＰＯＰ動作として、タグ部７の「１０１」対応部分は記録されていたアドレスの上位５ビット「０１０１０」を比較器９に出力し、比較器９は入力アドレスの上位５ビット「０１０
１０」と、記録されていたアドレスの上位５ビット「０
１０１０」とを比較し、一致していることを通知する。
アドレスの一致と該当データの有効が示されたのでデータ部６の「１０１」対応部分はデータ「１１１０１１１
０」をマイコン３に出力する。 Ｗビット１２の「１０
１」対応部分に「１」を記録し、Ｖビット８の「１０
１」対応部分に「０」を記録する。 能動制御器１９では、ＥＴＳＰ１５の内容とＩＴＳＰ１３の内容が等しければ、ＥＴＳＰ１５とＩＴＳＰ１３の両方の内容をＩＤ
３Ｂ１７でインクリメント（＋１）し、等しくなければＩＴＳＰ１３のみをインクリメント（＋１）する。

【００２１】バス制御部１１がマイコン３とキャッシュ１０の外部にアクセスを調停し、マイコン３の外部アクセスがないときに、スタックキャッシュ２０は自動的にＰＵＳＨ又はＰＯＰを行なう。 ＩＢＳＰ１４の下位３ビットとＩＴＳＰ１３のビットが等しくなければ、スタックキャッシュ２０は自動的にＰＯＰを行なう。 即ち能動制御器１９がマイコン３からの読み込みによって不要になったアドレスとデータの組に代わって、上書きによって消去されていたデータのうち一番最近に消去されていたデータから順に、主メモリ４に書込まれていたデータをキャッシュ１０に読み込む。 この時まず、能動制御器１９はＩＢＳＰ１４とＥＢＳＰ１６を内容比較して、等しければすでに主メモリ４上のスタックの底までキャッシュ１０がデータを読み込んでいることになるため、なにも行なわない。 そうでなければ、主メモリ４に対して、ＩＢＳＰ１４の値をアドレスとして出力してデータを読出す。 また能動制御器１９はＩＢＳＰ１４の下位３
ビットをセレクタ５に与え、セレクタ５はタグ部７とＷ
ビット１２とＶビット８とデータ部６の対応する部分を選択する。 読出したデータはデータ部６の対応部分に記録し、タグ部７の対応部分はＩＢＳＰ１４の上位５ビットを記録し、Ｖビット８の対応部分は「１」を記録し、
Ｗビット１２の対応部分は「１」を記録し、ＩＢＳＰ１
４をＩ８Ｂ１８でインクリメント（＋１）してスタックキャッシュ２０の自動的なＰＯＰが完了する。

【００２２】ＩＢＳＰ１４の下位３ビットとＩＴＳＰ１
３のビットが等しくてＥＴＳＰ１５とＩＴＳＰ１３のビットが等しくないとき、スタックキャッシュ２０は自動的にＰＵＳＨを行なう。 即ち、バス制御部１１は、キャッシュ１０のデータのうち主メモリ４に書込んでいないデータを古いものから主メモリ４の該当アドレスに書込む。 能動制御器１９はＥＴＳＰ１５をＩＤ３Ｂ１７でデクリメント（−１）し、ＥＴＳＰ１５の値をセレクタ５
に与え、セレクタ５はタグ部７とＷビット１２とＶビット８とデータ部６の対応する部分を選択する。 まず、バス制御部１１は、Ｖビット８の対応部分から記録していた値を読みだし、「１」であれば、該当データは有効であるので書込みを行ない、「０」であれば、他のデバイスが該当アドレスを書き換えたことを示すので、書込みは行なわない。 書込み動作として、バス制御部１１はタグ部７の対応部分から記録していたアドレスの上位５ビットを読出し、ＥＴＳＰ１５の３ビットと合わせて書込みデータのアドレスとして主メモリ４に出力する。 そして、データ部６の対応部分から記録していたデータを読出して主メモリ４に書込む。 Ｗビット１２の対応部分は「１」を記録してスタックキャッシュ２０の自動的なＰ
ＵＳＨが完了する。 ＩＢＳＰ１４の下位３ビットとＩＴ
ＳＰ１３のビットが等しくてＥＴＳＰ１５とＩＴＳＰ１
３のビットが等しいときはスタックキャッシュ２０はバス制御部１１にアクセス要求を行なわない。

【００２３】尚、この実施例ではキャッシュ１０の構成を図１のような単純な構成にしているが、アドレスとデータとＶビットとＷビットを一組にして登録できるものであればキャッシュの形式や容量を問わない。 キャッシュの容量とデータ幅（ビット数）とは、組み合わせるマイコンのレジスタ数とバス幅（ビット数）とに依存する。 例えば３２ビットマイコンであればキャッシュのデータ幅を３２ビット又は３２×Ｎビットとし、キャッシュ容量はレジスタ数以上、実際的にはレジスタ数の３〜
４倍以上の容量があれば効率的な使用が可能である。

【００２４】

【発明の効果】以上のように請求項１の発明によれば、
マイクロコンピュータがプッシュするとき主メモリに代わって該当アドレスとデータの組を保持し、上記主メモリにプッシュされていない保持データを上記マイクロコンピュータが外部にアクセスしていないときに上記主メモリにプッシュし、上記マイクロコンピュータがポップするとき該当データを保持していれば上記主メモリに代わって該当データを上記マイクロコンピュータに出力し、上記マイクロコンピュータのポップで不要になったデータを後にポップされる可能性のあるスタック底部のデータに置き換えるため、上記マイクロコンピュータが外部にアクセスしていないときに上記主メモリからポップするように制御するので、バスの使用が平均化し、スタックを操作するＰＵＳＨやＰＯＰ命令に必要な時間を減少させることができ、また、キャッシュ内にＰＯＰ後のソフトウエア上無効なデータが保持されるようなことがなくなり、したがってキャッシュ内に効率良くスタックデータを保持できるという効果が得られる。

【００２５】また、請求項２の発明によれば、書込み時にアドレスとデータの組を記憶し、読出し時に入力アドレスに対応するデータを出力し、各アドレスとデータの組が有効か否かを示す有効判定手段，及び各データを主メモリの該当アドレスに書込んだか否かを示す書込み判定手段を持ち上記各手段に従って書込みあるいは読出し動作をされるキャッシュと、このキャッシュ内部のスタックの頂点を示すポインタ，上記キャッシュ内部のスタックの底を示すポインタ，及び上記キャッシュ外部のスタックの頂点を示すポインタで構成され上記各ポインタに従って上記キャッシュ等を制御する能動制御器と、マイクロコンピュータと上記能動制御器の外部アクセスを調停するバス制御部とを備えて構成したので、上記請求項１の発明の動作を比較的小規模のハードウェアの追加で実現できるという効果が得られる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るマイクロコンピュータシステムの構成を示すブロック図である。

【図２】この実施例の動作を示すメモリマップである。

【図３】キャッシュを持たない従来のマイクロコンピュータシステムの構成を示すブロック図である。

【図４】図３の従来例の動作を示すメモリマップである。

【図５】キャッシュを持つ従来のマイクロコンピュータシステムの構成を示すブロック図である。

【図６】図５の従来例の動作を示すメモリマップである。

【符号の説明】

３ マイクロコンピュータ ４ 主メモリ ８ Ｖビット（有効判定手段） １０ キャッシュ １１ バス制御部 １２ Ｗビット（書込み判定手段） １３ ＩＴＳＰ（キャッシュ内部のスタックの頂点を示すポインタ） １４ ＩＢＳＰ（キャッシュ内部のスタックの底を示すポインタ） １５ ＥＴＳＰ（キャッシュ外部のスタックの頂点を示すポインタ） １９ 能動制御器 ２０ スタックキャッシュ