多晶粒的多核计算机平台及其开机方法
专利汇可以提供多晶粒的多核计算机平台及其开机方法专利检索，专利查询，专利分析的服务。并且多晶粒共享一储存器储存 固件 码的一多晶粒多核计算机平台。一从属晶粒经一总线自该储存器载下一编号1固件码后，释出该总线的使用权，并输出一编号0致能 信号 至一主晶粒，由该主晶粒获得该总线的使用权。经该总线，该主晶粒自该储存器载下该编号0固件码。该从属晶粒执行该编号1固件码并且该主晶粒执行该编号0固件码，以初始化彼此之间的一连结。，下面是多晶粒的多核计算机平台及其开机方法专利的具体信息内容。
1.一种多晶粒多核计算机平台，包括：
第一储存器，储存编号0固件码以及编号1固件码；
主晶粒，经第一总线耦接该第一储存器；以及
第一从属晶粒，经该第一总线耦接该第一储存器，并且经由连结耦接该主晶粒，其中：
该第一从属晶粒经该第一总线自该第一储存器载下该编号1固件码后，释出该第一总线的使用权，并输出编号0致能信号至该主晶粒，由该主晶粒获得该第一总线的使用权；
经该第一总线，该主晶粒自该第一储存器载下该编号0固件码；且
该第一从属晶粒执行该编号1固件码并且该主晶粒执行该编号0固件码以初始化该连结。
2.如权利要求1所述的多晶粒多核计算机平台，其中：
该主晶粒更包括编号0处理单元以及编号0芯片组，该第一从属晶粒更包括编号1处理单元以及编号1芯片组，该编号0处理单元为启动捆绑处理器，该编号1处理单元为应用处理器。
3.如权利要求2所述的多晶粒多核计算机平台，其中：
该编号1芯片组及该编号0芯片组分别获得该第一总线的使用权后分别自该第一储存器载下该编号1固件码及该编号0固件码，以分别供该编号1处理单元及该编号0处理单元执行，其中该编号1处理单元对该编号1固件码的执行，不受限于该编号1芯片组是否拥有该第一总线的使用权。
4.如权利要求1所述的多晶粒多核计算机平台，其中：
该第一从属晶粒更包括编号1总线控制器，操作该第一从属晶粒耦接该第一总线的一脚位为高阻抗，使该第一总线的使用权释出。
5.如权利要求1所述的多晶粒多核计算机平台，其中：
该第一从属晶粒更包括高速缓冲存储器：且
该第一从属晶粒将该编号1固件码高速缓存于该高速缓冲存储器，使该第一从属晶粒对该编号1固件码的执行，不受限于该第一从属晶粒是否拥有该第一总线的使用权。
6.如权利要求1所述的多晶粒多核计算机平台，其中：
该主晶粒更包括编号0芯片组，该编号0芯片组是在接收到该编号0致能信号后方启动。
7.如权利要求1所述的多晶粒多核计算机平台，其中：
该主晶粒更包括编号0芯片组，该编号0芯片组包括编号0总线控制器以及编号0寄存器；
已启动的该编号0总线控制器是根据该编号0寄存器的设定而获得该第一总线的使用权；且
该编号0寄存器是随该编号0致能信号设定。
8.如权利要求1所述的多晶粒多核计算机平台，更包括：
第二从属晶粒，经该第一总线耦接该第一储存器；以及
第三从属晶粒，经该第一总线耦接该第一储存器，
其中：
该第一储存器更储存编号2固件码以及编号3固件码；
该第三从属晶粒经该第一总线自该第一储存器载下该编号3固件码后，释出该第一总线的使用权，并输出编号2致能信号至该第二从属晶粒，由该第二从属晶粒获得该第一总线的使用权；
该第二从属晶粒经该第一总线自该第一储存器载下该编号2固件码后，释出该第一总线的使用权，并输出编号1致能信号至该第一从属晶粒，由该第一从属晶粒获得该第一总线的使用权。
9.如权利要求8所述的多晶粒多核计算机平台，其中：
该第三从属晶粒执行该编号3固件码、该第二从属晶粒执行该编号2固件码、该第一从属晶粒执行该编号1固件码、且该主晶粒执行该编号0固件码，以初始化该第三从属晶粒、该第二从属晶粒、该第一从属晶粒以及该主晶粒两两之间的连结；且
所述连结初始化完成后，该主晶粒更执行该编号0固件码主导该多晶粒多核计算机平台的初始化，并加载操作系统。
10.如权利要求8所述的多晶粒多核计算机平台，其中：
该第三从属晶粒更包括编号3芯片组；
该第二从属晶粒更包括编号2芯片组，该编号2芯片组是在接收到该编号2致能信号后方启动；
该第一从属晶粒更包括编号1芯片组，该编号1芯片组是在接收到该编号1致能信号后方启动；且
该主晶粒更包括编号0芯片组，该编号0芯片组是在接收到该编号0致能信号后方启动。
11.如权利要求10所述的多晶粒多核计算机平台，其中：
该编号0芯片组包括编号0逻辑与门以及编号0总线控制器；
该编号1芯片组包括编号1逻辑与门以及编号1总线控制器；
该编号2芯片组包括编号2逻辑与门以及编号2总线控制器；
该编号3芯片组包括编号3逻辑与门以及编号3总线控制器；
该编号3逻辑与门接收该主晶粒的主重置信号以及该第三从属晶粒的第三原始重置信号，以输出该编号3芯片组的编号3重置信号，启动该编号3总线控制器，经该第一总线自该第一储存器载下该编号3固件码；
该编号2逻辑与门接收该主晶粒的该主重置信号、该第二从属晶粒的第二原始重置信号、以及该编号2致能信号，以输出该编号2芯片组的编号2重置信号，启动该编号2总线控制器，经该第一总线自该第一储存器载下该编号2固件码；
该编号1逻辑与门接收该主晶粒的该主重置信号、该第一从属晶粒的第一原始重置信号、以及该编号1致能信号，以输出该编号1芯片组的编号1重置信号，启动该编号1总线控制器，经该第一总线自该第一储存器载下该编号1固件码；且
该编号0逻辑与门接收该主晶粒的该主重置信号以及该编号0致能信号，以输出该编号
0芯片组的编号0重置信号，启动该编号0总线控制器，经该第一总线自该第一储存器载下该编号0固件码。
12.如权利要求8所述的多晶粒多核计算机平台，其中：
该主晶粒更包括编号0芯片组，该编号0芯片组包括编号0总线控制器以及编号0寄存器；
该第一从属晶粒更包括编号1芯片组，该编号1芯片组包括编号1总线控制器以及编号1寄存器；
该第二从属晶粒更包括编号2芯片组，该编号2芯片组包括编号2总线控制器以及编号2寄存器；
该第三从属晶粒更包括编号3芯片组，该编号3芯片组包括编号3总线控制器以及编号3寄存器；
已启动的该编号3总线控制器芯片组是根据该编号3寄存器的设定而获得该第一总线的使用权；
该编号3寄存器是随输入该第三从属晶粒的电源信号设定；
已启动的该编号2总线控制器芯片组是根据该编号2寄存器的设定而获得该第一总线的使用权；
该编号2寄存器是随该编号2致能信号设定；
已启动的该编号1总线控制器芯片组是根据该编号1寄存器的设定而获得该第一总线的使用权；
该编号1寄存器是随该编号1致能信号设定；
已启动的该编号0总线控制器芯片组是根据该编号0寄存器的设定而获得该第一总线的使用权；且
该编号0寄存器是随该编号0致能信号设定。
13.如权利要求12所述的多晶粒多核计算机平台，其中：
该编号1芯片组更包括编号1逻辑与门；
该编号2芯片组更包括编号2逻辑与门；
该编号3芯片组更包括编号3逻辑与门；
该编号3逻辑与门接收该主晶粒的主重置信号以及该第三从属晶粒的第三原始重置信号，以输出该编号3芯片组的编号3重置信号，启动该编号3总线控制器；
该编号2逻辑与门接收该主晶粒的该主重置信号以及该第二从属晶粒的第二原始重置信号，以输出该编号2芯片组的编号2重置信号，启动该编号2总线控制器；
该编号1逻辑与门接收该主晶粒的该主重置信号以及该第一从属晶粒的第一原始重置信号，以输出该编号1芯片组的编号1重置信号，启动该编号1总线控制器；
该主晶粒的该主重置信号作为该编号0芯片组的编号0重置信号，启动该编号0总线控制器；
该多晶粒多核计算机平台的电源键操作反应于该主晶粒的上述主重置信号、该第一从属晶粒的上述第一原始重置信号、该第二从属晶粒的上述第二原始重置信号以及该第三从属晶粒的上述第三原始重置信号；且
该多晶粒多核计算机平台的操作系统重置反应于该主晶粒的该主重置信号。
14.如权利要求8所述的多晶粒多核计算机平台，
包括：
第一板卡，具有该主晶粒、该第一从属晶粒、该第二从属晶粒以及该第三从属晶粒；以及
第二板卡，具有第四从属晶粒、第五从属晶粒、第六从属晶粒以及第七从属晶粒，经该第一总线耦接该第一储存器；
其中：
该第一储存器更储存编号4固件码、编号5固件码、编号6固件码以及编号7固件码；
该第七从属晶粒经该第一总线自该第一储存器载下该编号7固件码后，释出该第一总线的使用权，并输出编号6致能信号至该第六从属晶粒，由该第六从属晶粒获得该第一总线的使用权；
该第六从属晶粒经该第一总线自该第一储存器载下该编号6固件码后，释出该第一总线的使用权，并输出编号5致能信号至该第五从属晶粒，由该第五从属晶粒获得该第一总线的使用权；
该第五从属晶粒经该第一总线自该第一储存器载下该编号5固件码后，释出该第一总线的使用权，并输出编号4致能信号至该第四从属晶粒，由该第四从属晶粒获得该第一总线的使用权；且
该第四从属晶粒经该第一总线自该第一储存器载下该编号4固件码后，释出该第一总线的使用权，并输出编号3致能信号至该第三从属晶粒，由该第三从属晶粒获得该第一总线的使用权。
15.如权利要求8所述的多晶粒多核计算机平台，
包括：
第二储存器，储存编号4固件码、编号5固件码、编号6固件码以及编号7固件码；
第一板卡，具有该主晶粒、该第一从属晶粒、该第二从属晶粒以及该第三从属晶粒；以及
第二板卡，具有第四从属晶粒、第五从属晶粒、第六从属晶粒以及第七从属晶粒，经第二总线耦接该第二储存器；
其中：
该第七从属晶粒、该第六从属晶粒、该第五从属晶粒、以及该第四从属晶粒循序经该第二总线访问该第二储存器，分别载下该编号7固件码、该编号6固件码、该编号5固件码以及该编号4固件码；
该第七从属晶粒执行该编号7固件码、该第六从属晶粒执行该编号6固件码、该第五从属晶粒执行该编号5固件码、且该第四从属晶粒执行该编号4固件码，以初始化该第七从属晶粒、该第六从属晶粒、该第五从属晶粒以及该第四从属晶粒两两之间的连结；且该第四从属晶粒更执行该编号4固件码主导该第二板卡的初始化，待该主晶粒执行该编号0固件码要求协商，初始化该第一板卡以及该第二板卡之间的连结。
16.一种多晶粒多核计算机平台开机方法，其中该多晶粒多核计算机平台包括主晶粒及从属晶粒，该主晶粒与该从属晶粒经由连结耦接，其中该开机方法包括：
令该从属晶粒经总线自储存器载下编号1固件码；且
载下该编号1固件码后，令该从属晶粒释出该总线的使用权，并输出编号0致能信号至该主晶粒，由该主晶粒获得该总线的使用权，
其中：
经该总线，该主晶粒自该储存器载下编号0固件码；且
该从属晶粒执行该编号1固件码并且该主晶粒执行该编号0固件码以初始化该连结。
17.如权利要求16所述的多晶粒多核计算机平台开机方法，其中：
该主晶粒更包括编号0处理单元以及编号0芯片组，该从属晶粒更包括编号1处理单元以及编号1芯片组，该编号1芯片组及该编号0芯片组分别获得该总线的使用权后分别自该储存器载下该编号1固件码及该编号0固件码，以分别供该编号1处理单元及该编号0处理单元执行，其中该编号1处理单元对该编号1固件码的执行，不受限于该编号1芯片组是否拥有该总线的使用权。
18.如权利要求16所述的多晶粒多核计算机平台开机方法，包括：
操作该从属晶粒耦接该总线的一脚位为高阻抗，使该总线的使用权释出。
19.如权利要求16所述的多晶粒多核计算机平台开机方法，其中：
该主晶粒更包括编号0芯片组，该编号0芯片组在接收到该编号0致能信号后方启动。
20.如权利要求16所述的多晶粒多核计算机平台开机方法，其中：
该主晶粒更包括编号0芯片组，该编号0芯片组包括编号0总线控制器以及编号0寄存器；
已启动的该编号0总线控制器是根据该编号0寄存器的设定而获得该总线的使用权；且该编号0寄存器是随该编号0致能信号设定。
多晶粒的多核计算机平台及其开机方法
技术领域
背景技术
发明内容
附图说明
具体实施方式
104使用权。经该总线104，该芯片组Chipset#0自该储存器102载下固件码FW#0，由处理单元Processor#0执行。特别是，从属晶粒Die#3/Die#2/Die#1中，处理单元Processor#3/Processor#2/Processor#1对固件码FW#3/FW#2/FW#1之执行，不受限于芯片组Chipset#3/Chipset#2/Chipset#1是否拥有该总线104之使用权。因此，晶粒Die#3～Die#0以较佳方式并行开机。
接着，步骤S208以及S204反复执行，直至获得总线104使用权进行固件码载入的为主晶粒Die#0。期间固件码FW#3…FW#0以优化方式并行执行。步骤S210确定载入各晶粒的固件码经执行以完成晶粒间连结的初始化后，流程进行步骤S212：主晶粒Die#0更自储存器102取得固件码FW#0其他部分，主导该多晶粒多核计算机平台100的开机，例如，硬件初始化。步骤S214，主晶粒Die#0加载操作系统(OS)，运行该多晶粒多核计算机平台100。值得注意的是，本发明一实施例的多晶粒多核计算机平台中只有主晶粒Die#0的固件码FW#0包括完整的引导系统(例如BIOS或UEFI)来进行所有晶粒的系统引导和载入，其上的处理单元可以为一启动捆绑处理器(Boot Strap Processor，BSP)；从属晶粒(Die#3～Die#1)的固件码(FW#3～FW#1)只需能够完成连结的初始化功能即可，其上的处理单元为应用处理器(Application Processor，AP)，从属晶粒(Die#3～Die#1)上的处理单元是由主晶粒Die#0的固件码FW#0来进行初始化和管理的。关机操作亦是如此。本发明的重点在于在主晶粒Die#0运行其固件码FW#0进行该多晶粒多核计算机平台100的开机之前，实现各晶粒(Die#3～Die#0)依序经由总线104自共享的储存器102载入各自对应的固件码(FW#3～FW#0)以初始化各晶粒(Die#3～Die#0)两两之间的连结(link)，以供主晶粒Die#0对整个平台100实现开机操作时使用。
2载入，由处理单元Processor#2的高速缓存空间(L2cache)高速缓存。固件码FW#2确实高速缓存后，总线控制器BusCon#2释放其对总线104的使用权，且芯片组Chipset#2发出致能信号En1，使总线104使用权转移给晶粒Die#1。
1载入，由处理单元Processor#1的高速缓存空间(L2cache)高速缓存。固件码FW#1确实高速缓存后，总线控制器BusCon#1释放其对总线104的使用权，且芯片组Chipset#1发出致能信号En0，使总线104使用权转移给主晶粒Die#0。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种深海声学发射潜标 | 2020-05-08 | 342 |
| 一种基于使用热度的高速缓冲存储器替换方法及系统 | 2020-05-08 | 376 |
| 具有数据关联自适应舍入的处理核心 | 2020-05-08 | 633 |
| 数据预取方法、处理器和设备 | 2020-05-08 | 985 |
| 筛选被预测为到达即死(DOA)的经逐出高速缓冲条目到高速缓冲存储器系统的最后层级高速缓冲(LLC)存储器中的插入 | 2020-05-08 | 484 |
| 在读取回收操作中使用缓冲存储器的存储设备 | 2020-05-08 | 975 |
| 高速缓存缓冲器 | 2020-05-08 | 771 |
| 高速缓冲存储器及其工作方法和处理器 | 2020-05-08 | 375 |
| 高速缓冲存储器筛选器 | 2020-05-08 | 688 |
| HYPER-V VM即时恢复和访问及使用数据域BOOSTFS在VM内部运行的应用 | 2020-05-11 | 355 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
