在读取回收操作中使用缓冲存储器的存储设备
阅读：975发布：2020-05-08
专利汇可以提供在读取回收操作中使用缓冲存储器的存储设备专利检索，专利查询，专利分析的服务。并且一种存储设备，包括非易失性 存储器 装置、存储器 控制器 和缓冲存储器。存储器控制器确定 非易失性存储器 装置的作为读取回收操作的目标的第一存储器 块 ，并且从第一存储器块的目标区域读取目标数据。目标数据存储在缓冲存储器中。存储器控制器响应于与目标区域的至少一部分对应的读取 请求 来读取存储在缓冲存储器中的目标数据的至少一部分。，下面是在读取回收操作中使用缓冲存储器的存储设备专利的具体信息内容。
1.一种存储设备，包括：
非易失性存储器装置；
存储器控制器，其被配置为确定所述非易失性存储器装置的作为第一读取回收操作的目标的第一存储器块，并且从所述第一存储器块的目标区域读取第一目标数据；以及缓冲存储器，所述第一目标数据存储在所述缓冲存储器中，其中，
所述存储器控制器将存储在所述第一存储器块中的包括所述第一目标数据的数据复制到所述非易失性存储器装置的第二存储器块，并且响应于与所述目标区域的至少一部分对应的读取请求来读取存储在所述缓冲存储器中的所述第一目标数据的至少一部分。
2.根据权利要求1所述的存储设备，其中，所述目标区域包括其读取计数不小于参考读取计数的页面。
3.根据权利要求1所述的存储设备，其中，所述目标区域包括与第一页面相邻的第二页面，所述第一页面的读取计数不小于参考读取计数。
4.根据权利要求1所述的存储设备，其中，所述目标区域包括：包括其数量不小于第一参考值的可纠正单元的页面、或者对其执行用于所述可纠正单元的纠正的操作的次数与第二参考值一样多或更多的页面。
5.根据权利要求1所述的存储设备，其中，当不接收针对所述第一存储器块的读取请求时，所述存储器控制器检测所述目标区域。
6.根据权利要求1所述的存储设备，其中，当所述存储器控制器对包括在所述第一存储器块中的至少一个页面执行读取操作时，所述存储器控制器检测所述目标区域。
7.根据权利要求1所述的存储设备，其中：
所述第一目标数据被存储到包括在所述缓冲存储器中的读取高速缓冲存储器，并且所述存储器控制器确定所述非易失性存储器装置的作为第二读取回收操作的目标的第三存储器块，从所述第三存储器块的第二目标区域读取第二目标数据，并将所述第二目标数据的大小与所述读取高速缓冲存储器的空闲空间进行比较。
8.根据权利要求7所述的存储设备，其中，当所述空闲空间不小于所述第二目标数据的大小时，所述存储器控制器将所述第二目标数据写入所述读取高速缓冲存储器。
9.根据权利要求7所述的存储设备，其中，当所述空闲空间小于所述第二目标数据的大小时，所述存储器控制器将所述第二目标数据写入所述非易失性存储器装置的第四存储器块。
10.根据权利要求9所述的存储设备，其中，所述第四存储器块的每单位存储器单元的位数小于所述第一存储器块至所述第三存储器块的每单位存储器单元的位数。
11.根据权利要求7所述的存储设备，其中，当所述空闲空间小于所述第二目标数据的大小时，所述存储器控制器将所述第一目标数据复制到所述非易失性存储器装置的第四存储器块，并将所述第二目标数据写入所述读取高速缓冲存储器。
12.根据权利要求7所述的存储设备，其中，当所述空闲空间小于所述第二目标数据的大小时，所述存储器控制器基于与存储在所述读取高速缓冲存储器中的数据对应的读取计数来确定将从所述读取高速缓冲存储器逐出的数据。
13.根据权利要求7所述的存储设备，其中，当所述空闲空间小于所述第二目标数据的大小时，所述存储器控制器基于与存储在所述读取高速缓冲存储器中的数据对应的读取回收操作的顺序来确定将从所述读取高速缓冲存储器逐出的数据。
14.根据权利要求7所述的存储设备，其中，当所述空闲空间小于所述第二目标数据的大小时，所述存储器控制器基于存储在所述读取高速缓冲存储器中的数据的纠正的错误位来确定将从所述读取高速缓冲存储器逐出的数据。
15.根据权利要求1所述的存储设备，其中，所述存储器控制器在所述第一目标数据被存储到所述缓冲存储器之后阻止对所述目标区域的访问。
16.一种存储设备，包括：
非易失性存储器装置，其包括第一存储器块和第二存储器块；
存储器控制器，其被配置为基于将读取计数与参考读取计数进行比较的结果来检测所述第一存储器块的目标区域；以及
缓冲存储器，在所述缓冲存储器中存储与所述目标区域对应的目标数据，其中，在所述目标数据被存储到所述缓冲存储器之后，所述存储器控制器响应于与所述目标区域的至少一部分对应的读取请求来读取存储在所述缓冲存储器中的所述目标数据的至少一部分。
17.根据权利要求16所述的存储设备，其中，在所述目标数据被存储到所述缓冲存储器之后，所述存储器控制器将存储在所述第一存储器块中的数据复制到所述第二存储器块。
18.根据权利要求16所述的存储设备，其中，响应于主机的读取请求来检测所述目标区域。
19.一种存储设备，包括：
非易失性存储器装置，其包括第一存储器块和第二存储器块；
存储器控制器，其被配置为基于纠正错误位的操作来检测所述第一存储器块的目标区域；以及
缓冲存储器，在所述缓冲存储器中存储与所述目标区域对应的目标数据，其中，在所述目标数据被存储到所述缓冲存储器之后，所述存储器控制器响应于与所述目标区域的至少一部分对应的读取请求来读取存储在所述缓冲存储器中的所述目标数据的至少一部分。
20.根据权利要求19所述的存储设备，其中，所述存储器控制器基于纠正所述错误位的操作来计算可纠正单元的数量或对所述可纠正单元执行纠正操作的次数，并基于所述计算的结果来检测所述目标区域。
21.一种存储设备，包括：
非易失性存储器，其包括第一区域和第二区域；以及
存储器控制器，其响应于确定执行其中所述存储器控制器将存储在所述第一区域中的目标数据复制到所述第二区域并从所述第一区域擦除所述目标数据的读取回收操作，进行以下操作：
将存储在所述第一区域中的所述目标数据复制到另一存储器位置，并且在通过所述读取回收操作从所述第一区域擦除所述目标数据之前，响应于用于从位于所述存储设备外部的主机装置接收的针对所述目标数据之中的特定数据的请求，将所述特定数据从所述另一存储器位置传送到所述主机装置。
22.根据权利要求21所述的存储设备，其中，所述另一存储器位置存在于所述第二区域中。
23.根据权利要求21所述的存储设备，还包括缓冲存储器，所述另一存储器位置存在于所述缓冲存储器中。
24.根据权利要求23所述的存储设备，其中，在通过所述读取回收操作从所述第一区域擦除所述目标数据之后，响应于从所述主机装置接收的针对所述特定数据的另一请求，所述存储器控制器将所述特定数据从所述另一存储器位置传送到所述主机装置。
25.根据权利要求24所述的存储设备，其中，响应于确定所述缓冲存储器具有用于存储所述目标数据的不足空间，所述存储器控制器用所述目标数据取代所述缓冲存储器内的其它数据。
在读取回收操作中使用缓冲存储器的存储设备
[0001] 相关申请的交叉引用
技术领域
背景技术
[0004] 闪速存储器装置正广泛地用作各种电子装置(诸如计算机、智能电话、个人数字助理(PDA)或便携式计算机)的数据存储介质。然而，在将数据写入闪速存储器的操作之前执行擦除操作，并且将被擦除的数据的单位可以大于将被写入的数据的单位。
[0005] 称为“读取回收”的操作模式正在包括闪速存储器装置的各种存储设备中使用。当在任何一个存储器块上重复读取操作时，由于读取扰乱，错误位增加。读取回收指的是这样的操作：在存储在存储器块中的数据处出现不可纠正的错误之前，将存储在该存储器块中的数据复制到任何其它存储器块。
[0006] 在延迟读取回收操作的情况下，会在相关数据处出现不可纠正的错误，因此数据会丢失。另外，对主机的读取请求的响应会由于读取回收操作而延迟。因此，需要一种防止存储设备的质量由于读取回收操作而劣化的方式。发明内容
[0007] 本公开的实施例提供了一种在读取回收操作中使用缓冲存储器以防止读取操作的速度降低并防止数据丢失的存储设备。
[0008] 根据示例性实施例，存储设备包括非易失性存储器装置、存储器控制器和缓冲存储器。存储器控制器确定非易失性存储器装置的作为读取回收操作的目标的第一存储器块，并从第一存储器块的目标区域读取目标数据。目标数据存储在缓冲存储器中。存储器控制器将存储在第一存储器块中的包括目标数据的数据复制到非易失性存储器装置的第二存储器块，并响应于与目标区域的至少一部分对应的读取请求来读取存储在缓冲存储器中的目标数据的至少一部分。
[0009] 根据示例性实施例，存储设备包括非易失性存储器和存储器控制器。非易失性存储器包括第一区域和第二区域。响应于确定执行其中存储器控制器将存储在第一区域中的目标数据复制到第二区域并从第一区域擦除目标数据的读取回收操作，存储器控制器：(1)将存储在第一区域中的目标数据复制到另一存储器位置；并且(2)在通过读取回收操作从第一区域擦除目标数据之前，响应于从位于存储设备外部的主机装置接收的针对目标数据之中的特定数据的请求，将特定数据从所述另一存储器位置传送到主机装置。
[0011] 通过参照附图对本公开的示例性实施例进行详细地描述，本公开的以上和其它方面和特征将变得显而易见。
[0012] 图1是示出根据本公开的实施例的存储设备的框图。
[0013] 图2是示出图1的存储器控制器的框图。
[0014] 图3是示出图1的非易失性存储器装置的框图。
[0015] 图4是示出图3的存储器块的电路图。
[0016] 图5是用于描述用于读取回收的存储设备的操作的框图。
[0017] 图6是示出图5的存储设备的读取回收方法的流程图。
[0018] 图7是详细地示出图6的操作S130的流程图。
[0019] 图8是用于描述用于读取回收的存储设备的操作的框图。
[0020] 图9是示出图8的存储设备的读取回收方法的流程图。
[0021] 图10是示出图5或图8的存储设备的读取回收方法的流程图。
[0022] 图11至图13是示出根据本公开的实施例的存储系统的框图。
具体实施方式
[0023] 以下，将参照附图清楚地且详细地描述本公开的实施例，达到使本领域普通技术人员实施本公开的实施例的程度。
[0024] 图1是示出根据本公开的实施例的存储设备的框图。参照图1，存储设备100包括存储器控制器110、非易失性存储器装置120和缓冲存储器130。例如，存储设备100可以但不限于以固态驱动器(SSD)、存储卡、嵌入式多媒体卡(eMMC)或通用闪存(UFS)的形式来实施。
[0025] 存储器控制器110可以在诸如主机的外部装置的控制下来控制非易失性存储器装置120。例如，响应于外部请求，存储器控制器110可以将数据“DATA”写入非易失性存储器装置120，或者可以读取存储在非易失性存储器装置120中的数据“DATA”。为此，存储器控制器110可以将地址ADDR、命令CMD和控制信号CTRL发送到非易失性存储器装置120。
[0026] 存储器控制器110可以通过使用缓冲存储器130来管理存储设备100。例如，存储器控制器110可以在缓冲存储器130中临时存储将被写入非易失性存储器装置120的数据或者从非易失性存储器装置120读取的数据。例如，存储器控制器110可以将管理非易失性存储器装置120所需的元数据加载到缓冲存储器130中。
[0027] 非易失性存储器装置120可以在存储器控制器110的控制下操作。例如，非易失性存储器装置120可以接收地址ADDR、命令CMD和控制信号CTRL。非易失性存储器装置120可以将数据“DATA”存储在与地址ADDR对应的空间中，或者可以与地址ADDR对应的数据“DATA”发送到存储器控制器110。
[0028] 缓冲存储器130可以存储存储器控制器110执行的代码或指令。缓冲存储器130可以存储由存储器控制器110处理的数据。可以将用于控制存储器控制器110的软件(或固件)加载到缓冲存储器130中。缓冲存储器130可以是随机存取存储器(RAM)(例如，动态RAM(DRAM))。尽管附图中未示出，但是闪存转换层FTL或者各种存储器管理模块可以存储在缓冲存储器130中。例如，闪存转换层FTL可以执行针对非易失性存储器装置120与主机之间的接口执行的地址映射、垃圾回收、损耗平衡等。
[0029] 缓冲存储器130可以包括读取高速缓冲存储器132。读取高速缓冲存储器132可以被定义为存储区域，其用来在读取回收操作中存储将移到非易失性存储器装置120内的任何其它存储器块的数据。如上所述，读取回收指的是这样的操作：在存储在存储器块中的数据出现不可纠正的错误之前，将存储在该存储器块中的数据复制到任何其它存储器块中。
[0030] 读取高速缓冲存储器132可以存储来自存储在非易失性存储器装置120中的数据之中的有高概率出现不可纠正的错误的数据。可替换地，读取高速缓冲存储器132可以存储来自存储在非易失性存储器装置120中的数据之中的与有高概率导致任何其它页面的不可纠正的错误的页面相对应的数据。有高概率会出现不可纠正的错误的页面或者有高概率导致任何其它页面的不可纠正的错误的页面可以被定义为目标区域。随后将描述确定目标区域的方式。
[0031] 响应于在执行读取回收操作的同时从主机接收的读取请求，存储在读取高速缓冲存储器132中的数据可以通过存储器控制器110发送到主机。在此情况下，读取请求可以与用于目标区域的至少一部分的读取请求对应。存储设备100可以不从非易失性存储器装置120读取与目标区域对应的数据，但是存储设备100可以读取存储在读取高速缓冲存储器
132中的数据。
132中的数据。
[0032] 读取高速缓冲存储器132可以减少与目标区域对应或与邻近于目标区域的页面对应的数据的丢失。在由于针对目标区域的反复的读取请求而频繁地访问目标区域的情况下，会出现不可纠正的错误。在此情况下，相关数据丢失。代替非易失性存储器装置120，读取高速缓冲存储器132响应于与目标区域对应的读取请求而发送数据。因此，可以防止对非易失性存储器装置120的目标区域的访问。
[0033] 读取高速缓冲存储器132可以减少由于读取回收操作而导致的读取操作的延迟。为了防止在目标区域或邻近于目标区域的区域中出现不可纠正的错误，在读取回收操作中，可以阻止针对非易失性存储器装置120的目标区域的读取操作。具体地，在存在许多目标区域的情况下，会增加阻止读取操作时的时间，并且会无法针对读取回收操作寄存低优先级的目标区域，因此由于对低优先级的目标区域执行的读取操作而丢失数据。在不使用读取高速缓冲存储器132的情况下，为了读取存储在目标区域中的数据的目的，会延迟读取操作直到完成读取回收操作。在使用读取高速缓冲存储器132的情况下，在读取回收操作中，能够读取与目标区域对应的数据。
[0034] 读取回收管理器134可以被加载到缓冲存储器130中，并且可以由存储器控制器110来执行。可替换地，读取回收管理器134可以用诸如专用集成电路(ASIC)或现场可编程门阵列(FPGA)的固件来实施。当读取回收管理器134由存储器控制器110来执行时，存储器控制器110可以检测来自非易失性存储器装置120的目标区域，并且可以将与目标区域对应的目标数据写入读取高速缓冲存储器132。当执行读取回收管理器134时，响应于用于读取目标区域的主机请求，存储器控制器110可以访问读取高速缓冲存储器132以读取目标数据。例如，读取回收管理器134可以用由闪存转换层FTL驱动的代码的一部分来实施。
[0035] 图2是示出图1的存储器控制器的框图。参照图2，存储器控制器110包括处理器111、缓冲控制电路112、主机接口113、错误纠正码(ECC)引擎114和存储器接口115。为了便于描述，将参照图1的附图标记/标号来描述图2。
[0036] 处理器111可以控制存储器控制器110的整体操作，并且可以执行逻辑操作。处理器111可以通过主机接口113与外部主机通信，可以通过存储器接口115与非易失性存储器装置120通信，并且可以通过缓冲控制电路112与缓冲存储器130通信。处理器111可以通过使用缓冲存储器130来控制存储设备100。
[0037] 处理器111可以执行加载到缓冲存储器130中的读取回收管理器134。当执行读取回收管理器134时，处理器111可以检测用于读取回收操作的目标区域，并且可以将与目标区域对应的目标数据存储到读取高速缓冲存储器132。响应于主机的读取请求，处理器111可以读取存储在读取高速缓冲存储器132中的目标数据。
[0038] 缓冲控制电路112被配置为在处理器111的控制下控制缓冲存储器130。例如，缓冲控制电路112可以允许缓冲存储器130临时存储非易失性存储器装置120与主机交换的数据“DATA”。缓冲控制电路112可以允许缓冲存储器130在读取回收操作中存储目标数据，并且可以允许缓冲存储器130响应于用于目标区域的读取请求而输出目标数据。
[0039] 主机接口113被配置为在处理器111的控制下与主机通信。主机接口113可以被配置为通过使用各种通信方式中的至少一种来进行通信，诸如通用串行总线(USB)、串行AT附件(SATA)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、高速片间(HSIC)、外围部件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存DIMM(RDIMM)和降负载DIMM(LRDIMM)。
[0040] 错误纠正码引擎114可以纠正由于各种原因而导致的数据的错误。例如，错误纠正码引擎114可以执行检测并纠正从非易失性存储器装置120读取的数据的错误的操作。例如，响应于读取回收管理器134的请求，错误纠正码引擎114可以对存储所读取的数据的页面的可纠正单元的数量或执行用于纠正的操作的次数进行计数。可以基于对可纠正单元的数量计数的结果或对次数计数的结果来检测非易失性存储器装置120的目标区域。然而，本公开不限于此。例如，可以在不使用错误纠正码引擎114的情况下来检测目标区域。例如，可以响应于读取回收管理器134的请求，通过检测读取计数来确定目标区域。随后将描述如何检测目标区域。
[0041] 存储器接口115被配置为在处理器111的控制下与非易失性存储器装置120通信。存储器接口115可以通过输入/输出通道将命令CMD、地址ADDR和数据“DATA”传送到非易失性存储器装置120。存储器接口115可以通过控制通道将控制信号传送到非易失性存储器装置120。
[0042] 总线118提供存储器控制器110的部件之间的通信路径。处理器111、缓冲控制电路112、主机接口113、错误纠正码引擎114和存储器接口115可以通过总线118彼此交换数据。
总线118可以被配置为支持存储器控制器110中使用的各种类型的通信格式。
总线118可以被配置为支持存储器控制器110中使用的各种类型的通信格式。
[0043] 图3是示出图1的非易失性存储器装置的框图。参照图3，非易失性存储器装置120包括存储器单元阵列121、地址解码器124、页面缓冲电路125、数据输入/输出(I/O)电路126和控制逻辑电路127。为了便于描述，将参照图1的附图标记/标号来描述图3。
[0044] 存储器单元阵列121可以包括第一存储器区域122和第二存储器区域123。第一存储器区域122包括第一存储器块BLK1至第i存储器块BLKi。第二存储器区域123被示出为包括一个存储器块BLKj，但是本公开不限于此。例如，多个存储器块BLK1至BLKj中的每个包括多个页面。例如，第一存储器块BLK1可以包括第一页面PG1至第k页面PGk。在第一存储器区域122和第二存储器区域123中，可以针对每个页面执行写入操作和读取操作。可以针对每个存储器块执行擦除操作。
[0045] 存储器单元阵列121通过字线WL或选择线连接到地址解码器124，并通过位线BL连接到页面缓冲电路125。一个页面可以连接到一条字线。读取电压可以施加到作为读取操作目标的页面，非选择读取电压可以施加到同一存储器块中的剩余页面。作为用于使未选择的页面中的晶体管导通的电压的非选择读取电压的电平可以高于读取电压的电平。因此，当非选择读取电压施加到未选择的页面时，注入到包括在这些页面中的存储器单元中的电荷的量会受到干扰影响。该干扰可以被定义为读取扰乱。
[0046] 例如，在对第a页面PGa执行读取操作的情况下，非选择读取电压可以施加到第一页面PG1至第(a-1)页面PGa-1以及第(a+1)页面PGa+1至第k页面PGk。具体地，在对第a页面PGa重复地执行读取操作的情况下，与第a页面PGa相邻的第(a+1)页面PGa+1和第(a-1)页面PGa-1会由于读取电压与非选择读取电压之间的电势差而重复地受到干扰影响。即，相比于剩余页面，第(a+1)页面PGa+1和第(a-1)页面PGa-1会被读取扰乱影响得更多。
[0047] 可以通过存储器控制器110将第一页面PG1至第k页面PGk之中的有高概率出现不可纠正的错误的页面确定为目标区域。为了确定目标区域，存储器控制器110可以计算出现页面的不可纠正的错误的概率。在所检查的页面出现不可纠正的错误的概率不小于(或超过)参考值的情况下，存储器控制器110可以将所检查的页面确定为目标区域。
[0048] 例如，可以在不提供主机的读取请求的背景操作期间检查目标区域。在背景操作期间，为了检测错误的目的，存储器控制器110可以对存储器块周期性地执行读取操作。例如，存储器控制器110可以随机地或顺序地对页面执行读取操作。存储器控制器110可以例如通过数据清理来检查执行读取操作的页面的错误。
[0049] 例如，存储器控制器110可以基于由错误纠正码引擎114纠正的相关页面的错误位(即，错误位的纠正历史)来确定目标区域。例如，存储器控制器110可以基于将可纠正单元的数量与参考值进行比较的结果来确定页面是否包括在目标区域中。参考值可以被定义为小于读取操作失败时期望的可纠正单元的数量的上限的值。例如，存储器控制器110可以基于对页面执行错误纠正操作的次数与参考计数进行比较的结果来确定该页面是否包括在目标区域中。参考计数可以被定义为小于读取操作失败时期望的执行错误纠正操作的次数的上限的值。
[0050] 可以通过存储器控制器110将第一页面PG1至第k页面PGk之中的有高概率导致相邻页面处的不可纠正的错误的页面确定为目标区域。例如，频繁执行读取操作的页面会导致相邻页面的读取扰乱。即，存储器控制器110可以将频繁执行读取操作的页面确定为目标区域。在响应于主机的读取请求对第a页面PGa执行读取操作的情况下，可以将读取计数与参考读取计数进行比较。参考读取计数可以被定义为这样的值：其小于当对特定页面重复执行读取操作时由于该特定页面对相邻页面的影响而出现错误时期望的读取计数的上限。
[0051] 在第a页面PGa的读取计数不小于(或超过)参考读取计数的情况下，第a页面PGa可以被限定为目标区域。与第a页面PGa相邻的页面PGa+1和PGa-1有高概率出现不可纠正的错误。因此，可以通过将第a页面PGa指定为目标区域并在读取高速缓冲存储器132上而不是在非易失性存储器装置120上执行第a页面的读取操作来保护相邻的页面PGa+1和PGa-1。可替换地，在第a页面PGa的读取计数不小于(或超过)参考读取计数的情况下，可以将与第a页面PGa相邻的页面PGa+1和PGa-1设定为目标区域。
[0052] 对其中包括目标区域的存储器块执行读取回收操作。在目标区域包括在第一存储器块BLK1中的情况下，可以将存储在第一存储器块BLK1中的数据复制到任何其它存储器块。例如，可以将存储在第一存储器块BLK1中的数据写入第二存储器块BLK2，并且可以对第一存储器块BLK1执行擦除操作。另外，与目标区域对应的目标数据可以存储到如上所述的读取高速缓冲存储器132。
[0053] 在读取高速缓冲存储器132的空闲空间不足的情况下，第二存储器区域123可以存储目标数据。包括在第一存储器区域122中的存储器单元可以为多级单元(MLC)，包括在第二存储器区域123中的存储器单元可以单级单元(SLC)。然而，本公开不限于此。例如，第一存储器区域122可以包括三级单元(TLC)或四级单元(QLC)。随着每存储器单元将存储的位数增加，程序状态的数量增加。这意味着出现不可纠正的错误的概率增大。在第二存储器区域123包括单级单元的情况下，单级单元具有两种程序状态中的一种。因此，与存储在第一存储器区域122中的数据相比，存储在第二存储器区域123中的数据可以具有相对较低的出现不可纠正的错误的概率。
[0054] 地址解码器124被配置为使从存储器控制器110接收的地址ADDR解码。地址解码器124可以基于经解码的地址ADDR来控制将施加到字线WL的电压。例如，地址解码器124可以将读取电压提供到作为读取操作目标的页面，并且可以将非选择读取电压提供到剩余页面。
[0055] 页面缓冲电路125可以根据操作的模式作为写入驱动器或读出放大器来操作。在写入操作中，页面缓冲电路125可以将与写入数据对应的位线电压供应到存储器单元阵列121的位线。在读取操作中，页面缓冲电路125可以通过位线来感测存储在选择的存储器单元中的数据。
[0056] 在写入操作中，数据输入/输出电路126通过数据线DL将从存储器控制器110提供的数据“DATA”提供到页面缓冲电路125。在读取操作中，数据输入/输出电路126通过数据线DL从页面缓冲电路125接收数据“DATA”。数据输入/输出电路126可以将接收到的数据“DATA”输出到存储器控制器110。
[0057] 控制逻辑电路127可以响应于从存储器控制器110提供的命令CMD和控制逻辑CTRL来控制地址解码器124、页面缓冲电路125和数据输入/输出电路126。在控制逻辑电路127的控制下，可以基于命令CMD来执行非易失性存储器装置120的写入操作、读取操作或擦除操作。
[0058] 图4是示出图3的存储器块的电路图。存储器块BLK1可以是包括在图3的存储器单元阵列121中的任何存储器块。参照图4，多个单元串CS11、CS12、CS21和CS22可以在行方向和列方向上布置。
[0059] 单元串CS11和CS12可以连接到串选择线SSL1a和SSL1b以构成第一行。单元串CS21和CS22可以连接到串选择线SSL2a和SSL2b以构成第二行。单元串CS11和CS21可以连接到第一位线BL1以构成第一列。单元串CS12和CS22可以连接到第二位线BL2以构成第二列。
[0060] 单元串CS11、CS12、CS21和CS22中的每个可以包括串选择晶体管SSTa和SSTb、多个存储器单元MC1至MC8、接地选择晶体管GSTa和GSTb以及虚设存储器单元DMC1和DMC2。例如，包括在单元串CS11、CS12、CS21和CS22中的多个单元晶体管中的每个可以为电荷捕获快闪(CTF)存储器单元。
[0061] 在每个单元串中，存储器单元MC1至MC8串联连接，并且在高度方向(其为与由行方向和列方向限定的平面垂直的方向)上堆叠。存储器单元MC1至MC8分别由字线WL1至WL8控制。在每个单元串中，串选择晶体管SSTa和SSTb串联连接，并且串联连接的串选择晶体管SSTa和SSTb置于存储器单元MC1至MC8与相关位线BL1或BL2之间。在每个单元串中，接地选择晶体管GSTa和GSTb串联连接，并且串联连接的接地选择晶体管GSTa和GSTb置于存储器单元MC1至MC8与公共源极线CSL之间。在实施例中，在每个单元串中，可以在多个存储器单元MC1至MC8与接地选择晶体管GSTa和GSTb之间提供第一虚设存储器单元DMC1。在实施例中，在每个单元串中，可以在多个存储器单元MC1至MC8与串选择晶体管SSTa和SSTb之间提供第二虚设存储器单元DMC2。虚设存储器单元DMC1和DMC2分别由虚设字线DWL1和DWL2控制。
[0062] 单元串CS11、CS12、CS21和CS22的接地选择晶体管GSTa和GSTb可以共同地连接到接地选择线GSL。在实施例中，同一行中的接地选择晶体管可以连接到同一接地选择线，不同行中的接地选择晶体管可以连接到不同的接地选择线。例如，第一行中的单元串CS11和CS12的第一接地选择晶体管GSTa可以连接到第一接地选择线，第二行中的单元串CS21和CS22的第二接地选择晶体管GSTb可以连接到第二接地选择线。
[0063] 可以针对每行(即，针对每个页面)执行存储器块BLK1的读取操作和写入操作。例如，可以由串选择线SSL1a、SSL1b、SSL2a和SSL2b来选择存储器块BLK1的一行。当驱动字线时，选择在一行中的存储器单元之中具有相同高度的存储器单元。可以对所选择的存储器单元执行读取操作或写入操作。
[0064] 可以对存储器块BLK1执行擦除操作。当针对每个存储器块执行擦除操作时，可以根据擦除请求同时擦除存储器块BLK1的所有的存储器单元MC。然而，本公开不限于此。例如，可以根据擦除请求同时擦除存储器块BLK1中的一部分存储器单元MC，并且可以禁止擦除剩余的存储器单元。
[0065] 图5是用于描述用于读取回收的存储设备的操作的框图。参照图5，存储设备200包括存储器控制器210、非易失性存储器装置220和读取高速缓冲存储器230。存储器控制器210、非易失性存储器装置220和读取高速缓冲存储器230分别与图1的存储器控制器110、非易失性存储器装置120和读取高速缓冲存储器132对应。
[0066] 非易失性存储器装置220包括多个存储器块BLK1至BLKi。在实施例中，第一存储器块BLK1包括第一目标区域TA1，第二存储器块BLK2包括第二目标区域TA2。如参照图4描述的，可以基于读取计数、可纠正单元的数量或执行错误纠正操作的次数来检测第一目标区域TA1和第二目标区域TA2。
[0067] 存储器控制器210可以检测来自非易失性存储器装置220的第一目标区域TA1和第二目标区域TA2。存储器控制器210可以在读取操作中或在背景操作期间在用于错误检测的读取操作中确定第一目标区域TA1和第二目标区域TA2。存储器控制器210可以读取存储在第一目标区域TA1和第二目标区域TA2中的目标数据TAD。
[0068] 存储器控制器210可以将目标数据TAD写入读取高速缓冲存储器230。之后，存储器控制器210可以对第一存储器块BLK1和第二存储器块BLK2执行读取回收操作。例如，可以将存储在第一存储器块BLK1和第二存储器块BLK2中的数据复制到其它存储器块(例如，第三存储器块BLK3和第i存储器块BLKi)。可以擦除存储在第一存储器块BLK1和第二存储器块BLK2中的数据。
[0069] 存储器控制器210可以在执行读取回收操作的同时从主机接收读取请求。读取请求可以指针对包括在第一目标区域TA1和第二目标区域TA2中的至少一个页面的读取请求。在此情况下，存储器控制器210不访问非易失性存储器装置220的相关页面。存储器控制器
210对读取数据RD进行读取，读取数据RD是存储在读取高速缓冲存储器230中的目标数据TAD之中与相关页面对应的数据)。读取数据RD可以通过存储器控制器210输出到主机。主机会无法识别读取回收操作。因此，即使在读取回收操作期间，快速读取操作也可以是可能的，并且可以防止目标数据TAD丢失。
210对读取数据RD进行读取，读取数据RD是存储在读取高速缓冲存储器230中的目标数据TAD之中与相关页面对应的数据)。读取数据RD可以通过存储器控制器210输出到主机。主机会无法识别读取回收操作。因此，即使在读取回收操作期间，快速读取操作也可以是可能的，并且可以防止目标数据TAD丢失。
[0070] 图6是示出图5的存储设备的读取回收方法的流程图。可以通过图1和图5的存储设备100和200来执行读取回收方法。为了便于描述，将参照图5的附图标记/标号来描述图6。
[0071] 在操作S110中，存储器控制器210检测弱页面。可以通过主机在读取操作中或者在背景操作期间在用于错误检测的读取操作中检测弱页面。
[0072] 弱页面可以包括会导致相邻页面的数据丢失的页面。例如，弱页面可以包括具有不小于(或超过)参考读取计数的读取计数(与由主机请求的读取操作对应)的页面。
[0073] 弱页面可以包括有高概率出现不可纠正的错误的页面。例如，弱页面可以包括在读取操作中可纠正单元的数量不小于(或超过)参考值的页面，或者执行错误纠正操作的次数不小于(或超过)参考值的页面。另外，可以通过各种方式(例如，分析页面的阈值电压分布的方式)来检测弱页面。
[0074] 在操作S120中，存储器控制器210可以读取目标区域，并且可以将与目标区域对应的目标数据TAD加载到读取高速缓冲存储器230中。目标区域可以包括弱页面。
[0075] 在操作S130中，存储器控制器210可以对包括目标区域的存储器块(目标存储器块)执行读取回收操作。存储器控制器210可以将存储在目标存储器块中的数据复制到任何其它存储器块。存储器控制器210可以从目标存储器块读取数据，可以将读取数据写入任何其它存储器块，并且可以擦除目标存储器块。
[0076] 在操作S140中，存储器控制器210可以接收与目标区域的至少一个页面对应的读取请求。可以在执行操作S130的同时接收读取请求。可以从主机提供读取请求。
[0077] 在操作S150中，存储器控制器210可以对读取高速缓冲存储器230执行读取操作。存储器控制器210可以访问读取高速缓冲存储器230而不是非易失性存储器装置220。存储器控制器210可以从读取高速缓冲存储器230读取目标数据TAD之中的与读取请求的页面对应的读取数据RD。可以通过存储器控制器210将读取数据RD提供到主机。
[0078] 图7是详细地示出图6的操作S130的流程图。可以通过图1和图5的存储设备100和200来执行根据操作S130的读取回收。为了便于描述，将参照图1的附图标记/标号来描述图
7。
7。
[0079] 在操作S131中，存储器控制器110可以将目标存储器块寄存在读取回收管理器134。例如，读取回收管理器134可以包括用于执行读取回收操作的队列。存储器控制器110可以产生关于目标存储器块的信息，并且可以将产生的信息寄存在队列处。然而，在队列的寄存范围受限并且频繁检测作为读取回收操作目标的存储器块的情况下，目标存储器块不会寄存在队列处，直到完成高优先级的读取回收操作。
[0080] 在操作S130之前不存在操作S120的情况下，会根据主机的读取请求对不寄存在所述队列处的目标区域频繁地执行读取操作，因此，目标数据会丢失。然而，由于在操作S120中将目标数据存储到读取高速缓冲存储器132，因此存储器控制器110可以从读取高速缓冲存储器132读取目标数据。
[0081] 在操作S132中，存储器控制器110可以将与目标存储器块对应的块数据复制到任何其它存储器块。这里，块数据包括与目标区域对应的目标数据。存储器控制器110可以从目标存储器块读取块数据，并且可以将读取的块数据写入任何其它存储器块。
[0082] 在操作S133中，存储器控制器110可以擦除目标存储器块。当接收针对操作S132中复制的块数据的读取请求时，存储器控制器110可以从在操作S132中存储块数据的存储器块读取数据。可以通过经由读取回收操作将数据存储到任何其它存储器块来预先防止由于反复的读取操作而导致的不可纠正的错误的出现。
[0083] 图8是用于描述用于读取回收的存储设备的操作的框图。参照图8，存储设备300包括存储器控制器310、非易失性存储器装置320和读取高速缓冲存储器330。存储器控制器310、非易失性存储器装置320和读取高速缓冲存储器330分别与图1的存储器控制器110、非易失性存储器装置120和读取高速缓冲存储器132对应。
[0084] 非易失性存储器装置320可以包括第一存储器区域322和第二存储器区域323。第一存储器区域322和第二存储器区域323分别与图3的第一存储器区域122和第二存储器区域123对应。第一存储器区域322包括多个存储器块BLK1至BLKi。与图5一样，第一存储器块BLK1包括第一目标区域TA1，第二存储器块BLK2包括第二目标区域TA2。
[0085] 存储器控制器310可以检测来自非易失性存储器装置320的第一目标区域TA1和第二目标区域TA2。存储器控制器310可以读取存储在第一目标区域TA1和第二目标区域TA2中的目标数据TAD。存储器控制器310可以将目标数据TAD写入读取高速缓冲存储器330。然而，读取高速缓冲存储器330的空闲空间会不足以存储目标数据TAD。存储器控制器310可以确定读取高速缓冲存储器330的空闲空间。
[0086] 在读取高速缓冲存储器330的空闲空间足以存储目标数据TAD的情况下，与图5一样，将目标数据TAD存储在读取高速缓冲存储器330中。然而，在读取高速缓冲存储器330的空闲空间不足以存储目标数据TAD的情况下，可以将目标数据TAD存储在第二存储器区域323中。之后，存储器控制器310可以对第一存储器块BLK1和第二存储器块BLK2执行读取回收操作。
[0087] 在执行读取回收操作的同时，存储器控制器310可以从主机接收针对包括在第一目标区域TA1和第二目标区域TA2中的至少一个页面的读取请求。存储器控制器310可以访问第二存储器区域323而不是第一存储器区域322。存储器控制器310读取存储在第二存储器区域323中的目标数据TAD之中的与读取请求对应的读取数据RD。可以通过存储器控制器310将读取数据RD输出到主机。
[0088] 与图8的图示不同，即使读取高速缓冲存储器330的空闲空间不足，也可以将目标数据TAD存储到读取高速缓冲存储器330。为此，可以逐出先前存储在读取高速缓冲存储器330中的一部分数据。例如，可以将逐出的数据存储在第二存储器区域323中。通过逐出的数据确保的空间可以用来存储目标数据TAD。在此情况下，响应于读取请求，存储器控制器310可以从读取高速缓冲存储器330读取读取数据RD。
[0089] 图9是示出图8的存储设备的读取回收方法的流程图。可以通过图1和图8的存储设备100和300来执行读取回收方法。为了便于描述，将参照图8的附图标记/标号来描述图9。
[0090] 在操作S210中，存储器控制器310检测第一存储器区域322中的弱页面。操作S210与图6的操作S110对应。基于弱页面，存储器控制器310可以确定目标区域，并且可以对目标区域执行读取操作。
[0091] 在操作S220中，存储器控制器310可以确定读取高速缓冲存储器330的空闲空间是否足以加载与目标区域对应的目标数据TAD。在读取高速缓冲存储器330的空闲空间不小于(或超过)目标数据TAD的大小的情况下，可以确定空闲空间是足够的。在读取高速缓冲存储器330的空闲空间足够的情况下，执行操作S230。在读取高速缓冲存储器330的空闲空间小于(或不大于)目标数据TAD的大小的情况下，可以确定空闲空间不足。在读取高速缓冲存储器330的空闲空间不足的情况下，执行操作S240。
[0092] 在读取高速缓冲存储器330中存在足够的空间的情况下，在操作S230中，存储器控制器310将目标数据TAD加载到读取高速缓冲存储器330中。在读取高速缓冲存储器330的空闲空间不足的情况下，在操作S240中，存储器控制器310将目标数据TAD加载到第二存储器区域323中。
[0093] 在操作S250中，存储器控制器310可以对包括目标区域的存储器块执行读取回收操作。在执行读取回收操作的同时，存储器控制器310可以从主机接收与目标区域的至少一个页面对应的读取请求。在操作S230之后执行操作S250的情况下，存储器控制器310可以从读取高速缓冲存储器330读取读取数据RD。在操作S240之后执行操作S250的情况下，存储器控制器310可以从第二存储器区域323读取读取数据RD。
[0094] 图10是示出图5或图8的存储设备的读取回收方法的流程图。可以通过图1、图5和图8的存储设备100、200和300来执行读取回收方法。为了便于描述，将参照图8的附图标记/标号来描述图10。
[0095] 在操作S310中，存储器控制器310检测弱页面。操作S310与图6的操作S110或图9的操作S210对应。基于弱页面，存储器控制器310可以确定目标区域，并且可以对目标区域执行读取操作。
[0096] 在操作S320中，存储器控制器310可以确定读取高速缓冲存储器330的空闲空间是否足以加载与目标区域对应的目标数据TAD。在读取高速缓冲存储器330的空闲空间足够的情况下，执行操作S340。在读取高速缓冲存储器330的空闲空间不足的情况下，执行操作S330。
[0097] 由于读取高速缓冲存储器330的空闲空间不足，因此在操作S330中，存储器控制器310确定逐出数据。从读取高速缓冲存储器330删除逐出数据。在非易失性存储器装置320包括第二存储器区域323的情况下，可以将逐出数据写入第二存储器区域323。
[0098] 例如，可以基于数据的使用频率来确定逐出数据。例如，可以以小读取计数(或命中计数)的顺序逐出存储在读取高速缓冲存储器330中的数据。即，可以逐出具有小读取计数的数据，因为该数据被确定为对相邻页面的影响低。
[0099] 例如，可以基于读取回收操作的执行顺序来确定逐出数据。例如，可以以完成读取回收操作的顺序来逐出存储在读取高速缓冲存储器330中的数据。可以以在队列处的寄存顺序来执行读取回收操作，并且可以基于在队列处寄存存储器块的顺序来逐出与存储器块对应的数据。即，可以逐出其读取回收操作以高优先级执行的数据，因为该数据被确定为具有低丢失概率。
[0100] 例如，可以基于数据被损坏的程度来确定逐出数据。例如，可以以低劣化的顺序逐出数据。例如，可以基于由图2的错误纠正码引擎114纠正的错误位来确定劣化。例如，可以基于可纠正单元的数量或执行错误纠正操作的次数来确定劣化程度。可纠正单元的数量或执行错误纠正操作的次数越少，逐出数据时的时间越早。即，可以逐出低劣化的数据，因为该数据被确定为具有低丢失概率。
[0101] 逐出数据的以上示例被描述为关于存储在读取高速缓冲存储器330中的数据来确定，但是本公开不限于此。例如，可以理解的是，这些示例可以应用于存储在第二存储器区域323中的数据。即，在第二存储器区域323的空闲空间不足的情况下，可以基于数据的使用频率、读取回收操作的执行顺序或数据被损坏的程度来逐出数据。
[0102] 在操作S340中，存储器控制器310将目标数据TAD加载到读取高速缓冲存储器330中。由于在操作S320中确定读取高速缓冲存储器330的空闲空间足够或者由于在操作S330中逐出读取高速缓冲存储器330中的一部分数据，因此可以将目标数据TAD存储到读取高速缓冲存储器330。
[0103] 在操作S350中，可以对包括目标区域的存储器块执行读取回收操作。在执行读取回收操作的同时，存储器控制器310可以从主机接收与目标区域的至少一个页面对应的读取请求。存储器控制器310可以从读取高速缓冲存储器330读取读取数据RD。
[0104] 图11是示出根据本公开的实施例的存储系统的框图。参照图11，存储系统1000包括主机1100和固态驱动器1200(在下文中被称作“SSD”)。参照图1至图10描述的存储设备100、200和300以实施在SSD 1200中。SSD 1200通过信号连接器1201与主机1100交换信号，并通过电力连接器1202接收电力。SSD 1200包括SSD控制器1210、多个非易失性存储器装置(NVM)1221至122n、辅助电源1230和缓冲存储器1240。
[0105] SSD控制器1210可以响应于来自主机1100的信号来控制非易失性存储器装置1221至122n。非易失性存储器装置1221至122n通过多个信道CH1至CHn与SSD控制器1210连接。SSD控制器1210与参照图1至图10描述的存储器控制器110、210和310对应，非易失性存储器装置1221至122n中的每个与参照图1至图10描述的非易失性存储器装置120、220和320对应。
[0106] 即，SSD控制器1210可以检测多个非易失性存储器装置1221至122n的目标区域，并且可以将存储在目标区域中的目标数据写入缓冲存储器1240。SSD控制器1210对与目标区域对应的存储器块执行读取回收操作。在执行读取回收操作的同时接收与目标区域对应的读取请求的情况下，SSD控制器1210可以从缓冲存储器1240读取目标数据。
[0107] 辅助电源1230可以经由电力连接器1202通过来自主机1100的电力而充电。当电力无法从主机1100平稳地供应时，辅助电源1230可以给存储系统1000供电。例如，辅助电源1230可以放置在SSD 1200内部或外部。
[0108] 缓冲存储器1240作为SSD 1200的缓冲存储器操作。缓冲存储器1240与参照图1描述的缓冲存储器130对应。缓冲存储器1240包括在读取回收操作之前用于存储目标数据的读取高速缓冲存储器1242。读取高速缓冲存储器1242可以与参照图1至图10描述的读取高速缓冲存储器132、230和330对应。
[0109] 图12是示出根据本公开的实施例的存储系统的框图。参照图12，存储系统2000包括应用处理器2100、存储单元2200、缓冲存储器2300、用户接口2400、调制解调器2500和总线2600。参照图1至图10描述的存储设备100、200和300可以用存储系统2000的存储单元2200和缓冲存储器2300来实施。
[0110] 应用处理器2100可以驱动包括在存储系统2000中的部件和操作系统(OS)。在实施例中，应用处理器2100可以包括接口、图形引擎、控制存储系统2000的部件的控制器等。应用处理器2100可以以片上系统(SoC)来实施。
[0111] 存储单元2200包括多个存储设备2210至22n0。多个存储设备2210至22n0中的每个可以与参照图1至图10描述的存储设备100、200和300对应。存储设备2210至22n0中的每个可以执行上述读取回收操作。存储单元2200可以存储从应用处理器2100接收的数据。存储单元2200可以将存储在多个存储设备2210至22n0中的数据发送到应用处理器2100。
[0112] 缓冲存储器2300作为存储系统2000的缓冲存储器来操作。缓冲存储器2300包括在读取回收操作之前用于存储目标数据的读取高速缓冲存储器2320。读取高速缓冲存储器2320可以是参照图1至图10描述的读取高速缓冲存储器132、230和330。读取高速缓冲存储器2320可以设置在多个存储设备2210至22n0外部。
[0113] 用户接口2400可以包括将数据或指令输入到应用处理器2100或将数据输出到外部装置的接口。用户接口2400可以包括从用户接收信息的用户输入接口(诸如键盘、鼠标、触摸面板或麦克风)以及向用户提供信息的用户输出接口(诸如监控器、扬声器或电动机)。
[0114] 调制解调器2500被配置为执行与外部装置的有线或无线通信。调制解调器2500可以被配置为实施各种标准(诸如长期演进(LTE)、以太网、无线保真(Wi-Fi)和蓝牙)中的至少一种。
[0115] 总线2600可以提供存储系统2000的部件之间的信道。总线2600可以遵循诸如高速外围部件互连(PCIe)和高级微控制器总线架构(AMBA)的各种标准中的一种来实施。
[0116] 图13是示出根据本公开的实施例的存储系统的框图。参照图13，存储系统3000可以包括主机3100和存储设备3200。主机3100包括缓冲存储器3110。参照图1至图10描述的存储设备100、200和300可以用存储系统3000的存储设备3200和缓冲存储器3110来实施。
[0117] 缓冲存储器3110作为存储系统3000的缓冲存储器来操作。缓冲存储器3110包括在读取回收操作之前用于存储目标数据的读取高速缓冲存储器3112。读取高速缓冲存储器3112与参照图1至图10描述的读取高速缓冲存储器132、230和330对应。读取高速缓冲存储器3112可以包括在主机3100中。
[0118] 存储设备3200包括存储器控制器3210和非易失性存储器装置3220。存储器控制器3210与参照图1至图10描述的存储器控制器110、210和310对应，非易失性存储器装置3220与参照图1至图10描述的非易失性存储器装置120、220和320对应。即，存储器控制器3210可以检测非易失性存储器装置3220的目标区域，并且可以将存储在目标区域中的目标数据写入读取高速缓冲存储器3112。
[0119] 根据本公开的实施例，通过在读取回收操作期间使用缓冲存储器来执行读取操作，可以防止数据丢失，并且可以减少由于读取回收操作而导致的读取操作的延迟。
[0120] 如本领域中的传统，可以鉴于执行描述的功能或多个功能的块来描述和说明实施例。这些块(在此可称为单元或模块等)在物理上由模拟和/或数字电路(诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子部件、有源电子部件、光学部件、硬连线电路等)来实施，并且可以可选择地由固件和/或软件驱动。例如，该电路可以在一个或多个半导体芯片中或者在诸如印刷电路板等的衬底支撑件上实施。构成块的电路可以由专用硬件、或者由处理器(例如，一个或多个编程的微处理器和关联电路)或者由执行块的一些功能的专用硬件和执行块的其它功能的处理器的组合来实施。在不脱离本公开的范围的情况下，可以将实施例的每个块物理地分离成两个或多个交互并分立的块。同样地，在不脱离本公开的范围的情况下，可以将实施例的块物理地组合成更复杂的块。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种深海声学发射潜标 | 2020-05-08 | 342 |
| Flume系统的数据处理、传输方法及装置 | 2020-05-08 | 85 |
| 具有数据关联自适应舍入的处理核心 | 2020-05-08 | 633 |
| 数据预取方法、处理器和设备 | 2020-05-08 | 985 |
| 面向结构网格稀疏矩阵的下三角方程并行求解方法 | 2020-05-08 | 748 |
| 生成指令序列的方法、执行神经网络运算的方法和装置 | 2020-05-08 | 242 |
| 半导体存储装置及存储系统 | 2020-05-08 | 581 |
| 使用混合存储器立方体链路的互连系统及方法 | 2020-05-08 | 106 |
| 使用上下文树来代码化视频语法元素 | 2020-05-08 | 155 |
| 基于摄像机阵列图像分析的机器人本体安防系统 | 2020-05-08 | 797 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
高速缓冲存储器热门专利
QQ群二维码
意见反馈
意见反馈