Die Erfindung betrifft eine Feldeffekttransistor-Speicherzelle für Festwertspeicher, bei dem Speicherplätze wahlweise zur Programmierung des Festwertspeichers vom Rest der Festwertspeicherschaltung abgetrennt werden können.

Bisher bekannte, aus Feldeffekttransistoren aufgebaute Festwertspeicheranordnungen bestehen aus rechtwinkligen Anordnungen von Feldeffekttransistoren, deren Gateelektroden an einer Spalten- oder Wortleitung angeschlossen sind, während die Drainelektroden beispielsweise an einem Bezugspotential und die Sourceelektroden beispielsweise in Zeilen an Bit-Abfühlleitungen angeschlossen sind. Die Festwertspeicheranordnung wird für eine bestimmte Bit-Konfiguration dadurch programmiert, daß selektiv die Gateleitungen für ausgewählte Feldeffekttransistoren aufgetrennt werden, so daß die verbleibenden FETs die zu speichernde Information darstellen. Die Verfahren zum Abtrennen von ausgewählten Gateelektroden von den Wortleitungen sind dabei folgende: Ein programmierbares Maskenverfahren zum Aufbauen einer dicken Oxidschicht im Gatebereich für den ausgewählten Feldeffekttransistor oder in einer späteren Stufe der Herstellung das selektive Abätzen des Gateanschlusses für den Feldeffekttransistor oder aber die Auftrennung der Verbindung zwischen der Gateelektrode des FET und der Wortleitung durch elektrisches Schmelzen der Verbindung mit einem starken Strom oder durch Abschmelzen der Verbindung durch Anwendung eines Laserstrahls.

Die Erfahrung hat gezeigt, daß sich auf der Gateelektrode und der zugehörigen Anschlußleitung wegen der Behandlung vor dem Auftrennen der Leitung statische elektrische Ladungen ansammeln und nach Auftrennen der Gateleitung auf der Gateelektrode isoliert werden. Dadurch ergibt sich ein unvorhersehbarer Leitungszustand für den Feldeffekttransistor anstelle des gewünschten eindeutigen Sperrzustandes.

Die Schwere dieses Problems hängt von der Güte der Isolierschicht zwischen der Gateelektrode und dem Substrat an dem ausgewählten FET ab, dessen Gateelektrode auf diese Weise abgetrennt ist. Hat der Gate-Isolator einen sehr hohen spezifischen Widerstand, dann wird nur sehr wenig Ladung über einen Leckstrompfad aus der auf der Gateelektrode angesammelten Ladung nach dem Substrat abfließen, und der unvorhersehbare Leitungszustand des Feldeffekttransistors wird für eine längere Zeit, möglicherweise für Monate oder sogar Jahre, erhalten bleiben. Die Auswirkung einer solchen auf einer abgetrennten Gateelektrode angesammelten Ladung besteht darin, daß dan, wenn die Bit-Leitungen durch Abfühlverstärker abgefragt werden, ein fehlerhafter Leitungszustand festgestellt wird.

Es sind bereits verschiedene Versuche unternommen worden, um die Ansammlung einer Restladung auf der Gateelektrode eines abgetrennten Gates eines Feldeffekttransistors möglichst klein zu machen, jedoch hat sich bis heute keine zufriedenstellende Lösung ergeben. Im IBM Technical Disclosure Bulletin, Sept. 1976, Seite 1161, ist eine monolithische integrierte Schaltung mit einer Schmelzverbindung offenbart. Die integrierte Schaltung wird dabei im Laufe der Herstellung einer Behandlung ausgesetzt, und zum Schutz der Schaltung von elektrostatischen Ladungen ist eine Schutzdiode an die Schaltung über die Schmelzverbindung angeschlossen. Ist die Behandlung abgeschlossen, wird die Schmelzverbindung aufgetrennt. Die Schmelzverbindung trennt damit die Schutzdiode von der zu schützenden Schaltung ab, so daß das der Erfindung zugrunde liegende Problem, nämlich das Vorhandensein irgendeiner auf der Gateelektrode angesammelten Ladung in der integrierten Schaltung, nachdem die Schaltung aufgetrennt worden ist, hier nicht angesprochen ist.

Andere physikalische Erscheinungen können ebenfalls unbeabsichtigterweise Ladungen auf einer abgetrennten Gateelektrode eines Feldeffekttransitors erzeugen, woraus sich für diesen Feldeffekttransistor ein nicht vorhersehbarer Leitungszustand ergibt. Beispielsweise kann sich eine photoelektrische Aufladung dadurch ergeben, daß die abgetrennte Gateelektrode dem Tageslicht ausgesetzt wird, so daß sich der Leitungszustand des FET ändert. Außerdem kann eine lonenverunreinigung von versehentlich eingeführten Natriumionen eine allmähliche elektrostatische Aufladung der abgetrennten Gateelektrode verursachen, wodurch sich wiederum der unvorhersehbare Leitungszustand des FET ergibt. Bei diesen Erscheinungen, die eine versehentliche Aufladung der Gateelektrode nach ihrer Abtrennung von der Wortleitung zur Folge haben, ergeben sich nicht vorhersehbare Leitungsprobleme, die durch bisher bekannte Verfahren nicht beseitigt werden. Schließlich kann die Einkopplung von elektrischen Streufeldern die Ansammlung einer Ladung auf einer nicht angeschlossenen Gateelektrode zur Folge haben, welche dann einen Entladestromkreis benötigt.

Die Aufgabe der Erfindung läßt sich also aus diesen Ausführungen dahingehend ableiten, daß eine Speicherzelle mit einem Feldeffekttransistor für einen Festwertspeicher geschaffen werden soll, die auch nach Auftrennung der zur Gateelektrode führenden Leitung einen voraussehbaren stabilen Leitungszustand aufweist.

Diese der Erfindung zugrunde liegende Aufgabe wird in folgender Weise gelöst:

In einer Speicherzelle für einen Festwertspeicher ist eine an der Gateelektrode eines Feldeffekttransistors angeschlossene Diode zur

Ableitung von Restladungen offenbart.

Der Festwertspeicher wird dadurch hergestellt, daß ausgewählte Gateleitungen in einer Anordnung von Feldeffekttransistoren mit einem Laserstrahl aufgetrennt werden. Die Erfahrung hat gezeigt, daß die statischen elektrischen Aufladungen auf der Leitung, die sich durch eine Behandlung vor Auftrennen der Leitung angesammelt haben, an der Gateelektrode nach Auftrennen der Gateleitung isoliert werden, so daß für den Feldeffekttransistor ein nicht vorhersehbarer Leitungszustand erzeugt wird, statt dem stabilen Sperrzustand, der gewünscht wird. Indem man eine Ableitdiode vorsieht, die auch an der Gateelektrode des FET angeschlossen bleibt, nachdem die Auftrennung der Gateleitung durchgeführt ist, können die Ladungen derjenigen FETs, deren Gateleitungen aufgetrennt worden sind, abgeleitet werden, während gleichzeitig dadurch verhindert wird, daß die Spannung an der Gateelektrode des FET unbestimmt bleibt. Die Diode ist dabei so gepolt, daß sie einen hohen Widerstand für einen vom Gateknotenpunkt abfließenden Strom darstellt, wenn die Gateelektrode absichtlich für den Leitzustand des FET vorgespannt ist. Dadurch wird der Einfluß der Diode auf die Schaltgeschwindigkeit klein gehalten, wenn die Gateelektrode mit dem Rest der Schaltung des Festwertspeichers verbunden bleibt. Ist die Gateelektrode und damit die Diode selektiv vom Rest der Festwertspeicherschaltung bei der Programmierung des Speichers abgetrennt worden, dann wird jede Restladung auf der Gateelektrode über die Diode abgeleitet, und zwar entweder durch den Leckstrom bei einer Vorspannung in Sperrichtung oder normal bei einer Vorspannung in Durchlaßrichtung, je nach der Polarität der Restladung auf der Gateelektrode.

Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen im einzelnen näher erläutert.

In den Zeichnungen zeigen

• Fig. 1 schematisch einen Teil einer Festwertspeicheranordnung mit einer durch Laserstrahl abtrennbaren ° Speicherzelle gemäß der Erfindung,
• Fig. 2 eine Draufsicht auf einen ausgewählten Teil einer durch Laserstrahl abgetrennten Speicherzelle mit der Ableitdiode und
• Fig. 3 ein Schaltbild einer einzigen FET-Festwertspeicherzelle.
• Fig. 1 zeigt ein Schaltbild eines Teils eines FET-Festwertspeichers mit einer Ableitdiode. Die Schaltung ist dabei in waagerechten Zeilen von FETs angeordnet, deren Drainelektroden gemeinsam am Drainpotential V DD und deren Sourceelektroden gemeinsam an den Bit-Abfühlleitungen 4 angeschlossen sind. Die Feldeffekttransistoren 2 sind dabei in vertikalen Spalten angeordnet, wobei in jeder Spalte die Gateelektroden gemeinsam an einer der mit G1 ... bis G128 bezeichneten Wortleitungen 6 angeschlossen sind. Die Speicheranordnung wird nach Herstellung der Gateelektroden für alle Feldeffekttransistoren dadurch selektiv programmiert, daß wahlweise die Gateanschlußleitungen für ausgewählte Feldeffekttransistoren dadurch aufgetrennt werden, daß sie durch einen Laserstrahl getroffen werden, wodurch die Gateanschlüsse an die Wortleitungen 6 unterbrochen werden. Wenn im Betrieb eine der Wortleitungen 6 impulsmäßig angesteuert wird, dann gehen diejenigen FETs 2, deren Gateelektroden immer noch an der impulsmäßig angesteuerten Wortleitung 6 angeschlossen sind, in den Leitzustand über und schalten damit das Potential V_DD der Drainelektrode nach der Bit-Leitung 4 durch, so daß dieses Potential über einen Ausgangstransistor 8 nach einem Ausgangsknotenpunkt 10 weitergeleitet wird, der an einem Abfühlverstärker angeschlossen ist.

Wie bereits erwähnt, ist der FET 2 mit seiner Drainelektrode an der Drainspannung V_DD, mit seiner Sourceelektrode über die Bit-Leitung 4 am ausgangsknotenpunkt 10 und mit seiner Gateelektrode an der Eingangswortleitung 6 angeschlossen und kann für die Speicherung eines binären Informationsbits durch Abtrennung der Gateelektrode von der Wortleitung 6 programmiert werden. Bei durch Laserstrahl programmierbaren Festwertspeicherzellen sind im allgemeinen die Feldeffekttransistoren der Speicheranordnung voll ausgebildet, wobei die Gateelektroden an den entsprechenden Wortleitungen angeschlossen sind. In diesem Zustand können Festwertspeicher auf Lager gehalten werden. Wenn für bestimmte Anwendungsgebiete Festwertspeicher benötigt werden, so können diese vom Lager geholt und entsprechend der Programmierung können dann mit Hilfe eines Laserstrahls die entspechenden Gateelektroden der ausgewählten Feldeffekttransistoren durch einen Laserstrahl abgetrennt werden, so daß damit der Festwertspeicher dauerhaft programmiert wird. Diese Programmierung kann beispielsweise über eine optisch transparente, aus Quarz bestehende Passivierungsschicht durchgeführt werden. Das sich dabei ergebende Verfahren läßt ein schnelles Eingehen auf besondere Anwendungsgebiete zu.

Die Feldeffekttransistoren einer solchen Speicheranordnung können entweder N-I<anal-Transistoren sein, bei denen das Substrat P-leitend ist, oder sie können P-Kanal-Transistoren sein, bei denen das Substrat N-leitend ist, wie dies Fig. 2 zeigt. Ein N-Kanal-FET wird beispielsweise dadurch hergestellt, daß man N-leitende Diffusionszonen für Source- und Drainzone in das P-leitende Substrat eindiffundiert. In einem Feldeffekttransistor vom Anreicherungstyp wird ein N-Kanal-FET dann leitend werden, wenn ein relativ positives Gate-Source-Potential an der Gateelektrode angelegt wird. In diesem Fall wird die Bildung der Ableitdiode 12 dadurch erreicht, daß man eine N-leitende Diffusionszone zur Bildung der Ableitdiode 12 in das P-leitende

Substrat eindiffundiert, deren Kathode an der Gateelektrode des Feldeffekttransistors 2 angeschlossen ist. Im Fall eines P-Kanal-FET wäre das Substrat aus N-leitendem Material, und die Ableitdiode 12 würde dadurch gebildet, daß eine P-leitende Zone in das N-leitende Material hinein diffundiert würde, und damit würde auch die Anode der Ableitdiode an der Gateelektrode des FET 2 angeschlossen. Die Ableitdiode 12 ist mit ihrem ersten Pol, der Kathode im Fall eines N-Kanal-FET, am Gateknotenpunkt des FET 2 und mit dem zweiten Pol, in diesem Fall der Anode, am Substrat-Pbtential V_sx ange- . schlossen. Bei dieser Polung ist die Ableitdiode 12 dann in Sperrichtung vorgespannt, wenn der Gateknotenpunkt des FET 2 so vorgespannt ist, daß der FET leitet. In dieser Weise wird eine auf der-Gateelektrode sich ansammelnde elektrostatische Ladung über den in Sperrichtung über die Ableitdiode fließenden Leckstrom nach dem Substrat abgeleitet werden. Für diejenigen Feldeffekttransistoren 2, die an ihren entsprechenden Wortleitungen angeschlossen bleiben, wird ein positiver Schaltimpuls auf der Wortleitung nicht durch die Ableitdiode auf der Substratspannung festgehalten werden, sondern der lmpuls wird den ausgewählten Feldeffekttransistör einschalten, was beabsichtigt ist. Somit werden für einen N-Kanal-FET 2, dessen Gateelektrode von der Wortleitung abgetrennt ist, positive elektrostatische Ladungen auf der Gateelektrode über die Ableitdiode 12 durch den in Sperrichtung fließenden Leckstrom nach dem Substrat abgeleitet, so daß eine versehentlich positiv aufgeladene Gateelektrode den FET 2 nicht leitend macht. Falls die auf der Gateelektrode des abgetrennten Feldeffekttransistors 2 angesammelte elektrostatische Ladung negatives Vorzeichen hätte, dann würde diese Ladung über die in Durchlaßrichtung vorgespannte Ableitdiode 12 nach Erde abgeleitet werden.

Die Polung der Ableitdiode und ihre feste Verbindung mit der entsprechenden Gateelektrode des FET 2 macht die Belastung des Gateknotenpunkts dann zu einem Minimum, wenn die auftrennbare Verbindung mit der zugehörigen Wortleitung nicht unterbrochen ist, da die Ableitdiode dann, wenn für einen N-Kanal-FET auf der Wortleitung 6 ein positives Eingangssignal liegt, in Sperrichtung vorgespannt ist.

Fig. 2 zeigt eine Draufsicht auf einen Teil der Anordnung eines aus Feldeffekttransistoren bestehenden Festwertspeichers, der in Fig. 1 schematisch gezeigten Art. Die einzelne Speicherzelle besteht aus einem FET 2, der eine dünne Oxidschicht zwischen dem Substrat und der darüber liegenden metallischen Gateelektrode 3 aufweist, die zwischen der .Source- oder Bit-Leitung 4a und der Drain- oder V_DD-Leitung 1 liegt. Die Gatemetallisierung 3 ist nur an der Diodendiffusionszone angeschlossen, die bei einem N-Kanal-FET eine N-leitende Diffusionszone ist, wodurch die Ableitdiode 12 gebildet ist. Die Gatemetallisierung ist dann anschließend über ein Verbindungsleitungsstück 14 an der Wortleitung 6 angeschlossen. Zum Abtrennen. des Fet 2a von seiner entsprechenden Wortleitung 6a wird ein Laserstrahl selektiv längs der Linie 16 auf das Verbiridungsleitungsstück 14 der die metallische Gateelektrode 3 mit der metallischen Wortleitung 6a verbindenen Metallisieruhgsschicht gerichtet. Wenn somit ein positiver Wortimpuls auf die Wortleitung 6a gelegt wird, dann würde der FET 2b aus seiner Bit-Leitung 4b das Potential V_DD liefern, während der FET 2a auf seiner 'Bit-Leitung 4a keine Potentialänderung hervorrufen würde.

Fig. 3 zeigt das Schaltbild der einzelnen Zelle sowie den Ort der Leitungsunterbrechung 16 in .bezug auf die Ableitdiode 12.