技术领域
[0001] 本实用新型属于数据记录技术领域，尤其涉及一种数据记录系统和数据采集设备。
背景技术
[0002] 进入21世纪以来，数据记录模
块的研发受到了各军事大国的重视，在电
力、
汽车、航空、体育、军事、科研等领域均涉及应用，尤其在航空航天中，数据记录模块的作用尤为重要，例如通过对记录的飞行参数的分析，指导
飞行器的定型和改进等。但传统的数据记录模块在低温条件或条件恶劣的情况下，例如在沙尘飞扬、颠簸振动、高温严寒、高湿、高霉菌、强
电磁干扰等恶劣的应用环境中不能持续稳定的运行，限制了数据记录模块的应用范围。实用新型内容
[0003] 有鉴于此，本实用新型
实施例提供了一种数据记录系统和数据采集设备，以解决传统的数据记录模块在低温条件或条件恶劣的情况下不能持续稳定的运行的问题。
[0004] 本实用新型实施例第一方面提供了一种数据记录系统，包括：DFTI (Distance From Touchdown Indicator，着陆距离指示器)数据接收模块、FPGA (Field－Programmable Gate Array，即现场可编程
门阵列)主控模块、SRAM (Static Random-Access Memory，静态随机存取
存储器)存储模块和USB (Universal Serial Bus，通用
串行总线)传输模块；
[0005] 所述DFTI数据接收模块的输入端适于与外部DFTI
接口连接，输出端与所述FPGA主控模块的输入端连接；所述FPGA主控模块的存储端与所述SRAM 存储模块的输入端连接，所述FPGA主控模块的输出端与所述USB传输模块的输入端连接；所述USB传输模块的输出端适于与外部上位机连接；
[0006] 所述DFTI数据接收模块接收外部DFTI接口采集的DFTI数据并发送给所述FPGA主控模块，所述FPGA主控模块将所述DFTI数据解析为命令
信号并通过所述USB传输模块传输给外部上位机，同时所述SRAM存储模块存储所述DFTI数据。
[0007] 可选的，所述DFTI数据接收模块为MAX3280收发器接口芯片。
[0008] 可选的，所述FPGA主控模块包括：FPGA芯片、
只读存储器、下载线、串行配置器件、JTAG(Joint Test Action Group，联合测试工作组)接口单元和稳压单元；
[0009] 所述FPGA芯片的输入引脚与所述DFTI数据接收模块的输出端连接，所述FPGA芯片的第一传输引脚与所述只读存储器连接，所述FPGA芯片的第二传输引脚与所述下载线连接，所述FPGA芯片的第三传输引脚与所述串行配置器件连接，所述FPGA芯片的第四传输引脚与所述JTAG接口单元连接，所述 FPGA芯片的第一
电压引脚和第二电压引脚均与所述稳压单元连接，所述稳压单元还与外部电源连接。
[0010] 可选的，所述JTAG接口单元包括：JTAG接口和第一静电保护芯片；
[0011] 所述JTAG接口与所述FPGA芯片的第四传输引脚连接；所述第一静电保护芯片与所述JTAG接口并联。
[0012] 可选的，所述稳压单元包括：第一稳压芯片、第一电感、第一
变压器、第一
电阻、第二电阻、第三电阻、第一电容、第二电容、第三电容和稳压
二极管；
[0013] 所述第一稳压芯片的使能引脚通过所述第一电阻与外部电源连接，使能引脚还通过所述第一电容接地；所述第一稳压芯片的电压输入引脚与外部电源连接，电压输入引脚还通过所述第二电容接地；所述第一稳压芯片的转换引脚与所述第一电感的第一端和所述稳压二极管的第二端均连接，所述第一稳压芯片的反馈引脚通过所述第二电阻与所述FPGA芯片的第一电压引脚连接，反馈引脚还通过所述第三电阻接地；
[0014] 所述第一电感的第二端通过所述第一变压器与所述FPGA芯片的第一电压引脚连接；所述第三电容与所述第二电阻并联；所述稳压二极管的第一端接地。
[0015] 可选的，所述稳压单元还包括：第二稳压芯片、第四电容、第五电容、第六电容、第四电阻、第五电阻、第六电阻和第二变压器；
[0016] 所述第二稳压芯片的电压输入引脚通过所述第二变压器与外部电源连接，电压输入引脚还通过所述第四电容接地；所述第二稳压芯片的信号输入引脚通过所述第四电阻与外部电源连接，信号输入引脚还通过所述第五电容接地；所述第二稳压芯片的电压输出引脚与所述FPGA芯片的第二电压引脚连接；所述第二稳压芯片的调节引脚通过所述第五电阻与所述FPGA芯片的第二电压引脚连接，调节引脚还通过所述第六电阻接地；所述第二稳压芯片的旁路引脚通过所述第六电容与所述FPGA芯片的第二电压引脚连接。
[0017] 可选的，所述SRAM存储模块为IS61LV256AL芯片。
[0018] 可选的，所述USB传输模块包括：USB控
制芯片和USB接口单元；
[0019] 所述USB控制芯片的数据接收引脚与所述FPGA主控模块的输出端连接，所述USB控制芯片的数据输出引脚与所述USB接口单元连接。
[0020] 可选的，所述USB接口单元包括：USB连接器、第二静电保护芯片、第七电容、第七电阻、第八电阻和
发光二极管；
[0021] 所述USB连接器的电源引脚与所述第七电阻的第一端连接，电源引脚还通过所述第七电容接地；所述USB连接器的正传输引脚和负传输引脚均与所述 USB控制芯片的数据输出引脚连接；所述第二静电保护芯片与所述USB连接器并联；
[0022] 所述第七电阻的第二端与外部电源和所述第八电阻的第一端均连接；所述第八电阻的第二端通过所述发光二极管接地。
[0023] 本实用新型实施例第二方面提供了一种数据采集设备，包括DFTI数据采集模块，还包括如实施例第一方面提供的任一项所述的数据记录系统。
[0024] 本实用新型实施例与
现有技术相比存在的有益效果是：该
电路主要包括 DFTI数据接收模块、FPGA主控模块、SRAM存储模块和USB传输模块，成本低，速度快；其中，DFTI数据接收模块可以同时接收多路DFTI数据信号， FPGA主控模块体积小，功耗低，可以在恶劣环境下稳定运行，SRAM存储模块可以减少USB接口的
访问频率，进一步提高USB接口的利用效率，USB 传输模块可将命令信号准确快速的传输给上位机，提高数据传输速率，能够保证系统在低温条件下的写入速度和运行速度。
附图说明
[0025] 为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0026] 图1是本实用新型实施例提供的数据记录系统的结构示意图；
[0027] 图2是本实用新型实施例提供的FPGA主控模块的结构示意图；
[0028] 图3是本实用新型实施例提供的FPGA芯片的引脚连接示意图；
[0029] 图4是本实用新型实施例提供的只读存储器的电路示意图；
[0030] 图5是本实用新型实施例提供的串行配置器件的电路示意图；
[0031] 图6是本实用新型实施例提供的下载线的电路示意图；
[0032] 图7是本实用新型实施例提供的JTAG接口单元的电路示意图；
[0033] 图8是本实用新型实施例提供的稳压单元的电路示意图；
[0034] 图9是本实用新型实施例提供的另一种稳压单元的电路示意图
[0035] 图10是本实用新型实施例提供的USB接口单元的电路示意图。
具体实施方式
[0036] 以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本实用新型实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本实用新型。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本实用新型的描述。
[0037] 为了说明本实用新型所述的技术方案，下面通过具体实施例来进行说明。
[0038] 参见图1，本实施例提供的一种数据记录系统，包括：DFTI数据接收模块 100、FPGA主控模块200、SRAM存储模块300和USB传输模块400；DFTI 数据接收模块100的输入端适于与外部DFTI接口连接，DFTI数据接收模块100 的输出端与FPGA主控模块200的输入端连接；FPGA主控模块200的存储端与SRAM存储模块300的输入端连接，FPGA主控模块200的输出端与USB 传输模块400的输入端连接；USB传输模块400的输出端适于与外部上位机连接。
[0039] 本实施例的数据记录系统严格执行GJB322A-1998《军用计算机通用规范》，广泛应用于航空、航天等领域，适用于地面军事监控、车载、舰载、机载、武器发射等环境，系统实现的
工作温度范围可以在-40℃～+55℃，贮存温度范围可以在-55℃～+70℃，能够保证在低温条件下的写入速度和运行速度，在沙尘飞扬、颠簸振动、高温严寒、高湿、高霉菌、强电磁干扰等恶劣的应用环境中，可以保证正常工作，甚至达到在全天工作的情况下系统稳定运行。具体的，外部DFTI接口将采集的DFTI数据发送给DFTI数据接收模块100，DFTI数据接收模块100将接收到的DFTI数据转换为FPGA主控模块200可以接收的数据发送给FPGA主控模块200，FPGA主控模块200将接收到的数据解析为命令信号并通过USB传输模块400传输给外部上位机，同时SRAM存储模块300 存储所述DFTI数据。
[0040] 上述数据记录系统中，速度快，成本低；DFTI数据接收模块100可以同时接收多路DFTI数据信号，FPGA主控模块200可以在恶劣环境下稳定运行， SRAM存储模块300可以减少USB接口的访问频率，提高USB接口的利用效率，USB传输模块400可提高数据传输速率，保证系统在低温条件下的写入速度和运行速度。
[0041] 可选的，本实施例的DFTI数据接收模块100100可以为MAX3280收发器接口芯片。外部DFTI接口的
数据速率一般为257Byte/12.5ms，波特率一般为 1MHz，使用曼彻斯特Ⅱ型编码，共4路，总数据速率一般为80KB/s，采用类 RS485物理接口，所以本实施例选用Maxim公司生产的MAX3280收发器接口芯片，兼容RS485/RS422物理接口标准，内部功能为单路接收，体积小，速度快，即通过MAX3280将接收到的DFTI数据转换为FPGA主控模块200可以接收的数据信号。
[0042] 一个实施例中，参见图2至图7，本实施例的FPGA主控模块200可以包括：FPGA芯片U3B、只读存储器U2、下载线J2、串行配置器件U5、JTAG 接口单元210和稳压单元220；FPGA芯片U3B的输入引脚与DFTI数据接收模块100的输出端连接，FPGA芯片U3B的第一传输引脚与只读存储器U2连接，FPGA芯片U3B的第二传输引脚与下载线J2连接，FPGA芯片U3B的第三传输引脚与串行配置器件U5连接，FPGA芯片U3B的第四传输引脚与JTAG 接口单元210连接，FPGA芯片U3B的第一电压引脚和第二电压引脚均与稳压单元220连接，稳压单元220还与外部电源连接。
[0043] 可选的，参见图3，本实施例的FPGA芯片U3B选用Altera公司的Cyclone III系列FPGA，该芯片采用最新工艺，具有逻辑资源丰富，功能强大，体积小，功耗低等特点，可以随时按需更新内部功能逻辑，方便设计迁移和升级，简化 BOM复杂度体积小，满足高速USB接口和扩展SRAM存储等IO扩展方面的需求，在成熟度、易用性和低功耗等各方面均衡。
[0044] 例如EP2C5Q208C8芯片，内部包括以CY7C68013A芯片为数据传输通道，以HY57V28820HCT-T芯片为SDRAM存储芯片，以TLC5510芯片为AD数据采集芯片等结构，还可以实现通道复用、格式重组和命令解析及通路控制等功能，比如通道复用模块可以用一个数据接收通道处理外部实际的4个物理接收通道，节省内部FPGA的资源，格式重组模块可以将复用通道接收的混杂在一起的四个通道的数据进行分离，获取每个通道各自的完整数据，命令解析及通路控
制模块可以将各通道的二进制数据翻译成实际的有效命令，并将不同通道的命令分离开等等，最后通过数据输出接口将命令信号通过USB传输模块400 传给上位机。参见图4，本实施例的只读存储器U2可以为128K容量I2C串行 EEPROM(Electrically Erasable Programmable Read Only Memory，带电可擦可编程只读存储器U2)，参见图5，串行配置器件U5可以为Altera公司的FPGA 16Mbit串行配置器件，参见图6，下载线J2为Altera公司的AS下载线J2。
[0045] 一个实施例中，参见图7，JTAG接口单元210可以包括：JTAG接口J3 和第一静电保护芯片TVS2；JTAG接口J3与FPGA芯片U3B的第四传输引脚连接；第一静电保护芯片TVS2与JTAG接口J3并联。第一静电保护芯片TVS2 为ESD(Electro-Static discharge，静电释放)保护二极管，例如RCLAMP0504F 芯片，保证了信息传输的准确性和
稳定性。
[0046] 可选的，参见图8，本实施例的稳压单元220可以包括：第一稳压芯片U12、第一电感L4、第一变压器L5、第一电阻R37、第二电阻R38、第三电阻R39、第一电容C33、第二电容C32、第三电容C30和稳压二极管D6，整体构成高频 1.5A负载降压DC-DC稳压器，为FPGA芯片提供3.3V或1.2V的稳定电压。
[0047] 具体的，第一稳压芯片U12的使能引脚通过第一电阻R37与外部电源连接，第一稳压芯片U12的使能引脚还通过第一电容C33接地；第一稳压芯片U12 的电压输入引脚与外部电源连接，第一稳压芯片U12的电压输入引脚还通过第二电容C32接地第一稳压芯片U12的转换引脚与第一电感L4的第一端和稳压二极管D6的第二端均连接，第一稳压芯片U12的反馈引脚通过第二电阻R38 与FPGA芯片U3B的第一电压引脚连接，第一稳压芯片U12的反馈引脚还通过第三电阻R39接地；第一电感L4的第二端通过第一变压器L5与FPGA芯片 U3B的第一电压引脚连接；第三电容C30与第二电阻R38并联；稳压二极管 D6的第一端接地。
[0048] 可选的，参见图9，本实施例的稳压单元220还可以包括：第二稳压芯片 U13、第四电容C36、第五电容C34、第六电容C37、第四电阻R40、第五电阻 R41、第六电阻R42和第二变压器L6，整体构成1.5A低噪声快速瞬态响应LDO 稳压器，为FPGA芯片U3B提供2.5V的稳定电压
[0049] 具体的，第二稳压芯片U13的电压输入引脚通过第二变压器L6与外部电源连接，电压输入引脚还通过第四电容C36接地；第二稳压芯片U13的信号输入引脚通过第四电阻R40与外部电源连接，信号输入引脚还通过第五电容C34 接地；第二稳压芯片U13的电压输出引脚与FPGA芯片U3B的第二电压引脚连接；第二稳压芯片U13的调节引脚通过第五电阻R41与FPGA芯片U3B的第二电压引脚连接，调节引脚还通过第六电阻R42接地；第二稳压芯片U13的旁路引脚通过第六电容C37与FPGA芯片U3B的第二电压引脚连接。
[0050] FPGA主控模块200可以包括24MHz或48MHz的晶振单元，给FPGA芯片U3B提供稳定的
时钟信号。
[0051] 可选的，本实施例的SRAM存储模块300可以选用低功耗IS61LV256AL 芯片。由于FPGA芯片U3B内部存储空间有限，所以本实施例在FPGA芯片 U3B上外挂SRAM存储模块300，以256Kb容量计算，最大可以缓存约0.4s 的DFTI数据，在基于查询的数据传输方案中，较大的缓存空间可以显著减少 USB传输模块400的访问频率，提高USB传输模块400的利用效率。
[0052] 一个实施例中，USB传输模块400可以包括：USB控制芯片和USB接口单元；USB控制芯片的数据接收引脚与FPGA主控模块200的输出端连接，USB 控制芯片的数据输出引脚与USB接口单元连接。参见图10，本实施例的USB 接口单元可以包括：USB连接器、第二静电保护芯片TVS1、第七电容C1、第七电阻R4、第八电阻R6和发光二极管D1；USB连接器的电源引脚VCC与第七电阻R4的第一端连接，电源引脚VCC还通过第七电容C1接地；USB连接器的正传输引脚D+和负传输引脚D-均与USB控制芯片的数据输出引脚连接；第一静电保护芯片TVS2与USB连接器并联；第七电阻R4的第二端与外部电源和第八电阻R6的第一端均连接；第八电阻R6的第二端通过发光二极管D1 接地。其中，J1可以为用户定制的连接器。
[0053] 可选的，USB控制芯片可以采用Cypress公司的高速USB接口芯片，例如 CY7C68013芯片，该USB控制芯片是目前比较流行的USB2.0
控制器芯片，可以实现FPGA与上位机之间的高速数据连接，通过接口可以随时下发或上传用户数据，传输速率满足4路同时记录的数据量。
[0054] 上述实施例中，主要包括DFTI数据接收模块100、FPGA主控模块200、SRAM存储模块300和USB传输模块400，成本低，速度快；其中，DFTI数据接收模块100可以同时接收多路DFTI数据信号，FPGA主控模块200体积小，功耗低，可以在恶劣环境下稳定运行，SRAM存储模块300可以减少USB接口的访问频率，进一步提高USB接口的利用效率，USB传输模块400可将命令信号准确快速的传输给上位机，提高数据传输速率，能够保证系统在低温条件下的写入速度和运行速度。
[0055] 本实施例还提供了一种数据采集设备，包括DFTI数据采集模块，还包括上述实施例中任一种所述的数据记录系统，也具有上述任一种数据记录系统的有益效果。
[0056] 所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用
硬件的形式实现，也可以采用
软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本
申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
[0057] 在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
[0058] 所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0059] 以上所述实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行
修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围，均应包括在本实用新型的保护范围之内。
